CN110875204B - 晶圆级封装方法以及封装结构 - Google Patents
晶圆级封装方法以及封装结构 Download PDFInfo
- Publication number
- CN110875204B CN110875204B CN201811028259.1A CN201811028259A CN110875204B CN 110875204 B CN110875204 B CN 110875204B CN 201811028259 A CN201811028259 A CN 201811028259A CN 110875204 B CN110875204 B CN 110875204B
- Authority
- CN
- China
- Prior art keywords
- layer
- bonding
- device wafer
- chip
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 70
- 238000005538 encapsulation Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 238000001746 injection moulding Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000011135 tin Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 256
- 235000012431 wafers Nutrition 0.000 description 195
- 230000008569 process Effects 0.000 description 44
- 230000000694 effects Effects 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000004927 fusion Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- 238000004026 adhesive bonding Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 8
- 238000007789 sealing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 238000005245 sintering Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- -1 polyethylene Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 229920004933 Terylene® Polymers 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种晶圆级封装方法和封装结构，所述封装方法包括：形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个第一芯片；在所述多个第一芯片以及第一芯片露出的所述器件晶圆上保形覆盖绝缘层；在所述绝缘层上保形覆盖屏蔽层；在所述屏蔽层上形成封装层。所述晶圆级封装结构，包括：器件晶圆；多个第一芯片，键合于所述器件晶圆；绝缘层，保形覆盖在所述多个第一芯片以及第一芯片露出的所述器件晶圆上；屏蔽层，保形覆盖于所述绝缘层；封装层，位于所述屏蔽层上。本发明减小所形成封装结构的体积和厚度。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶圆级封装方法以及封装结构。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。
目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(Wafer Level Package System in Package，WLPSiP)。与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
集成电路在使用过程中容易受到外界磁场的影响，从而造成性能不够稳定的问题。现有技术通过在集成电路中设置屏蔽结构减小外界磁场的干扰，然而带有屏蔽功能的集成电路存在体积和厚度较大的问题。
发明内容
本发明解决的问题是提供一种晶圆级封装方法以及封装结构，减小所形成封装结构的体积和厚度。
相应地，本发明还提供一种晶圆级封装方法，包括：形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个第一芯片；在所述多个第一芯片以及第一芯片露出的所述器件晶圆上保形覆盖绝缘层；在所述绝缘层上保形覆盖屏蔽层；在所述屏蔽层上形成封装层。
可选地，所述屏蔽层为金属层或合金层。
可选地，所述屏蔽层的材料为银、铜、锡、铝、镍、锌和钨材料中的一种或多种。
可选地，通过物理气相沉积或溅射方法形成所述屏蔽层。
可选地，所述屏蔽层的厚度在0.1～10微米的范围内。
可选地，所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。
可选地，通过化学气相沉积的方法形成所述绝缘层。
可选地，所述绝缘层的厚度在0.05～5微米的范围内。
可选地，通过注塑工艺形成所述封装层。
可选地，所述屏蔽层为静电屏蔽层，形成所述封装层的步骤包括：使所述封装层部分覆盖所述屏蔽层，所述封装层所露出的所述屏蔽层为接地端。
可选地，形成键合结构的步骤包括：提供多个第一芯片，所述第一芯片上形成有第一键合层；提供器件晶圆，所述器件晶圆的表面上形成有多个第二键合层；将所述第一键合层和所述第二键合层相对设置并键合，使所述第一芯片键合于所述器件晶圆。
可选地，所述第一芯片形成有第一键合层的面为芯片正面，与所述芯片正面相背的面为芯片背面；将所述第一键合层和所述第二键合层相对设置并键合之前，所述多个第一芯片的所述芯片背面临时键合于一载体晶圆；在所述多个第一芯片以及第一芯片露出的所述器件晶圆上保形覆盖绝缘层的步骤之前，解键合所述载体晶圆。
相应地，本发明还提供一种晶圆级封装结构，包括：器件晶圆；多个第一芯片，键合于所述器件晶圆；绝缘层，保形覆盖在所述多个第一芯片以及第一芯片露出的所述器件晶圆上；屏蔽层，保形覆盖于所述绝缘层上；封装层，位于所述屏蔽层上。
可选地，所述屏蔽层为金属层或合金层。
可选地，所述屏蔽层的厚度在0.1～10微米的范围内。
可选地，所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。
可选地，所述绝缘层的厚度在0.05～5微米的范围内。
可选地，所述封装层为注塑层。
可选地，所述封装层部分覆盖所述屏蔽层，所述封装层所露出的屏蔽层为接地端。
可选地，所述第一芯片朝向所述器件晶圆的面上形成有第一键合层，所述器件晶圆上形成有多个第二键合层，与所述第一键合层相对设置并键合。
与现有技术相比，本发明的技术方案具有以下优点：
在所述多个第一芯片以及第一芯片露出的所述器件晶圆上保形覆盖绝缘层，在所述绝缘层上保形覆盖屏蔽层，通过在键合结构上设置屏蔽层可以减少外界磁场对第一芯片的影响，此外，通过覆盖绝缘层可以使屏蔽层与所述第一芯片和器件晶圆之间相绝缘，避免屏蔽层对第一芯片以及器件晶圆电学性能的影响；本发明所述绝缘层和所述屏蔽层是通过保形覆盖的方式形成于键合结构上，不会过多的增加封装结构的体积和厚度，从而使所述封装结构在不容易受外界磁场影响的同时具有较小的体积和厚度。
附图说明
图1至图4是本发明晶圆级封装方法一实施例中各步骤对应的结构示意图；
图5至图9是本发明晶圆级封装方法另一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，集成电路存在体积和厚度较大的问题，分析其原因在于：为了减小外界磁场干扰，现有技术在所述集成电路芯片上装配一金属外壳，以屏蔽外界磁场，然而所述金属壳与集成电路芯片之间还存在一定的空隙，从而导致集成电路体积和厚度增加。
为了解决所述技术问题，本发明提供一种晶圆级封装方法，包括：形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个第一芯片；在所述多个第一芯片以及第一芯片露出的所述器件晶圆上保形覆盖绝缘层；在所述绝缘层上保形覆盖屏蔽层；在所述屏蔽层上形成封装层。
在所述多个第一芯片以及第一芯片露出的所述器件晶圆上保形覆盖绝缘层，在所述绝缘层上保形覆盖屏蔽层，通过在键合结构上设置屏蔽层可以减少外界磁场对第一芯片的影响，此外，通过覆盖绝缘层可以使屏蔽层与所述第一芯片和器件晶圆之间相绝缘，避免屏蔽层对第一芯片以及器件晶圆的影响；所述绝缘层和所述屏蔽层通过保形覆盖的方式形成在所述键合结构上，不容易影响封装结构的体积和厚度，从而使所述封装结构在不容易受外界磁场影响的同时具有较小的体积和厚度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图4是本发明晶圆级封装方法一实施例中各步骤对应的结构示意图。本实施例晶圆级封装方法包括：
如图1所示，形成键合结构，所述键合结构包括：器件晶圆10以及键合于所述器件晶圆10的多个第一芯片20。
所述器件晶圆10为完成器件制作的待封装晶圆。本实施例中，所述器件晶圆10的半导体衬底为硅衬底。在其他实施例中，所述半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述半导体衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述半导体衬底的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，所述器件晶圆10的厚度为10微米至100微米。
所述器件晶圆10中形成有多个第二芯片13。本实施例中，形成于所述器件晶圆10中的多个第二芯片13可以为同一类型或不同类型的芯片。需要说明的是，所述器件晶圆10可以采用集成电路制作技术所制成，例如在第一半导体衬底上通过沉积、刻蚀等工艺形成N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件等器件，从而使所述器件晶圆10中集成至少一个第二芯片13。
具体地，形成有第二芯片13的器件晶圆10为晶圆正面11，背向所述晶圆正面11的面为晶圆背面12，所述多个第一芯片20键合于所述器件晶圆10的晶圆正面11。
所述第一芯片20用于作为晶圆级系统封装中的待集成芯片。
本实施例晶圆级系统封装方法用于实现异质集成。相应地，所述多个第一芯片20可以是硅晶圆制成的芯片，也可以是其他材质形成的芯片。
所述第一芯片20的数量至少为一个，且当所述第一芯片20的数量为多个时，所述多个第一芯片20的功能不同。所述第一芯片20可以采用集成电路制作技术所制成，可以为存储芯片、通讯芯片、处理器或逻辑芯片。所述第一芯片20通常包括形成于半导体衬底上的NMOS器件或PMOS器件等器件。
具体地，所述第一芯片20中形成有引线焊盘(Pad)，用于实现第一芯片20的电性连接。所述第一芯片20中靠近所述引线焊盘的面为芯片正面21，与所述芯片正面21相背的面为芯片背面22。本实施例中，所述第一芯片20的芯片正面21与所述器件晶圆10的晶圆正面11相键合。
具体地，可以是通过熔融键合、黏合键合或玻璃介质键合等方式实现第一芯片20与器件晶圆10的键合。
其中，熔融键合是一种主要利用界面化学力完成键合的工艺，在所述熔融键合工艺过程中，所述第一氧化层和第二氧化层的表面活性得以提高，从而使所述第一氧化层和第二氧化层的接触面之间形成共价键，并以共价键的方式实现键合，进而提高了第一芯片20与器件晶圆10之间的封装可靠性。
黏着键合的键合温度低，且与CMOS兼容；使得晶圆黏着键合在异质集成工艺中。具体地黏着键合工艺包括：在芯片和所述晶圆的键合面上形成黏合剂，所述黏合剂通常为聚合物；通过软烘或者预固化聚合物，使所述黏合剂处于未聚合或部分聚合状态；将芯片和晶圆对置于腔室并抽真空，使芯片和晶圆的键合面接触。再通过施压使需要键合的表面紧密键合。
玻璃介质键合指的是，将玻璃焊料印刷在晶圆上形成闭合环，然后将此盖板放入回流炉中进行预烧结。将预烧结完成后的晶圆与芯片对准放置，使芯片位于所述闭合环中，之后放入键合机中进行烧结，形成密封腔。玻璃介质键合工艺简单、键合强度高且密封效果好，尤其适合大批量生产。
本实施例中，键合于所述器件晶圆10的第一芯片20与所述器件晶圆10中的第二芯片13相互错开，也就是说，所述第一芯片20在所述器件晶圆10上的投影与所述第二芯片13不重合。这样在键合结构上依次保形覆盖绝缘层和屏蔽层时，所述绝缘层和屏蔽层也能覆盖在所述第二芯片13上，从而对第二芯片13也能起到一定的屏蔽作用。
在其他实施例中，键合于所述器件晶圆的第一芯片与所述器件晶圆中的第二芯片还可以相互对准。也就是说，所述第一芯片在所述器件晶圆上的投影与所述第二芯片相重合。这样在键合结构上保形覆盖绝缘层和屏蔽层时，绝缘层和屏蔽层覆盖在所述第一芯片上，也能起到较好的屏蔽效果。
如图2所示，在所述多个第一芯片20以及第一芯片20露出的所述器件晶圆10上保形覆盖绝缘层30。
需要说明的是，为了减小外界磁场的干扰，所述屏蔽层22通常为导体。所述绝缘层30用于实现屏蔽层22与第一芯片20、屏蔽层22与器件晶圆10之间的电性绝缘，从而避免所述屏蔽层22对封装结构的电学性能的影响。
本实施例中，所述绝缘层30覆盖于第一芯片20的芯片背面22，以及器件晶圆10的晶圆正面。
本实施例中，绝缘层30保形覆盖于第一芯片20以及第一芯片20露出的器件晶圆10上，也就是说，所述绝缘层30的厚度比较小，有利于减小封装结构的厚度和体积。
需要说明的是，如果绝缘层30的厚度过大，容易增大所形成封装结构的厚度和体积；如果绝缘层30的厚度过小，则容易影响绝缘层30的绝缘效果。可选地，所述绝缘层30的厚度在0.05～5微米的范围内。
具体地，所述绝缘层30的材料为氧化硅、氮化硅或氮氧化硅。这些材料为半导体制造工艺中常用的绝缘材料，具有良好的工艺兼容性。
实际工艺中，可以通过化学气相沉积的方法形成所述绝缘层30。
如图3所示，在所述绝缘层30上保形覆盖屏蔽层40。
所述屏蔽层40用于减小外界磁场对集成电路中器件的干扰，从而提高集成电路性能的稳定性和可靠性。
本实施例中，所述屏蔽层40为静电屏蔽层，用于使外界电场终止在屏蔽层40的表面上并把电荷传输至地端。相应地，本实施例形成的封装结构在使用过程中，会使所述屏蔽层40与地端相连。
在其他实施例中，所述屏蔽层40还可以为电磁屏蔽层，用于减小高频电磁场的影响，使干扰场在屏蔽层40内形成涡流，从而削弱干扰场在集成电路位置处的场强，达到了屏蔽的效果。
为了实现屏蔽效果，所述屏蔽层40的材料通常为导体。例如，所述屏蔽层40为金属层或合金层。
具体地，所述屏蔽层40的材料为银、铜、锡、铝、镍、锌、钨等金属中的一种或多种。或者，所述屏蔽层40还可以是不锈钢等的合金。
实际工艺中，可以通过物理气相沉积或溅射方法形成所述屏蔽层40。
需要说明的是，如果所述屏蔽层40的厚度过大，容易增大所形成封装结构的厚度和体积；如果所述屏蔽层40的厚度过小，则屏蔽效果容易受到影响，难以保证屏蔽层40对外界磁场的抗干扰效果。可选地，所述屏蔽层40的厚度在0.1～10微米的范围内。
如图4所示，在所述屏蔽层40上形成封装层50。
所述封装层50能够起到绝缘、密封以及防潮的作用，可以减小第一芯片20受损、被污染或被氧化的概率，进而有利于优化所获得封装结构的性能。
本实施例中，形成封装层50的步骤包括：通过注塑工艺形成所述封装层50。注塑工艺的填充性能较好，可以使所述封装层50对所述第一芯片20具有良好的绝缘和密封效果。
具体地，所述封装层50的材料为环氧树脂(Epoxy)。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点，因此广泛用作电子器件和集成电路的封装材料。在其他实施例中，所述封装层50的材料还可以为聚酰亚胺或硅胶等热固性材料。
需要说明的是，本实施例中，所述屏蔽层40为静电屏蔽层，需要与地端相连。相应地，在形成封装层50的步骤中，所述封装层50部分地覆盖所述屏蔽层40，从而使所述屏蔽层40的一部分区域露出，所述封装层50所露出的屏蔽层40为接地端，为实现屏蔽层40与地端电连接提供基础。
本实施例晶圆级封装方法还包括：在形成所述封装层50之后，通过所述器件晶圆10的晶圆背面12进行晶圆减薄处理；并在减薄后的器件晶圆10中形成硅通孔互连结构，在此不做详述。
图5至图9是本发明封装方法另一实施例中各步骤对应的结构示意图。
本实施例与前一实施例相同之处不再赘述，与前一实施例不同之处在于：图5到图8所示的形成键合结构的步骤。
如图5所示，形成键合结构的步骤包括：提供多个第一芯片200，所述第一芯片200上形成有第一键合层250，用于实现所述第一芯片200与待集成晶圆的键合，从而实现第一芯片200与待集成晶圆的物理连接。
具体地，所述第一键合层250为第一氧化层，作为后续熔融键合(Fusion Bonding)工艺的键合层。
本实施例中，所述第一氧化层的材料为氧化硅。氧化硅材料具有较高的工艺兼容性，且氧化硅为工艺常用、成本较低的材料，因此通过选取氧化硅材料的方式，有利于降低工艺难度和工艺成本，且有利于降低对所形成封装结构的性能影响。在其他实施例中，所述第一氧化层还可以为氧化铪、氧化铝或氧化镧。
所述第一芯片200形成有第一键合层250的面为芯片正面201，与所述芯片正面201相背的面为芯片背面202。此外，本实施例中，提供多个第一芯片200的步骤包括：提供载体晶圆100，所述多个第一芯片200的芯片背面202临时键合于所述载体晶圆100。
本实施例中，所述第一芯片200的芯片背面202通过粘合层150临时键合于所述载体晶圆100。
具体地，所述粘合层150为粘片膜(Die Attach Film，DAF)和干膜(Dry Film)中的一种或两种。其中，干膜是一种用于半导体芯片封装或印刷电路板制造时所采用的具有粘性的光致抗蚀膜，干膜的制造是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于基版上，经曝光显影处理，即可在所述干膜内形成图形。
在其他实施例中，还可以通过静电键合的方式，使所述第二芯片200临时键合于所述第二晶圆上。静电键合技术是不用任何粘结剂实现键合的一种方法。在键合过程中，将要键合的第二芯片和第二晶圆分别连接不同的电极，在电压作用下使第二芯片和第二晶圆表面形成电荷，且所述第二芯片与第二晶圆表面电荷电性不同，从而在第二芯片与第二晶圆键合过程中产生较大的静电引力，实现两者的物理连接。
如图6所示，提供器件晶圆300，所述器件晶圆300的表面上形成有多个第二键合层350，用于实现所述器件晶圆300与待集成芯片的物理连接。
所述器件晶圆300中形成有多个第二芯片310。所述器件晶圆300靠近所述第二芯片310的面为晶圆正面301，与所述晶圆正面301相背的面为晶圆背面302。所述多个第二键合层350形成于所述器件晶圆300的晶圆正面301上。
具体地，所述第二键合层350为第二氧化层，作为后续熔融键合工艺的键合层。
本实施例中，所述第二氧化层的材料为氧化硅。氧化硅材料具有较高的工艺兼容性，且氧化硅为工艺常用、成本较低的材料，因此通过选取氧化硅材料的方式，有利于降低工艺难度和工艺成本，且有利于降低对所形成封装结构的性能影响。在其他实施例中，所述第二氧化层还可以为氧化铪、氧化铝或氧化镧。
本实施例中所述第二键合层350形成在第二芯片310之间器件晶圆300上。在其他实施例中，所述第二键合层350还可以形成于所述第二芯片310上。
如图7所示，将所述第一键合层250和所述第二键合层350相对设置并键合，使所述第一芯片200键合于所述器件晶圆300。
本实施例中所述第一键合层250为第一氧化层，所述第二键合层350为第二氧化层。相应地，本实施例封装方法通过所述第一氧化层与第二氧化层实现熔融键合，从而使所述第一芯片200键合于所述器件晶圆300。
熔融键合是一种主要利用界面化学力完成键合的工艺，在所述熔融键合工艺过程中，所述第一氧化层和第二氧化层的表面活性得以提高，从而使所述第一氧化层和第二氧化层的接触面之间形成共价键，并以共价键的方式实现键合，进而提高了第一芯片200与所述器件晶圆300之间的封装可靠性。
需要说明的是，在其他实施例中，所述第一芯片200与所述器件晶圆300还可以通过其他方式实现键合，比如：黏着键合或玻璃介质键合。
具体地，黏着键合的键合温度低，且与CMOS兼容；使得晶圆黏着键合在异质集成工艺中。具体地黏着键合工艺包括：在芯片和所述晶圆的键合面上形成黏合剂，所述黏合剂通常为聚合物；通过软烘或者预固化聚合物，使所述黏合剂处于未聚合或部分聚合状态；将芯片和晶圆对置于腔室并抽真空，使芯片和晶圆的键合面接触。再通过施压使需要键合的表面紧密键合。
玻璃介质键合指的是，将玻璃焊料印刷在晶圆上形成闭合环，然后将此盖板放入回流炉中进行预烧结。将预烧结完成后的晶圆与芯片对准放置，使芯片位于所述闭合环中，之后放入键合机中进行烧结，形成密封腔。玻璃介质键合工艺简单、键合强度高且密封效果好，尤其适合大批量生产。
此外，本实施例中，多个第一芯片200临时键合在载体晶圆100中，在使第一芯片200与器件晶圆300键合的步骤包括：将所述器件晶圆300和所述载体晶圆100相对设置，使所述第一键合层250和所述第二键合层350的位置相对应并实现键合，进而实现第一芯片200与所述器件晶圆300之间的键合。
本实施例中，所述第一芯片200设置于所述载体晶圆100，在键合过程中，所述载体晶圆100能够承受较大的键合力，因此可以增强所述第一芯片200与器件晶圆300之间的键合强度。
如图8所示，解键合所述载体晶圆100(如图7所示)，从而使所述载体晶圆100和所述第一芯片200进行分离。
通过使所述载体晶圆100(如图7所示)和所述第一芯片200进行分离，可以使第一芯片200的芯片背面202露出。
本实施例中，所述第一芯片200通过粘合层150(如图7所示)临时键合于所述载体晶圆100。相应地，解键合的步骤包括：通过化学方法或机械剥离的方式使所述第一芯片200与所述载体晶圆100相分离。
如图9所示，在提供键合结构之后，在键合结构上依次保形覆盖绝缘层410和屏蔽层420，并在所述屏蔽层420上形成封装层500。
本实施例中，所述绝缘层410覆盖在芯片背面202，还覆盖在第一键合层250和第二键合层350的侧面。
本实施例形成键合结构的步骤中，第一芯片200与所述器件晶圆300之间具有较高的键合强度，因此，在所述键合结构上依次保形覆盖所述绝缘层410和屏蔽层420后，封装结构整体也能保持较好的可靠性，从而保障屏蔽层420对第一芯片200以及位于器件晶圆300中的第二芯片310的抗干扰效果。
形成绝缘层410、屏蔽层420和封装层500的方法与前一实施例相同，在此不再赘述。
本发明还提供一种晶圆级封装结构。请继续参考图4，示出了本发明晶圆级封装结构一实施例的结构示意图。
所述晶圆级封装结构包括：器件晶圆10；多个第一芯片20，键合于所述器件晶圆10；绝缘层30，保形覆盖在所述多个第一芯片20以及第一芯片20露出的所述器件晶圆10上；屏蔽层40，保形覆盖于所述绝缘层30上；封装层50，位于所述屏蔽层40上。
本实施例封装结构，所述键合结构上保形覆盖有绝缘层30，还在所述绝缘层30上保形覆盖有屏蔽层40，通过在键合结构上设置屏蔽层40可以减少外界磁场对第一芯片20的影响，此外，通过覆盖绝缘层30可以使屏蔽层40与所述第一芯片20和器件晶圆10之间相绝缘，避免屏蔽层40对第一芯片20以及器件晶圆10的影响；所述绝缘层30和所述屏蔽层40保形覆盖在所述第一芯片20以及第一芯片20露出的所述器件晶圆10上，不容易影响封装结构的体积和厚度，从而使所述封装结构在不容易受外界磁场影响的同时具有较小的体积和厚度。
其中，所述器件晶圆10为完成器件制作的待封装晶圆。本实施例中，所述器件晶圆10的半导体衬底为硅衬底。在其他实施例中，所述半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述半导体衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述半导体衬底的材料可以是适宜于工艺需要或易于集成的材料。根据实际工艺需求，所述器件晶圆10的厚度为10微米至100微米。
所述器件晶圆10中形成有多个第二芯片13。本实施例中，形成于所述器件晶圆10中的多个第二芯片13可以为同一类型或不同类型的芯片。需要说明的是，所述器件晶圆10可以采用集成电路制作技术所制成，形成有例N型金属氧化物半导体(N-Metal-Oxide-Semiconductor，NMOS)器件和P型金属氧化物半导体(P-Metal-Oxide-Semiconductor，PMOS)器件等，从而使所述器件晶圆10中集成至少一个第二芯片13。
具体地，形成有第二芯片13的器件晶圆10为晶圆正面11，背向所述晶圆正面11的面为晶圆背面12，所述多个第一芯片20键合于所述器件晶圆10的晶圆正面11。
键合于所述器件晶圆10的第一芯片20用于作为晶圆级系统封装中的待集成芯片。
本实施例封装结构为异质集成，相应地，所述多个第一芯片20可以是硅晶圆制成的芯片，也可以是其他材质形成的芯片。
所述第一芯片20的数量至少为一个，且当所述第一芯片20的数量为多个时，所述多个第一芯片20的功能不同。所述第一芯片20可以采用集成电路制作技术所制成，可以为存储芯片、通讯芯片、处理器或逻辑芯片。所述第一芯片20通常包括形成于半导体衬底上的NMOS器件或PMOS器件等器件。
具体地，所述第一芯片20中形成有引线焊盘(Pad)，用于实现第一芯片20的电性连接。所述第一芯片20中靠近所述引线焊盘的面为芯片正面21，与所述芯片正面相背的面为芯片背面。本实施例中，所述第一芯片20的芯片正面21键合于所述器件晶圆10的晶圆正面11。所述键合可以是熔融键合、黏合键合或玻璃介质键合等。
在所述熔融键合工艺过程中，所述第一芯片20的芯片正面21和所述器件晶圆10的晶圆正面11表面活性得以提高，从而使所述的芯片正面21和晶圆正面11之间形成共价键并以共价键的方式实现键合，且所述芯片正面21和晶圆正面11之间具有较高的键合强度，从而提高了本实施例封装结构的可靠性。
在其他实施例中，第一芯片还可以黏着键合或玻璃介质键合于所述第一晶圆。
具体地，黏着键合的键合温度低，且与CMOS兼容；使得晶圆黏着键合在异质集成工艺中。具体地黏着键合工艺包括：在芯片和所述晶圆的键合面上形成黏合剂，所述黏合剂通常为聚合物；通过软烘或者预固化聚合物，使所述黏合剂处于未聚合或部分聚合状态；将芯片和晶圆对置于腔室并抽真空，使芯片和晶圆的键合面接触。再通过施压使需要键合的表面紧密键合。
玻璃介质键合指的是，将玻璃焊料印刷在晶圆上形成闭合环，然后将此盖板放入回流炉中进行预烧结。将预烧结完成后的晶圆与芯片对准放置，使芯片位于所述闭合环中，之后放入键合机中进行烧结，形成密封腔。玻璃介质键合工艺简单、键合强度高且密封效果好，尤其适合大批量生产。
本实施例中，键合于所述器件晶圆10的第一芯片20与所述器件晶圆10中的第二芯片13相互错开，也就是说，所述第一芯片20在所述器件晶圆10上的投影与所述第二芯片13不重合。
在其他实施例中，键合于所述器件晶圆的第一芯片与所述器件晶圆中的第二芯片还可以相互对准。也就是说，所述第一芯片在所述器件晶圆上的投影与所述第二芯片相重合。
绝缘层30，保形覆盖于所述多个第一芯片20以及第一芯片20露出的所述器件晶圆10上。因为所述屏蔽层40通常为导体，所述绝缘层30用于实现屏蔽层40与第一芯片20、屏蔽层40与器件晶圆10之间的电性绝缘，从而避免所述屏蔽层40对封装结构性能的影响。
本实施例中，所述绝缘层30覆盖于第一芯片20的芯片背面，以及器件晶圆10的晶圆正面。
本实施例中，绝缘层30保形覆盖于第一芯片20以及第一芯片20露出的器件晶圆10上，也就是说，所述绝缘层30的厚度比较小，有利于减小封装结构的厚度和体积。
需要说明的是，如果绝缘层30的厚度过大，容易增大所形成封装结构的厚度和体积；如果绝缘层30的厚度过小，则容易影响绝缘层30的绝缘效果。可选地，所述绝缘层30的厚度在0.05～5微米的范围内。
具体地，所述绝缘层30的材料为氧化硅、氮化硅或氮氧化硅。这些材料为半导体制造工艺中常用的绝缘材料，具有良好的工艺兼容性。
屏蔽层40，覆盖于所述绝缘层30上，用于减小外界磁场对集成电路中器件的干扰，从而提高集成电路性能的稳定性和可靠性。
本实施例中，所述屏蔽层40为静电屏蔽层，用于使外界电场终止在屏蔽层40的表面上并把电荷传输至地端。
在其他实施例中，所述屏蔽层40还可以为电磁屏蔽层，用于减小高频电磁场的影响，使干扰场在屏蔽层40内形成涡流，从而削弱干扰场在集成电路位置处的场强，达到了屏蔽的效果。
为了实现屏蔽效果，所述屏蔽层40的材料为导体。具体的，所述屏蔽层40为金属层或合金层。
例如，所述屏蔽层40的材料为银、铜、锡、铝、镍、锌和钨金属中的一种或多种；或者，所述屏蔽层40还可以是不锈钢等的合金。
需要说明的是，如果所述屏蔽层40的厚度过大，容易增大所形成封装结构的厚度和体积；如果所述屏蔽层40的厚度过小，则屏蔽效果容易受到影响，难以保证对外界磁场的抗干扰效果。可选地，所述屏蔽层40的厚度在0.1～10微米的范围内。
封装层50，位于所述屏蔽层40上，用于能够起到绝缘、密封以及防潮的作用，可以减小第一芯片20受损、被污染或被氧化的概率，进而有利于优化所获得封装结构的性能。
所述封装层50为注塑层，注塑层位于屏蔽层40上，且填充于所述第一芯片20之间，注塑工艺的填充性能较好可以实现第一芯片之间良好的绝缘和密封效果。
具体地，所述封装层50的材料为环氧树脂(Epoxy)。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点，因此广泛用作电子器件和集成电路的封装材料。在其他实施例中，所述封装层50的材料还可以为聚酰亚胺或硅胶等热固性材料。
需要说明的是，本实施例中，所述屏蔽层40为静电屏蔽层，需要与地端相连。所述封装层50部分覆盖所述屏蔽层40，从而使所述屏蔽层40的一部分区域露出，所述封装层所露出的屏蔽层为接地端，用于与地端相连。
本实施例封装结构中，所述器件晶圆10为经过晶圆减薄处理后的晶圆；所述减薄后的晶圆中还形成有硅通孔互连结构(图未示)，在此不做详述。
参考图9，示处了本发明晶圆级封装结构另一实施例的示意图。本实施例与前一实施例的相同之处不再赘述，本实施例与前一实施例的不同之处在于：
所述器件晶圆300的表面上形成有多个第二键合层350，用于实现所述器件晶圆300与待集成芯片的物理连接。
所述器件晶圆300中形成有多个第二芯片310。所述器件晶圆300靠近所述第二芯片310的面为晶圆正面301，与所述晶圆正面301相背的面为晶圆背面302。所述多个第二键合层350形成于所述器件晶圆300的晶圆正面301上。
具体地，所述第二键合层350为第二氧化层，用于实现熔融键合的键合层。
本实施例中，所述第二氧化层的材料为氧化硅。氧化硅材料具有较高的工艺兼容性，且氧化硅为工艺常用、成本较低的材料，因此通过选取氧化硅材料的方式，有利于降低工艺难度和工艺成本，且有利于降低对所形成封装结构的性能影响。
本实施例中所述第二键合层350形成在第二芯片310之间的器件晶圆300上。在其他实施例中，所述第二键合层350还可以形成于所述第二芯片310表面。
本实施例封装结构中，所述第一芯片200朝向所述器件晶圆300的面上形成有第一键合层250。所述第一键合层250与所述第二键合层350相对设置并键合。具体地，所述第一键合层250为第一氧化层，用于与所述第二键合层350熔融键合。
本实施例中，第一芯片200与所述器件晶圆300之间具有较高的键合强度，相应地，封装结构整体也能保持较好的封装可靠性，从而保障屏蔽层420对第一芯片200以及位于器件晶圆300中的第二芯片310的抗干扰效果。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种晶圆级封装方法，其特征在于，包括：
形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个第一芯片，实现所述器件晶圆与所述第一芯片的物理连接；
在所述多个第一芯片以及第一芯片露出的所述器件晶圆上保形覆盖绝缘层；
在所述绝缘层上保形覆盖导电材料的屏蔽层；
在所述屏蔽层上形成封装层；
在形成所述封装层后，在所述器件晶圆中形成硅通孔互连结构。
2.如权利要求1所述的封装方法，其特征在于，所述屏蔽层为金属层或合金层。
3.如权利要求1所述的封装方法，其特征在于，所述屏蔽层的材料为银、铜、锡、铝、镍、锌和钨材料中的一种或多种。
4.如权利要求1所述的封装方法，其特征在于，通过物理气相沉积或溅射方法形成所述屏蔽层。
5.如权利要求1所述的封装方法，其特征在于，所述屏蔽层的厚度在0.1～10微米的范围内。
6.如权利要求1所述的封装方法，其特征在于，所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。
7.如权利要求1所述的封装方法，其特征在于，通过化学气相沉积的方法形成所述绝缘层。
8.如权利要求1所述的封装方法，其特征在于，所述绝缘层的厚度在0.05～5微米的范围内。
9.如权利要求1所述的封装方法，其特征在于，通过注塑工艺形成所述封装层。
10.如权利要求1所述的封装方法，其特征在于，所述屏蔽层为静电屏蔽层，形成所述封装层的步骤包括：使所述封装层部分覆盖所述屏蔽层，所述封装层所露出的所述屏蔽层为接地端。
11.如权利要求1所述的封装方法，其特征在于，形成键合结构的步骤包括：提供多个第一芯片，所述第一芯片上形成有第一键合层；
提供器件晶圆，所述器件晶圆的表面上形成有多个第二键合层；
将所述第一键合层和所述第二键合层相对设置并键合，使所述第一芯片键合于所述器件晶圆。
12.如权利要求11所述的封装方法，其特征在于，所述第一芯片形成有第一键合层的面为芯片正面，与所述芯片正面相背的面为芯片背面；
将所述第一键合层和所述第二键合层相对设置并键合之前，所述多个第一芯片的所述芯片背面临时键合于一载体晶圆；
在所述多个第一芯片以及第一芯片露出的所述器件晶圆上保形覆盖绝缘层的步骤之前，解键合所述载体晶圆。
13.一种晶圆级封装结构，其特征在于，包括：
器件晶圆；
多个第一芯片，键合于所述器件晶圆；所述器件晶圆与所述第一芯片的物理连接；
绝缘层，保形覆盖在所述多个第一芯片以及第一芯片露出的所述器件晶圆上；
导体材料的屏蔽层，保形覆盖于所述绝缘层上；
封装层，位于所述屏蔽层上；
硅通孔互连结构，位于所述器件晶圆中。
14.如权利要求13所述的封装结构，其特征在于，所述屏蔽层为金属层或合金层。
15.如权利要求13所述的封装结构，其特征在于，所述屏蔽层的厚度在0.1～10微米的范围内。
16.如权利要求13所述的封装结构，其特征在于，所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。
17.如权利要求13所述的封装结构，其特征在于，所述绝缘层的厚度在0.05～5微米的范围内。
18.如权利要求13所述的封装结构，其特征在于，所述封装层为注塑层。
19.如权利要求13所述的封装结构，其特征在于，所述封装层部分覆盖所述屏蔽层，所述封装层所露出的所述屏蔽层为接地端。
20.如权利要求13所述的封装结构，其特征在于，所述第一芯片朝向所述器件晶圆的面上形成有第一键合层，所述器件晶圆上形成有多个第二键合层，与所述第一键合层相对设置并键合。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811028259.1A CN110875204B (zh) | 2018-09-04 | 2018-09-04 | 晶圆级封装方法以及封装结构 |
| PCT/CN2018/113099 WO2020047970A1 (zh) | 2018-09-04 | 2018-10-31 | 晶圆级封装方法以及封装结构 |
| US16/228,167 US10978421B2 (en) | 2018-09-04 | 2018-12-20 | Wafer-level packaging method and package structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811028259.1A CN110875204B (zh) | 2018-09-04 | 2018-09-04 | 晶圆级封装方法以及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110875204A CN110875204A (zh) | 2020-03-10 |
| CN110875204B true CN110875204B (zh) | 2022-03-18 |
Family
ID=69716998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811028259.1A Active CN110875204B (zh) | 2018-09-04 | 2018-09-04 | 晶圆级封装方法以及封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110875204B (zh) |
| WO (1) | WO2020047970A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933589B (zh) * | 2020-09-03 | 2021-02-09 | 立讯电子科技（昆山）有限公司 | 一种封装结构及其制备工艺 |
| CN115881654B (zh) * | 2023-01-31 | 2023-08-22 | 深圳新声半导体有限公司 | 埋入式滤波器和射频前端模组的封装结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102723306A (zh) * | 2012-06-28 | 2012-10-10 | 中国科学院上海微系统与信息技术研究所 | 一种利用穿硅通孔的微波多芯片封装结构及其制作方法 |
| CN106952833A (zh) * | 2015-10-09 | 2017-07-14 | 台湾积体电路制造股份有限公司 | 三维芯片堆叠的方法和结构 |
| CN107408551A (zh) * | 2015-02-27 | 2017-11-28 | 高通股份有限公司 | 倒装芯片（fc）模块中的分隔屏蔽 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007020656B4 (de) * | 2007-04-30 | 2009-05-07 | Infineon Technologies Ag | Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips |
| US8115117B2 (en) * | 2009-06-22 | 2012-02-14 | General Electric Company | System and method of forming isolated conformal shielding areas |
| US8493749B2 (en) * | 2009-10-12 | 2013-07-23 | Apple Inc. | Conforming EMI shielding |
| US8610161B2 (en) * | 2010-10-28 | 2013-12-17 | Tsmc Solid State Lighting Ltd. | Light emitting diode optical emitter with transparent electrical connectors |
| CN103708407A (zh) * | 2012-09-29 | 2014-04-09 | 上海丽恒光微电子科技有限公司 | 集成mems传感器的晶圆级封装结构及其晶圆级封装方法 |
| US9704772B2 (en) * | 2014-04-02 | 2017-07-11 | Xintec Inc. | Chip package and method for forming the same |
| US9589936B2 (en) * | 2014-11-20 | 2017-03-07 | Apple Inc. | 3D integration of fanout wafer level packages |
| US9847304B2 (en) * | 2015-12-24 | 2017-12-19 | Intel Corporation | Electronic device packages with conformal EMI shielding and related methods |
| CN108364908A (zh) * | 2018-01-31 | 2018-08-03 | 德淮半导体有限公司 | 一种硅通孔形成方法及图像传感器 |
-
2018
- 2018-09-04 CN CN201811028259.1A patent/CN110875204B/zh active Active
- 2018-10-31 WO PCT/CN2018/113099 patent/WO2020047970A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102723306A (zh) * | 2012-06-28 | 2012-10-10 | 中国科学院上海微系统与信息技术研究所 | 一种利用穿硅通孔的微波多芯片封装结构及其制作方法 |
| CN107408551A (zh) * | 2015-02-27 | 2017-11-28 | 高通股份有限公司 | 倒装芯片（fc）模块中的分隔屏蔽 |
| CN106952833A (zh) * | 2015-10-09 | 2017-07-14 | 台湾积体电路制造股份有限公司 | 三维芯片堆叠的方法和结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020047970A1 (zh) | 2020-03-12 |
| CN110875204A (zh) | 2020-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110875202B (zh) | 晶圆级封装方法以及封装结构 | |
| CN110875203B (zh) | 晶圆级封装方法以及封装结构 | |
| CN101996896B (zh) | 半导体器件及其制造方法 | |
| US8183087B2 (en) | Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component | |
| CN105428265B (zh) | 半导体装置的制造方法 | |
| KR101858952B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| CN102194717B (zh) | 半导体器件和在半导体管芯周围形成绝缘层的方法 | |
| CN101996895B (zh) | 半导体器件及其制造方法 | |
| US10978421B2 (en) | Wafer-level packaging method and package structure | |
| CN110875198A (zh) | 晶圆级封装方法及封装结构 | |
| US10804177B2 (en) | Wafer-level packaging method and package structure thereof | |
| WO2011075263A1 (en) | Panel based lead frame packaging method and device | |
| CN104979226B (zh) | 一种铜的混合键合方法 | |
| CN110875204B (zh) | 晶圆级封装方法以及封装结构 | |
| CN110875201B (zh) | 晶圆级封装方法以及封装结构 | |
| CN114823357A (zh) | 晶圆级封装方法以及封装结构 | |
| CN110875232A (zh) | 晶圆级封装方法及封装结构 | |
| CN110875199B (zh) | 晶圆级封装方法及封装结构 | |
| CN110875231A (zh) | 晶圆级封装方法及封装结构 | |
| CN209804651U (zh) | 半导体封装结构 | |
| CN110890285A (zh) | 一种芯片包覆封装结构及其封装方法 | |
| CN110875205A (zh) | 晶圆级封装方法及封装结构 | |
| US10756051B2 (en) | Wafer-level system packaging method and package structure | |
| CN110875281B (zh) | 晶圆级系统封装方法以及封装结构 | |
| CN110875207B (zh) | 晶圆级封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |