CN102723306A - 一种利用穿硅通孔的微波多芯片封装结构及其制作方法 - Google Patents

一种利用穿硅通孔的微波多芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN102723306A
CN102723306A CN2012102192295A CN201210219229A CN102723306A CN 102723306 A CN102723306 A CN 102723306A CN 2012102192295 A CN2012102192295 A CN 2012102192295A CN 201210219229 A CN201210219229 A CN 201210219229A CN 102723306 A CN102723306 A CN 102723306A
Authority
CN
China
Prior art keywords
layer
silicon
silicon wafer
hole
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102192295A
Other languages
English (en)
Other versions
CN102723306B (zh
Inventor
陈骁
罗乐
汤佳杰
徐高卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201210219229.5A priority Critical patent/CN102723306B/zh
Publication of CN102723306A publication Critical patent/CN102723306A/zh
Application granted granted Critical
Publication of CN102723306B publication Critical patent/CN102723306B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种利用穿硅通孔的微波多芯片封装结构及其制作方法，该方法利用TSV实现双面集成的系统级封装结构，在需要集成MMIC芯片时，不必在布线之前就埋入衬底，其性能、可靠性、以及成品率将得到改善。同时，在制作过程中的注入腐蚀、释放和高温退火等工艺可以在MMIC集成之前使用，需要使用特殊工艺的元器件可以在衬底的另一面事先组装和集成。因而包括有源和无源器件、MEMS器件、以及光电器件等的衬底在集成MMIC之前可以很方便地大规模制造，并且工艺相对简单，成本降低，是目前极为先进、可靠的制造方法。

Description

一种利用穿硅通孔的微波多芯片封装结构及其制作方法
技术领域
本发明涉及集成电路领域，特别是涉及一种利用穿硅通孔的微波多芯片封装结构及其制作方法。
背景技术
为了满足超大规模集成电路(VLSI)发展的需要，新颖的3D堆叠式封装技术应运而生。它用最小的尺寸和最轻的重量，将不同性能的芯片和多种技术集成到单个封装体中，是一种通过在芯片和芯片之间、晶圆和晶圆之间制造垂直电学导通，实现芯片之间互连的最新的封装互连技术，与以往的IC封装键合和使用凸点的叠加技术不同，所述的封装互连技术是采用TSV（穿硅通孔）代替了2D-Cu互连，能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，日月光公司集团研发中心总经理唐和明博士在Chartered 2007技术研讨会上将TSV称为继线键合（Wire Bonding）、载带自动焊(TAB)和倒装芯片(FC)之后的第四代封装技术。
硅基埋置型圆片级系统封装在微波频段的微波多芯片组件（MMCM，MicrowaveMonolithic Integrated Circuit）应用中取得了很好的效果，但为了达到更高密度的封装和集成能力，在封装尺寸，材料，工艺，热、机械和电性能以及多种不同技术混合集成方面还面临一些挑战。作为一种新技术，其可靠性和散热性能方面还存在缺陷。尤其是由于工艺复杂度（包括多层互连，无源器件集成，埋置芯片集成等制造过程）造成的成品率的限制，极大地影响了其更广泛的应用。例如，埋置入衬底埋置槽的MMIC芯片需要承受在之后的工艺过程中失效的风险；而且当MMIC埋入后，一些特殊的工艺，如腐蚀、释放、高温退火等也可能对MMIC芯片造成伤害。
TSV是解决上述问题的一个可选方案。作为当前三维封装领域最核心最基本的技术，TSV技术可以实现最短的穿硅互连长度，并且其集成密度数倍于单面集成。不仅可以减少损耗和寄生效应的影响，而且能够很容易地实现不同层次封装（芯片，晶圆，封装）器件的堆叠，芯片面对面安装堆叠所引起的串扰问题也容易避免。虽然针对TSV的研究很多，但是其在业界的应用仍受制于其工艺的不成熟和极高的成本。并且，在微波频段系统级封装方面，由于较高的衬底损耗和难度极高的制造低损耗的传输线结构（如同轴线）的方法，TSV用于微波埋置型圆片级系统封装一直难以实现。
鉴于此，为了克服上述现有技术中的种种缺点，如何提出一种新的封装结构及其制作方法成为目前亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种利用穿硅通孔的微波多芯片封装结构及其制作方法，用于解决现有技术中工艺复杂、成品率低、信号串扰、高损耗、以及集成密度小的问题。
为实现上述目的及其他相关目的，本发明提供一种利用穿硅通孔的微波多芯片封装结构的制作方法，至少包括以下步骤：
1）提供一高阻双抛硅晶圆，在所述硅晶圆表面热生长一层SiO2层；
2）在所述SiO2层上进行光刻形成通孔图形，并利用HF腐蚀掉所述通孔图形对应的SiO2以暴露出其下方的硅晶圆，然后以SiO2层为掩膜，利用反应离子刻蚀工艺对露出的硅晶圆进行刻蚀以形成穿硅通孔，并在所述穿硅通孔内壁热氧化生成一层SiO2层；
3）在所述硅晶圆一面上的SiO2层上进行光刻以形成埋置槽图形，并利用HF腐蚀掉所述埋置槽图形对应的SiO2以暴露出其下方的硅晶圆，然后将所述硅晶圆浸入KOH腐蚀液进行湿法刻蚀以形成预定深度的埋置槽，并在所述埋置槽底部及侧壁热氧化生成一层SiO2层；
4）在所述硅晶圆上无所述埋置槽的一面制备依次包含有TiW层、Au层的第一种子层；
5）提供一陪片，在所述陪片一面制备依次包含有TiW层、Au层的第二种子层，然后将该第二种子层Au面与所述第一种子层Au面进行键合；
6）利用电镀工艺在所述穿硅通孔中形成高于所述硅晶圆表面的铜柱，然后利用湿法刻蚀和化学机械抛光工艺去除所述陪片，接着利用离子束刻蚀工艺去除所述硅晶圆表面的第一种子层和第二种子层键合形成的金属层；
7）在所述硅晶圆双面分别制备依次包含有TiW层、Au层的第三种子层，然后在所述第三种子层上喷涂一层光刻胶进行光刻形成特定的布线图形，接着通过电镀工艺在显影后的所述第三种子层上沉积一定厚度的Au层以形成特定的地屏蔽布线层，最后利用离子束刻蚀工艺去除没有被所述电镀Au层所覆盖的第三种子层；
8）在所述硅晶圆上无埋置槽的一面制备多层包含光敏BCB层、布线层、层间互连线、与所述布线层相连接的各种无源器件、以及形成于最顶层的若干焊盘或焊球；
9）在所述硅晶圆上具有埋置槽的一面使用导电胶将芯片背面粘接于所述埋置槽底部，实现该芯片和所述硅晶圆的粘合；
10）在所述硅晶圆上具有埋置槽的一面制备多层包含光敏BCB层、布线层、层间互连线、与所述布线层相连接的各种无源器件、以及形成于最顶层的若干焊盘或焊球；
11）在所述焊盘上表贴元器件或倒装芯片。
可选地，所述步骤1）中硅晶圆的电阻率为1000Ω·cm～3000Ω·cm，厚度为200μm～300μm。
可选地，热氧化生长的所述SiO2层的厚度均为2μm。
可选地，所述步骤3）中的KOH腐蚀液的温度为50℃，浓度为40wt%，所腐蚀出的埋置槽的深度为95μm～105μm。
可选地，所述第一、第二、第三种子层的制备方法均采用磁控溅射工艺；所述第一种子层中TiW层和Au层的厚度分别为40nm～60nm和150nm～250nm；所述第二种子层中TiW层和Au层的厚度分别为40nm～60nm和150nm～250nm。
可选地，所述步骤5）中的陪片为硅晶圆，且所述硅晶圆的厚度为150μm～250μm。
可选地，所述步骤6）中铜柱高出所述硅晶圆表面的高度不大于5μm。
可选地，所述硅晶圆双面的第三种子层的厚度相等，其中TiW层厚度为20nm～30nm，Au层为100nm～150nm；所述电镀工艺形成的Au层的厚度均为3μm～4μm；所述光敏BCB层的厚度均为25μm～35μm。
可选地，所述步骤10）中MMIC和所述硅晶圆粘合后还要放入140℃～160℃烘箱内烘烤50分钟～70分钟固化导电胶，以实现该芯片和所述硅晶圆粘合。
可选地，所述步骤8)还包括：
8-1）在所述硅晶圆上无埋置槽的一面旋涂光敏BCB介质层，然后对所述BCB介质层进行光刻工艺以露出其下方的铜柱、以及地屏蔽布线层作为后续引线；
8-2）在所述光刻过的光敏BCB介质层上溅射依次包含有Cr层、Au层的第四种子层，然后在所述第四种子层上喷涂光刻胶对该第四种子层进行光刻形成特定的布线图，以实现将所述步骤8-1）中的引线和TSV铜柱引出，同时一些无源器件和布线层在此步形成；
8-3）通过电镀工艺在所述光刻露出的第四种子层上沉积一定厚度的Au层，去胶后利用离子束刻蚀工艺去除之前被光刻胶覆盖而没有被电镀Au的第四种子层；
8-4）在所述步骤8-3）基础上再次旋涂光敏BCB介质层，然后对所述BCB介质层进行光刻工艺以露出其下方的引线；
8-5）多次连续重复所述步骤8-2）、8-3）、以及8-4）可以实现多层包含光敏BCB层、布线层、层间互连线、与所述布线层相连接的各种无源器件、以及最终形成于顶层的若干焊盘。
可选地，所述第四种子层以及所述步骤8-5）中多次重复制备的种子层中的Cr层和Au层的厚度分别为为40nm～60nm和250nm～400nm，且其制备方法均采用电子束蒸发工艺。
可选地，所述步骤10）还包括：
10-1）在所述硅晶圆上具有埋置槽的一面旋涂光敏BCB介质层，然后对所述BCB介质层就行光刻工艺以露出其下方的铜柱、埋置芯片引脚、以及地屏蔽布线层作为后续引线；
10-2）在所述光刻过的光敏BCB介质层上沉积依次包含有Cr层、Au层的第五种子层，然后在所述第五种子层上喷涂光刻胶对该第五种子层进行光刻形成特定的布线图后，以实现将所述步骤10-1）中的引线引出，同时，一些无源器件和布线层在此步形成；
10-3）通过电镀工艺在所述光刻过的第五种子层上沉积一定厚度的Au层，去胶后利用离子束刻蚀工艺去除之前被光刻胶覆盖而没有被电镀Au的第五种子层；
10-4）在所述步骤10-3）的基础上再次旋涂光敏BCB介质层，然后对所述BCB介质层就行光刻工艺以露出其下方的引线；
10-5）多次连续重复所述步骤10-2）、10-3）、以及10-4）可以实现多层包含光敏BCB层、布线层、层间互连线、与所述布线层相连接的各种无源器件、以及最终形成于顶层的若干焊盘或焊球。
可选地，所述第五种子层以及所述步骤10-5）中多次重复制备的种子层中的Cr层和Au层的厚度分别为为40nm～60nm和250nm～400nm，且其制备方法均采用电子束蒸发工艺；所形成的无源器件至少包括：电阻、电感、电容、滤波器、以及功分器。
此外，本发明的另一目的是提供一种利用穿硅通孔的微波多芯片封装结构，至少包括：
双抛硅晶圆，具有TSV垂直互连结构，至少包括一个埋置于其内部的芯片；
屏蔽层，形成于所述硅晶圆双面之上，至少具有多个电气连接点；
介质层，旋涂于所述硅晶圆双面和地屏蔽布线层之上；
布线层，形成于所述硅晶圆双面上的介质层之上，具有多个两个电气连接点，与所述TSV互连结构、埋置于其内部的芯片、以及地屏蔽布线层的互连，包括多个无源器件、以及焊盘或焊球。
可选地，埋置于所述硅晶圆内部的芯片为微波多芯片组件。
可选地，所述硅晶圆与屏蔽层之间具有SiO2绝缘层。
可选地，所述屏蔽层由TiW层、以及Au层组成，且TiW层位于所述硅晶圆表面SiO2绝缘层上。
可选地，所述介质层的材质为BCB或聚酰亚胺。
如上所述，本发明的一种利用穿硅通孔的微波多芯片封装结构及其制作方法，具有以下有益效果：
本发明提出了一种能用于微波频段的，利用TSV实现双面集成的系统级封装结构，包括MMIC芯片、倒装芯片和集成无源器件（例如电容，电感，滤波器等）都可集成在同一封装体内。衬底使用高阻硅减少了衬底损耗。在此系统级封装中，特殊的TSV传输结构可实现低损耗的穿硅微波信号传输，而BCB/金属组成的微带线实现2D平面的微波传输，从而降低了整个封装结构的微波损耗，实现了TSV三维封装技术应用于微波埋置型圆片级系统封装中，达到更高的封装和集成密度的能力，提高制造工艺和产品的可靠性。
此外，本发明提出了一种利用穿硅通孔的微波多芯片封装结构的制作方法，该方法在需要集成MMIC 芯片时，不必在布线之前就埋入衬底，其性能、可靠性、以及成品率将得到改善。同时，在制作过程中的注入腐蚀、释放和高温退火等工艺可以在MMIC集成之前使用，需要使用特殊工艺的元器件可以在衬底的另一面事先组装和集成。因而包括有源和无源器件、MEMS器件、以及光电器件等的衬底在集成MMIC之前可以很方便地大规模制造，并且工艺相对简单，成本降低，是目前极为先进、可靠的制造方法。
附图说明
图1a至1m所示为本发明中的一种利用穿硅通孔的微波多芯片封装结构的制作工艺流程示意图。
图2显示为本发明的一种利用穿硅通孔的微波多芯片封装结构示意图。
元件标号说明
10、40                         硅晶圆
100                            穿硅通孔
101                            埋置槽
11                             SiO2层
110                            浅孔
111                            浅槽形状
12                             第一种子层
13                             陪片
14                             第二种子层
15                             铜柱
16                             第三种子层
17、41                         地屏蔽布线层
410、430                       电气连接点
18                             光敏BCB介质层18
19、43                布线层
20                    层间互连线
21                    焊球
22                    第四种子层
23                    电阻
24                    电感
25                    电容
26                    功分器
27                    第五种子层
28                    表贴元件或倒装芯片
29                    MMIC芯片
290                   MMIC 芯片引脚
30                    导电胶
31、400               TSV垂直互连结构
42                    介质层
44                    芯片
45                    无源器件
46                    焊盘或焊球
47                    表贴元器件或倒装芯片
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a至图1m、以及图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1a至图1m所示，本发明提出一种利用穿硅通孔的微波多芯片封装结构的制作方法，包括以下步骤：
S1：如图1a所示，提供一高阻双抛硅晶圆10，电阻率为1000Ω·cm～3000Ω·cm，厚度为200μm～300μm，在本实施例中，所述高阻双抛硅晶圆10的厚度为250μm，利用热氧化工艺在所述硅晶圆10表面生成一层厚度为2μm的SiO2层11。
S2：如图1b至图1c所示，在所述SiO2层11上旋涂光刻胶，通过曝光、显影、及坚膜等光刻工艺在所述SiO2层11上形成所需图形，然后利用HF腐蚀掉所述图形对应的SiO2层11形成浅孔110以暴露出其下方的硅晶圆10，然接着以SiO2层11为掩膜，利用反应离子刻蚀工艺对露出的所述硅晶圆10进行刻蚀以形成穿硅通孔100，并在所述穿硅通孔100内壁热氧化生成一层2μm的厚SiO2层11。
S3：如图1d至图1e所示，在所述硅晶10一面上的SiO2层11再次旋涂光刻胶，通过曝光、显影、及坚膜等光刻工艺在所述SiO2层11上形成所需图形，然后利用HF腐蚀掉所述图形对应的SiO2层11以形成浅槽形状111以暴露出其下方的硅晶圆10，接着将所述晶圆10浸入温度为50℃，浓度为40wt%的KOH腐蚀液中进行湿法刻蚀，并控制刻蚀的速度以形成95μm～105μm的埋置槽101，本实施例中，所形成的埋置槽101的深度选为100μm；最后利用热氧化工艺在所述埋置槽底部及侧壁生成一层厚度为2μm的SiO2层11。
需要说明的是本实施例中的埋置槽101用来埋置MMIC 芯片，其形状及深度与所述MMIC芯片相对应，但不限于此，在其它实施例中也可以埋置其它种类的芯片，所述埋置槽101的形状及深度随芯片的形状及厚度改变。
S4：如图1f利用磁控溅射工艺在所述硅晶圆10上无所述埋置槽101的一面制备依次包含有TiW层、Au层的第一种子层12，且该第一种子层12中TiW层和Au层的厚度分别为40nm～60nm和150nm～250nm，本实施例中，所述第一种子层12中TiW层和Au层的厚度分别取50nm和200nm。需要说明的是，所述第一种子层12中的TiW层起到增强与硅晶圆粘附力作用，而Au层主要起到键合时的键合介质以及种子层导电的作用。在本实施例后面中所提及的其它种子层的作用与该步骤中的第一种子层12相同，其它地方不再赘述。
S5：如图1g至1h所示，提供另一硅晶圆作为陪片13，厚度为本实施例中，所述陪片的厚度选为200μm，该陪片13为后面TSV电镀提供保障。利用磁控溅射工艺在所述陪片13一面制备依次包含有TiW层、Au层的第二种子层14，且该第二种子层14中TiW层和Au层的厚度分别为40nm～60nm和150nm～250nm，本实施例中，所述第二种子层14中TiW层和Au层的厚度分别取50nm和200nm；然后将该第二种子层14的Au面与所述第一种子层12的Au面进行键合。
S6：如图1i所示，利用电镀工艺在所述穿硅通孔100中形成高于所述硅晶圆10表面的铜柱15，且所述铜柱15高出所述硅晶圆10表面的部分不大于5μm；然后利用湿法刻蚀和化学机械抛光工艺去除所述陪片13，然后利用离子束刻蚀工艺去除剩余的所述硅晶圆10表面的第一种子层12和第二种子层14键合形成的金属层，重新在所述硅晶圆10的双面溅射依次包含有TiW层、Au层的第三种子层16，且该第三种子层16中TiW层和Au层的厚度分别为20nm～30nm和100nm～150nm，本实施例中，所述第三种子层16中TiW层和Au层的厚度分别取25nm和120nm。
S7：如图1j所示，在所述硅晶圆10双面上的第三种子层16上喷涂一层光刻胶进行光刻形成特定的布线图形，接着通过电镀工艺在显影后的所述第三种子层16上沉积厚度为3μm～4μm的Au层形成特定的地屏蔽布线层17，去胶后利用离子束刻蚀工艺去除没有被所述电镀Au层所覆盖的第三种子层16。需要说明的是，在该步骤中由于所述第三种子层16很薄，且其被电镀Au层覆盖的地方比较厚，因此在进行离子束刻蚀工艺时，较薄的没有被所述电镀Au层所覆盖的其它第三种子层16被刻蚀掉。
S8：如图1k至1l所示，在所述硅晶圆10上无埋置槽101的一面制备多层包含光敏BCB介质层18、布线层19、层间互连线20、与所述布线层19相连接的各种无源器件、以及形成于最顶层的若干焊盘或焊球21。具体工艺如下：
1）如图1k所示，在所述硅晶圆上无埋置槽101的一面旋涂一层厚度为25μm～35μm光敏BCB介质层18，本实施例中，所述光敏BCB介质层18的厚度选为30μm，光敏BCB材料具有离子少、吸水率低、介电常数低、固化温度低、平整度高、热稳定性好、抗腐蚀性强、以及与各种金属化层的匹配性好的优点，因此本实施中暂选为该材料作为介质层。但并不限于此，在其它实施例中亦可以选用其他适合的介质材料，例如聚酰亚胺（PI）等；然后对所述BCB介质层18进行光刻工艺以露出其下方的铜柱15、以及地屏蔽布线层17作为后续引线。
2）在所述光刻过的光敏BCB介质层18上溅射依次包含有Cr层、Au层的第四种子层22（图中未示出，第四种子层22以及后续在其表面电镀的金形成的布线层19均以实线表示），所述第四种子层22以及后续所述步骤5）中多次重复制备的种子层中的Cr层和Au层的厚度分别为为40nm～60nm和250nm～400nm，且其制备方法均采用电子束蒸发工艺。在本实施例中，所述第四种子层22以及后续所述步骤5）中多次重复制备的种子层中的Cr层和Au层的厚度分别为50nm和300nm；然后在所述第四种子层22上喷涂光刻胶对其光刻形成特定的布线图形以及层间互连线图形。
3）通过电镀工艺在所述光刻过的第四种子层22上沉积厚度为3μm～4μm的Au层，以形成所需的布线层19、以及层间互连线20，去胶后利用离子束刻蚀工艺去除没有被所述电镀Au层所覆盖的第四种子层22，同时，一些无源器件和布线层也可在此步形成。
4）如图1k所示，在所述步骤3）基础上再次旋涂厚度为25μm～35μm的光敏BCB介质层18，本实施例中，所述光敏BCB介质层18的厚度选为30μm，然后对所述BCB介质层18进行光刻工艺以露出其下方的层间互连线20。
5）多次连续重复所述步骤2）、3）、以及4）可以实现多层包含光敏BCB层18、布线层19、层间互连线20、与所述布线层19相连接的各种无源器件、以及最终形成于顶层的若干焊盘或焊球21，本实施例中暂以焊球21为例进行说明，但不限于此，在其它实施例中亦可选焊盘。
具体地，在本实施例中，所述无源器件暂选为电阻23、电感24、电容25、以及功分器26，但不限于此，在其它实施例中亦可以为其它无源器件。
需要说明的是，本实施例中在所述硅晶圆10的一面实现了两层包含光敏BCB层18与布线层19的封装结构，但不限于此，在其它实施例中根据步骤5）的方法亦可制作出多层包含光敏BCB层18与布线层的封装结构。
S9：如图1m所示，在所述硅晶圆10上具有埋置槽101的一面使用导电胶30将MMIC芯片29的背面粘接于所述埋置槽101底部，实现MMIC 芯片29和所述硅晶圆10的粘合；然后将粘合好MMIC芯片29的所述硅晶圆10放入140℃～160℃烘箱内烘烤50分钟～70分钟固化导电胶30。需要说明的是，在本实施例中埋置槽中的芯片选为MMIC 芯片29，但不限于此，在其它实施例中亦可根据需要选用其它功能的芯片，特此声明。
S10：如图1m所示，在所述硅晶圆10上具有埋置槽101的一面制备多层包含光敏BCB层18、布线层19、层间互连线20、与所述布线层19相连接的各种无源器件、以及形成于最顶层的若干焊盘或焊球21。其具体工艺流程中除了将埋置的MMIC芯片29的引脚290引出之外，其它工艺及参数与步骤S8中的相同，在此不再赘述。在本实施例中，通过该步骤实现了在所述硅晶圆10另一面制作出两层包含光敏BCB层18与布线层19的封装结构，但不限于此，在其它实施例中亦可制作出多层包含光敏BCB层18与布线层19的封装结构，特此声明。
S11：如图1m所示，在封装结构顶层的所述焊球21上表贴元器件或倒装芯片28。
综上所述，本发明提出了一种利用穿硅通孔的微波多芯片封装结构的制作方法，该方法在需要集成MMIC 芯片时，MMIC芯片不必在布线之前就埋入衬底，其性能、可靠性、以及成品率将得到改善。同时，在制作过程中的注入腐蚀、释放和高温退火等工艺可以在MMIC集成之前使用，需要使用特殊工艺的元器件可以在衬底的另一面事先组装和集成。因而包括有源和无源器件、MEMS器件、以及光电器件等的衬底在集成MMIC之前可以很方便地大规模制造，并且工艺相对简单，成本降低，是目前极为先进、可靠的制造方法。
如图2所示，本发明还提供一种利用穿硅通孔的微波多芯片封装结构，至少包括：双抛硅晶圆40、地屏蔽布线层41、介质层42、以及布线层43。
所述双抛硅晶圆具有TSV垂直互连结构400，至少包括一个埋置于其内部的芯片，本实施例中所述芯片暂选为MMIC 芯片44，但不限于此，在其它实施例中，亦可以选用其它功能的芯片。
所述地屏蔽布线层41形成于所述双抛硅晶圆40双面之上，且在所述地屏蔽布线层41与双抛硅晶圆40之间具有SiO2绝缘层45；具体地，所述地屏蔽布线层41由TiW层、以及Au层组成，且TiW层位于所述硅晶圆表面SiO2绝缘层45表面；进一步具体地，所述地屏蔽布线层41至少具有多个电气连接点410，用于实现与位于其上层的布线层43的的电气连接。
所述介质层42形成于所述硅晶圆40双面和地屏蔽布线层之上，本实施例中所述介质42的材质暂选为光敏BCB，但不限于此，在其它实施例中亦可以选用聚酰亚胺（PI），特此声明。
所述布线层43形成于所述介质层42之上，且具有多个电气连接点430；所述电气连接点430用于与所述TSV互连结构400、埋置于所述双抛硅晶圆40内部的芯片44、以及所述地屏蔽布线层41的互连。具体地，所述布线层43还包括多个无源器件45、以及焊盘或焊球46；进一步具体地，所述焊盘或焊球46上用来表贴元器件或倒装芯片47。
综上所述，本发明提出了一种利用穿硅通孔的微波多芯片封装结构及其制作方法，用于微波频段。该结构包括MMIC 芯片、倒装芯片和集成无源器件（例如电容，电感，滤波器等）都可集成在同一封装体内。衬底使用高阻硅减少了衬底损耗。在此系统级封装中，特殊的TSV传输结构可实现低损耗的穿硅微波信号传输，而BCB/金属组成的微带线实现2D平面的微波传输，从而降低了整个封装结构的微波损耗，实现了TSV三维封装技术应用于微波埋置型圆片级系统封装中，达到更高的封装和集成密度的能力，提高制造工艺和产品的可靠性。该方法在需要集成MMIC芯片时，MMIC芯片不必在布线之前就埋入衬底，其性能、可靠性、以及成品率将得到改善。同时，在制作过程中的注入腐蚀、释放和高温退火等工艺可以在MMIC集成之前使用，需要使用特殊工艺的元器件可以在衬底的另一面事先组装和集成。因而包括有源和无源器件、MEMS器件、以及光电器件等的衬底在集成MMIC之前可以很方便地大规模制造，并且工艺相对简单，成本降低，是目前极为先进、可靠的制造方法。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (23)

1.一种利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于，至少包括以下步骤：
1）提供一高阻双抛硅晶圆，在所述硅晶圆表面热生长一层SiO2层；
2）在所述SiO2层上进行光刻形成通孔图形，并利用HF腐蚀掉所述通孔图形对应的SiO2以暴露出其下方的硅晶圆，然后以SiO2层为掩膜，利用反应离子刻蚀工艺对露出的硅晶圆进行刻蚀以形成穿硅通孔，并在所述穿硅通孔内壁热氧化生成一层SiO2层；
3）在所述硅晶圆一面上的SiO2层上进行光刻以形成埋置槽图形，并利用HF腐蚀掉所述埋置槽图形对应的SiO2以暴露出其下方的硅晶圆，然后将所述硅晶圆浸入KOH腐蚀液进行湿法刻蚀以形成预定深度的埋置槽，并在所述埋置槽底部及侧壁热氧化生成一层SiO2层；
4）在所述硅晶圆上无所述埋置槽的一面制备依次包含有TiW层、Au层的第一种子层；
5）提供一陪片，在所述陪片一面制备依次包含有TiW层、Au层的第二种子层，然后将该第二种子层Au面与所述第一种子层Au面进行键合；
6）利用电镀工艺在所述穿硅通孔中形成高于所述硅晶圆表面的铜柱，然后利用湿法刻蚀和化学机械抛光工艺去除所述陪片，接着利用离子束刻蚀工艺去除所述硅晶圆表面的第一种子层和第二种子层键合形成的金属层；
7）在所述硅晶圆双面分别制备依次包含有TiW层、Au层的第三种子层，然后在所述第三种子层上喷涂一层光刻胶进行光刻形成特定的布线图形，接着通过电镀工艺在显影后的所述第三种子层上沉积一定厚度的Au层以形成特定的地屏蔽布线层，最后利用离子束刻蚀工艺去除没有被所述电镀Au层所覆盖的第三种子层；
8）在所述硅晶圆上无埋置槽的一面制备多层包含光敏BCB层、布线层、层间互连线、与所述布线层相连接的各种无源器件、以及形成于最顶层的若干焊盘或焊球；
9）在所述硅晶圆上具有埋置槽的一面使用导电胶将芯片背面粘接于所述埋置槽底部，实现该芯片和所述硅晶圆的粘合；
10）在所述硅晶圆上具有埋置槽的一面制备多层包含光敏BCB层、布线层、层间互连线、与所述布线层相连接的各种无源器件、以及形成于最顶层的若干焊盘或焊球；
11）在所述焊盘上表贴元器件或倒装芯片。
2.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述步骤1）中硅晶圆的电阻率为1000Ω·cm～3000Ω·cm，厚度为200μm～300μm。
3.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：热氧化生长的所述SiO2层的厚度均为2μm。
4.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述步骤3）中的KOH腐蚀液的温度为50℃，浓度为40wt%，所腐蚀出的埋置槽的深度为95μm～105μm。
5.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述第一、第二、第三种子层的制备方法均采用磁控溅射工艺。
6.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述第一种子层中TiW层和Au层的厚度分别为40nm～60nm和150nm～250nm。
7.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述第二种子层中TiW层和Au层的厚度分别为40nm～60nm和150nm～250nm。
8.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述步骤5）中的陪片为硅晶圆，且所述硅晶圆的厚度为150μm～250μm。
9.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述步骤6）中铜柱高出所述硅晶圆表面的高度不大于5μm。
10.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述硅晶圆双面的第三种子层的厚度相等，其中TiW层厚度为20nm～30nm，Au层为100nm～150nm。
11.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述电镀工艺形成的Au层的厚度均为3μm～4μm。
12.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述光敏BCB层的厚度均为25μm～35μm。
13.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述步骤10）中芯片和所述硅晶圆粘合后还要放入140℃～160℃烘箱内烘烤50分钟～70分钟固化导电胶，以实现该芯片和所述硅晶圆粘合。
14.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于，所述步骤8)还包括：
8-1）在所述硅晶圆上无埋置槽的一面旋涂光敏BCB介质层，然后对所述BCB介质层进行光刻工艺以露出其下方的铜柱、以及地屏蔽布线层作为后续引线；
8-2）在所述光刻过的光敏BCB介质层上溅射依次包含有Cr层、Au层的第四种子层，然后在所述第四种子层上喷涂光刻胶对该第四种子层进行光刻形成特定的布线图，以实现将所述步骤8-1）中的引线和TSV铜柱引出，同时一些无源器件和布线层在此步形成；
8-3）通过电镀工艺在所述光刻露出的第四种子层上沉积一定厚度的Au层，去胶后利用离子束刻蚀工艺去除之前被光刻胶覆盖而没有被电镀Au的第四种子层；
8-4）在所述步骤8-3）基础上再次旋涂光敏BCB介质层，然后对所述BCB介质层进行光刻工艺以露出其下方的引线；
8-5）多次连续重复所述步骤8-2）、8-3）、以及8-4）可以实现多层包含光敏BCB层、布线层、层间互连线、与所述布线层相连接的各种无源器件、以及最终形成于顶层的若干焊盘。
15.根据权利要求14所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述第四种子层以及所述步骤8-5）中多次重复制备的种子层中的Cr层和Au层的厚度分别为为40nm～60nm和250nm～400nm，且其制备方法均采用电子束蒸发工艺。
16.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述步骤10）还包括：
10-1）在所述硅晶圆上具有埋置槽的一面旋涂光敏BCB介质层，然后对所述BCB介质层就行光刻工艺以露出其下方的铜柱、埋置芯片引脚、以及地屏蔽布线层作为后续引线；
10-2）在所述光刻过的光敏BCB介质层上沉积依次包含有Cr层、Au层的第五种子层，然后在所述第五种子层上喷涂光刻胶对该第五种子层进行光刻形成特定的布线图后，以实现将所述步骤10-1）中的引线引出，同时，一些无源器件和布线层在此步形成；
10-3）通过电镀工艺在所述光刻过的第五种子层上沉积一定厚度的Au层，去胶后利用离子束刻蚀工艺去除之前被光刻胶覆盖而没有被电镀Au的第五种子层；
10-4）在所述步骤10-3）的基础上再次旋涂光敏BCB介质层，然后对所述BCB介质层就行光刻工艺以露出其下方的引线；
10-5）多次连续重复所述步骤10-2）、10-3）、以及10-4）可以实现多层包含光敏BCB层、布线层、层间互连线、与所述布线层相连接的各种无源器件、以及最终形成于顶层的若干焊盘或焊球。
17.根据权利要求16所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于：所述第五种子层以及所述步骤10-5）中多次重复制备的种子层中的Cr层和Au层的厚度分别为为40nm～60nm和250nm～400nm，且其制备方法均采用电子束蒸发工艺。
18.根据权利要求1所述的利用穿硅通孔的微波多芯片封装结构的制作方法，其特征在于，所形成的无源器件至少包括：电阻、电感、电容、滤波器、以及功分器。
19.一种利用穿硅通孔的微波多芯片的封装结构，其特征在于，至少包括：
双抛硅晶圆，具有TSV垂直互连结构，至少包括一个埋置于其内部的芯片；
屏蔽层，形成于所述硅晶圆双面之上，至少具有多个电气连接点；
介质层，旋涂于所述硅晶圆双面和地屏蔽布线层之上；
布线层，形成于所述硅晶圆双面上的介质层之上，具有多个两个电气连接点，与所述TSV互连结构、埋置于其内部的芯片、以及地屏蔽布线层的互连，包括多个无源器件、以及焊盘或焊球。
20.根据权利要求19所述的利用穿硅通孔的微波多芯片封装结构，其特征在于：埋置于所硅晶圆内部的芯片为微波多芯片组件。
21.根据权利要求19所述的利用穿硅通孔的微波多芯片封装结构，其特征在于：所述硅晶圆与屏蔽层之间具有SiO2绝缘层。
22.根据权利要求19所述的利用穿硅通孔的微波多芯片封装结构，其特征在于：所述屏蔽层由TiW层、以及Au层组成，且TiW层位于所述硅晶圆表面SiO2绝缘层上。
23.根据权利要求19所述的利用穿硅通孔的微波多芯片封装结构，其特征在于：所述介质层的材质为BCB或聚酰亚胺。
CN201210219229.5A 2012-06-28 2012-06-28 一种利用穿硅通孔的微波多芯片封装结构及其制作方法 Expired - Fee Related CN102723306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210219229.5A CN102723306B (zh) 2012-06-28 2012-06-28 一种利用穿硅通孔的微波多芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210219229.5A CN102723306B (zh) 2012-06-28 2012-06-28 一种利用穿硅通孔的微波多芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN102723306A true CN102723306A (zh) 2012-10-10
CN102723306B CN102723306B (zh) 2014-10-08

Family

ID=46949028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210219229.5A Expired - Fee Related CN102723306B (zh) 2012-06-28 2012-06-28 一种利用穿硅通孔的微波多芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN102723306B (zh)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903673A (zh) * 2012-10-30 2013-01-30 中国科学院上海微系统与信息技术研究所 一种圆片级穿硅通孔tsv的制作方法
CN103779266A (zh) * 2012-10-22 2014-05-07 南亚科技股份有限公司 背面穿硅通孔与金属连线制法、和背面用的光掩模制法
CN103787268A (zh) * 2014-01-21 2014-05-14 华进半导体封装先导技术研发中心有限公司 一种高速宽带硅光转接板的制造方法及硅基光互连器件
CN103887231A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 用于tsv背面漏孔及介质层与tsv的自对准工艺
CN104701273A (zh) * 2015-03-27 2015-06-10 江阴长电先进封装有限公司 一种具有电磁屏蔽功能的芯片封装结构
CN105047649A (zh) * 2015-07-27 2015-11-11 武汉新芯集成电路制造有限公司 一种三维集成芯片结构及其制备方法
WO2016026199A1 (zh) * 2014-08-20 2016-02-25 深圳市汇顶科技股份有限公司 芯片封装模组
CN105431935A (zh) * 2013-08-05 2016-03-23 原子能和替代能源委员会 利用金属层制造暂时结合的半导体结构的方法
CN105846841A (zh) * 2016-03-21 2016-08-10 中国电子科技集团公司第五十五研究所 硅基三维立体集成接收前端
CN105895579A (zh) * 2016-06-08 2016-08-24 无锡微奥科技有限公司 一种基于soi衬底的tsv圆片的加工方法
CN105977235A (zh) * 2016-06-30 2016-09-28 中国电子科技集团公司第十三研究所 一种新型三维微波多芯片组件结构
CN106030782A (zh) * 2014-02-18 2016-10-12 高通股份有限公司 具有无源器件的低剖型封装
CN106711121A (zh) * 2015-11-12 2017-05-24 中国科学院上海微系统与信息技术研究所 一种硅柱通孔互连结构及其制作方法
CN106794982A (zh) * 2014-08-26 2017-05-31 伊凡圣斯股份有限公司 集成有倒装芯片的微机电系统感测器
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微系统三维堆叠结构及其制作方法
CN107833860A (zh) * 2017-10-26 2018-03-23 苏州晶方半导体科技股份有限公司 一种芯片的封装方法
CN107895830A (zh) * 2017-11-07 2018-04-10 西安理工大学 基于tsv的有机介质腔矩形波导滤波器及其制造方法
CN108292628A (zh) * 2015-11-20 2018-07-17 德卡科技公司 全模制周边堆叠封装设备
CN109065531A (zh) * 2018-08-10 2018-12-21 付伟 外设式多芯片封装结构及其制作方法
CN109461661A (zh) * 2018-09-21 2019-03-12 中国科学院上海微系统与信息技术研究所 滤波器封装结构及其封装方法
WO2019153121A1 (zh) * 2018-02-06 2019-08-15 深圳市傲科光电子有限公司 混合印刷电路板
CN110634842A (zh) * 2019-08-22 2019-12-31 上海先方半导体有限公司 一种具有电磁屏蔽功能的封装结构及制备方法
CN110690868A (zh) * 2019-09-27 2020-01-14 无锡市好达电子有限公司 一种滤波器的新型晶圆级封装方法
CN110767606A (zh) * 2019-12-24 2020-02-07 杭州见闻录科技有限公司 一种具有复合功能的电子元器件及其制造方法
CN110875204A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN111146155A (zh) * 2020-01-02 2020-05-12 上海航天电子通讯设备研究所 一种微波功放芯片载体及其制备方法
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111564436A (zh) * 2020-05-25 2020-08-21 甬矽电子(宁波)股份有限公司 扇出型封装结构及封装方法
CN111834313A (zh) * 2020-07-29 2020-10-27 华进半导体封装先导技术研发中心有限公司 一种有源芯片高密度tsv结构及制作方法
CN112490610A (zh) * 2020-11-27 2021-03-12 浙江集迈科微电子有限公司 用于硅基射频收发微系统的三维多通道功分器及制备方法
CN112802821A (zh) * 2021-01-15 2021-05-14 上海航天电子通讯设备研究所 一种双面多层布线的铝基转接板及其制备方法
CN113200514A (zh) * 2021-04-28 2021-08-03 华南农业大学 硅基共晶键合结构、微机械器件、封装结构及制备方法
CN113826195A (zh) * 2019-06-25 2021-12-21 株式会社村田制作所 复合部件及其制造方法
CN116454020A (zh) * 2023-03-22 2023-07-18 苏州森丸电子技术有限公司 一种埋入式高平坦性的tgv互连工艺及tgv互连结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652662A (zh) * 1999-10-26 2005-08-10 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
CN101038886A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 内埋元件的基板制造方法
CN102110673A (zh) * 2010-10-27 2011-06-29 中国科学院上海微系统与信息技术研究所 使用光敏bcb为介质层的圆片级mmcm封装结构及方法
US20120013017A1 (en) * 2010-07-13 2012-01-19 International Business Machines Corporation Integrated structures of high performance active devices and passive devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652662A (zh) * 1999-10-26 2005-08-10 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
CN101038886A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 内埋元件的基板制造方法
US20120013017A1 (en) * 2010-07-13 2012-01-19 International Business Machines Corporation Integrated structures of high performance active devices and passive devices
CN102110673A (zh) * 2010-10-27 2011-06-29 中国科学院上海微系统与信息技术研究所 使用光敏bcb为介质层的圆片级mmcm封装结构及方法

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779266A (zh) * 2012-10-22 2014-05-07 南亚科技股份有限公司 背面穿硅通孔与金属连线制法、和背面用的光掩模制法
CN102903673A (zh) * 2012-10-30 2013-01-30 中国科学院上海微系统与信息技术研究所 一种圆片级穿硅通孔tsv的制作方法
CN105431935A (zh) * 2013-08-05 2016-03-23 原子能和替代能源委员会 利用金属层制造暂时结合的半导体结构的方法
CN103787268A (zh) * 2014-01-21 2014-05-14 华进半导体封装先导技术研发中心有限公司 一种高速宽带硅光转接板的制造方法及硅基光互连器件
CN103787268B (zh) * 2014-01-21 2016-06-01 华进半导体封装先导技术研发中心有限公司 一种高速宽带硅光转接板的制造方法及硅基光互连器件
CN106030782B (zh) * 2014-02-18 2020-01-14 高通股份有限公司 具有无源器件的低剖型封装
CN106030782A (zh) * 2014-02-18 2016-10-12 高通股份有限公司 具有无源器件的低剖型封装
CN103887231A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 用于tsv背面漏孔及介质层与tsv的自对准工艺
CN103887231B (zh) * 2014-04-02 2017-02-15 华进半导体封装先导技术研发中心有限公司 用于tsv背面漏孔及介质层与tsv的自对准工艺
WO2016026199A1 (zh) * 2014-08-20 2016-02-25 深圳市汇顶科技股份有限公司 芯片封装模组
US9831216B2 (en) 2014-08-20 2017-11-28 Shenzhen GOODIX Technology Co., Ltd. Chip packaging module
CN106794982B (zh) * 2014-08-26 2019-04-26 伊凡圣斯股份有限公司 集成有倒装芯片的微机电系统感测器
CN106794982A (zh) * 2014-08-26 2017-05-31 伊凡圣斯股份有限公司 集成有倒装芯片的微机电系统感测器
CN104701273A (zh) * 2015-03-27 2015-06-10 江阴长电先进封装有限公司 一种具有电磁屏蔽功能的芯片封装结构
CN105047649A (zh) * 2015-07-27 2015-11-11 武汉新芯集成电路制造有限公司 一种三维集成芯片结构及其制备方法
CN106711121A (zh) * 2015-11-12 2017-05-24 中国科学院上海微系统与信息技术研究所 一种硅柱通孔互连结构及其制作方法
CN108292628B (zh) * 2015-11-20 2023-06-06 美国德卡科技公司 全模制周边堆叠封装设备
CN108292628A (zh) * 2015-11-20 2018-07-17 德卡科技公司 全模制周边堆叠封装设备
CN105846841A (zh) * 2016-03-21 2016-08-10 中国电子科技集团公司第五十五研究所 硅基三维立体集成接收前端
CN105846841B (zh) * 2016-03-21 2018-08-28 中国电子科技集团公司第五十五研究所 硅基三维立体集成接收前端
CN105895579A (zh) * 2016-06-08 2016-08-24 无锡微奥科技有限公司 一种基于soi衬底的tsv圆片的加工方法
CN105977235B (zh) * 2016-06-30 2019-04-09 中国电子科技集团公司第十三研究所 一种新型三维微波多芯片组件结构
CN105977235A (zh) * 2016-06-30 2016-09-28 中国电子科技集团公司第十三研究所 一种新型三维微波多芯片组件结构
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微系统三维堆叠结构及其制作方法
CN107833860A (zh) * 2017-10-26 2018-03-23 苏州晶方半导体科技股份有限公司 一种芯片的封装方法
CN107895830A (zh) * 2017-11-07 2018-04-10 西安理工大学 基于tsv的有机介质腔矩形波导滤波器及其制造方法
CN107895830B (zh) * 2017-11-07 2020-04-21 西安理工大学 基于tsv的有机介质腔矩形波导滤波器及其制造方法
WO2019153121A1 (zh) * 2018-02-06 2019-08-15 深圳市傲科光电子有限公司 混合印刷电路板
CN109065531A (zh) * 2018-08-10 2018-12-21 付伟 外设式多芯片封装结构及其制作方法
CN110875204A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN110875204B (zh) * 2018-09-04 2022-03-18 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN109461661A (zh) * 2018-09-21 2019-03-12 中国科学院上海微系统与信息技术研究所 滤波器封装结构及其封装方法
CN109461661B (zh) * 2018-09-21 2020-10-20 中国科学院上海微系统与信息技术研究所 滤波器封装结构及其封装方法
CN113826195A (zh) * 2019-06-25 2021-12-21 株式会社村田制作所 复合部件及其制造方法
CN110634842A (zh) * 2019-08-22 2019-12-31 上海先方半导体有限公司 一种具有电磁屏蔽功能的封装结构及制备方法
CN110690868A (zh) * 2019-09-27 2020-01-14 无锡市好达电子有限公司 一种滤波器的新型晶圆级封装方法
CN110767606A (zh) * 2019-12-24 2020-02-07 杭州见闻录科技有限公司 一种具有复合功能的电子元器件及其制造方法
CN110767606B (zh) * 2019-12-24 2020-04-17 杭州见闻录科技有限公司 一种具有复合功能的电子元器件及其制造方法
CN111146155B (zh) * 2020-01-02 2022-02-18 上海航天电子通讯设备研究所 一种微波功放芯片载体及其制备方法
CN111146155A (zh) * 2020-01-02 2020-05-12 上海航天电子通讯设备研究所 一种微波功放芯片载体及其制备方法
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111293078B (zh) * 2020-03-17 2022-05-27 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111564436A (zh) * 2020-05-25 2020-08-21 甬矽电子(宁波)股份有限公司 扇出型封装结构及封装方法
CN111564436B (zh) * 2020-05-25 2022-03-04 甬矽电子(宁波)股份有限公司 扇出型封装结构及封装方法
CN111834313A (zh) * 2020-07-29 2020-10-27 华进半导体封装先导技术研发中心有限公司 一种有源芯片高密度tsv结构及制作方法
CN112490610A (zh) * 2020-11-27 2021-03-12 浙江集迈科微电子有限公司 用于硅基射频收发微系统的三维多通道功分器及制备方法
CN112802821A (zh) * 2021-01-15 2021-05-14 上海航天电子通讯设备研究所 一种双面多层布线的铝基转接板及其制备方法
CN113200514A (zh) * 2021-04-28 2021-08-03 华南农业大学 硅基共晶键合结构、微机械器件、封装结构及制备方法
CN116454020A (zh) * 2023-03-22 2023-07-18 苏州森丸电子技术有限公司 一种埋入式高平坦性的tgv互连工艺及tgv互连结构
CN116454020B (zh) * 2023-03-22 2024-02-09 苏州森丸电子技术有限公司 一种埋入式高平坦性的tgv互连工艺及tgv互连结构

Also Published As

Publication number Publication date
CN102723306B (zh) 2014-10-08

Similar Documents

Publication Publication Date Title
CN102723306B (zh) 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
US20230223365A1 (en) Semiconductor device and manufacturing method thereof
CN102983109B (zh) 用于多芯片器件的热增强结构
US8344478B2 (en) Inductors having inductor axis parallel to substrate surface
CN106935563B (zh) 电子封装件及其制法与基板结构
CN102915983B (zh) 嵌埋有中介层的封装基板的制法
KR101850121B1 (ko) 용장성 실리콘 관통 비아를 구비한 반도체 칩 및 그 제조방법
US8866258B2 (en) Interposer structure with passive component and method for fabricating same
CN103500729B (zh) 硅转接板结构及其圆片级制作方法
CN110504247A (zh) 集成电路封装件及其形成方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
KR20120024350A (ko) 쓰루-기판 비아를 가지는 기판에 있어서 정렬 마크
US9240373B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
JP2007019454A (ja) チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造
CN109599380A (zh) 具有坝体结构的中介层上管芯组件及其制造方法
TW201431032A (zh) 封裝結構及傳輸線之形成方法
SE537874C2 (sv) CTE-anpassad interposer och metod att tillverka en sådan
CN101179037A (zh) 高深宽比三维垂直互连及三维集成电路的实现方法
US8791578B2 (en) Through-silicon via structure with patterned surface, patterned sidewall and local isolation
US9553080B1 (en) Method and process for integration of TSV-middle in 3D IC stacks
US20170062399A1 (en) Method and structure for low-k face-to-face bonded wafer dicing
US8940631B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
CN104766806B (zh) 晶圆三维集成的方法
CN103474417B (zh) 一种三维互连结构及其制备方法
CN103681587B (zh) 应力降低装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141008