CN110767606B - 一种具有复合功能的电子元器件及其制造方法 - Google Patents
一种具有复合功能的电子元器件及其制造方法 Download PDFInfo
- Publication number
- CN110767606B CN110767606B CN201911350733.7A CN201911350733A CN110767606B CN 110767606 B CN110767606 B CN 110767606B CN 201911350733 A CN201911350733 A CN 201911350733A CN 110767606 B CN110767606 B CN 110767606B
- Authority
- CN
- China
- Prior art keywords
- wafer
- circuit
- layer
- functional circuit
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种用于制造具有复合功能的电子元器件的方法，包括在第一晶圆的正面完成第一功能电路的加工，然后利用钝化层覆盖第一晶圆的正面；倒置第一晶圆，并且在第一晶圆的背面形成连通第一功能电路的第一穿孔；在第一晶圆的背面形成具有第二功能电路的器件，并且使得第一穿孔电连通第二功能电路；在具有第二功能电路的器件表面形成焊盘以实现第一功能电路和/或第二功能电路的对外电连接。本申请还公开了一种利用上述方法制造的具有复合功能的电子元器件，该电子元器件具有更小的体积、更高的性能和更低的成本，可以推动5G技术MIMO和CA在手机端的大规模普及。
Description
技术领域
本申请涉及通信器件领域，主要涉及一种具有复合功能的电子元器件及其制造方法。
背景技术
在现代蜂窝通信技术中，信号通过天线介入之后需要经过双工器或多工器把信号分为高频、中频、低频等两路或者多路信号，再到达开关进行通路选择，之后到达滤波器进行滤波，再通过低噪声放大器、收发机最后到达基带。此多工器本质上是无源滤波器（LCfilter），仅起到大范围的频率分路作用，一般称为LPF或HPF(Low Pass Filter/High PassFilter)。
在5G通信时代，因为大量的新技术和新频段引入到通信终端中，MIMO（多输入多输出）和CA（多频段的载波聚合）能够大量提高频率利用率和通信速率并降低延时，将成为5G手机终端的标配，因此多天线配合MIMO和CA将会大量使用。天线、开关和多工器的数量大量增加才能满足5G手机终端的射频前端技术的需求，同时，需要广泛地使用低频段到高频段等型号提升性能，满足射频前端的技术要求。
但是当前射频前端的芯片技术已经无法满足此项新技术大规模的在手机端使用的需求。现有技术中，多工器和开关是两个元件，分开的两颗独立芯片，而且，现有多工器无法集成到SIP模块中，因此多工器（Diplexer）和开关是完全分开。此外，随着开关和多工器的数量需要大量增加，将导致以下一系列新的问题：如手机内部空间和散热将会成为一个巨大的挑战；复杂且数量巨大的多工器模块和开关连接到主板上，使设计变得异常复杂；另外，连接和组合信号损耗增大，信号之间的隔离度变差；多频段的需求和多天线的连接直接导致高昂造价成本，且难以控制。
发明内容
针对现有多工器存在的问题，本发明提出了一种具有复合功能的电子元器件及其制造方法，用以解决现有技术中多工器难以集成到SIP模块中的问题。
根据本发明的第一方面，提出了一种用于制造具有复合功能的电子元器件的方法，该方法包括以下步骤：a)在第一晶圆的正面完成第一功能电路的加工，然后利用钝化层覆盖第一晶圆的正面；b)倒置第一晶圆，并且在第一晶圆的背面形成连通第一功能电路的第一穿孔；c)在第一晶圆的背面形成具有第二功能电路的器件，并且使得第一穿孔电连通第二功能电路；d)在具有第二功能电路的器件表面形成焊盘以实现第一功能电路和/或第二功能电路的对外电连接。通过在第一晶圆正反面上实现不同功能电路的加工，并利用穿孔实现正反面上的功能电路的电连接，能够仅通过设置于其中一面上的焊盘实现不同功能电路的对外电连接，从而扩展了所制造的电子元器件的功能性和可应用范围。
优选的，还包括以下步骤：在加工第一功能电路的同时，在第一功能电路的周围形成第一金属屏蔽层，在第一晶圆的背面形成连通金属屏蔽层的第二穿孔。该工艺在加工第一功能电路的同时形成第一金属屏蔽层以及第二穿孔，在提高了加工效率和节省成本的同时能够保证金属屏蔽层与第二穿孔的相对位置的准确性，从而大大提高了所形成的金属屏蔽层的屏蔽效果。
进一步优选的，还包括以下步骤：在形成具有第二功能电路的器件的同时在第二功能电路的周围形成第二金属屏蔽层，并且使得第一金属屏蔽层与第二金属屏蔽层电连通。凭借该工艺可以节省专门用于第二功能电路的第二金属屏蔽层的形成工艺，降低了成本，简化了工序，同时保证第二金属屏蔽层与第一金属屏蔽层相互电连接，进一步提高了各个频段之间的隔离度。
进一步优选的，在第二功能电路的器件的表面形成连接到第二金属屏蔽层的焊盘。通过该焊盘的设置，可以容易地将第一金属屏蔽层和第二金属屏蔽层统一在第二功能电路的表面进行接地， 而无需分别针对第一屏蔽层和第二屏蔽层进行接地布线，由此获得更强的屏蔽效果。
优选的，在步骤a)和b)之间的以下步骤：对钝化层进行平坦化处理。平坦化处理可以使得钝化层顶部具有初始晶圆的平整度，便于后续工艺加工。
优选的，在步骤b)中还包括在加工第一穿孔之前将第一晶圆减薄至150-300μm。将第一晶圆减薄可以降低整体半导体器件的厚度，减小体积。
优选的，在第一晶圆的背面形成具有第二功能电路的器件这一步骤具体包括：在第一晶圆的背面直接沉积形成第二功能电路。将第二功能电路沉积于第一晶圆的背面可以减少元器件的占用体积，提高了集成度。
优选的，在第一晶圆的背面形成具有第二功能电路的器件这一步骤具体包括：在第二晶圆的正面上加工完成第二功能电路，并且将第二晶圆的背面与第一晶圆的背面键合在一起。通过两个晶圆的分别加工后键合，部分晶圆工艺可以共享，降低了制程成本。
优选的，第一晶圆包括高阻抗硅晶圆或SOI硅晶圆。采用合适的晶圆材料可以降低电子元器件的制造成本。
进一步优选的，第二晶圆包括高阻抗硅晶圆或玻璃晶圆。采用合适的晶圆材料如玻璃晶圆可以大幅降低电子元器件的制造成本。
进一步优选的，还包括以下步骤：在键合之前对第二晶圆进行减薄处理，并且在第二晶圆的背面上形成第三穿孔以使得第一功能电路电连接到第二功能电路。该工艺通过减薄第二晶圆同样可以使得整体电子元器件的体积大幅缩减，并且在第二晶圆的背面形成用于连接第一和第二功能电路的第三穿孔，实现两个功能电路之间的稳定连接。
进一步优选的，还包括以下步骤：在加工第二功能电路的同时，在第二功能电路的周围形成第二金属屏蔽层，在第二晶圆的背面形成连通金属屏蔽层的第四穿孔。凭借该工艺，能够保证金属屏蔽层与第四穿孔的相对位置的准确性，使第四穿孔可以更好地将第一晶圆和第二晶圆上的金属屏蔽层连接，形成对第一功能电路和第二功能电路的整体屏蔽功能。
优选的，第一功能电路是包括晶体管开关的前端开关电路，并且第二功能电路为由电容和电感组成的滤波器电路。利用电容和电感的组合设计，可以实现多工器的功能，达到等效LC滤波器的效果。
进一步优选的，滤波器电路形成多工器。多工器中的电容和电感可以通过TSV连接开关，达到更好的性能。
根据本发明的第二方面，提出了一种具有复合功能的电子元器件，该具有复合功能的电子元器件利用上述的方法制成。该电子元器件具有极低的制造成本和施工成本，适用大批量生产和推广。
根据本发明的第三方面，提出了一种具有复合功能的电子元器件，该具有复合功能的电子元器件包括第一晶圆，在第一晶圆正面沉积形成的包括晶体管开关的前端电路层，在第一晶圆背面沉积形成的滤波电路层，在滤波电路层的底面形成有与前端开关电路和/或滤波电路电连通的多个焊盘；其中，前端开关电路层通过第一晶圆中形成的穿孔电连通到滤波电路层。通过在第一晶圆正反面上沉积不同的电路层，并利用穿孔实现正反面上不同的电路层的电连接，能够仅通过设置于其中一面上的焊盘实现对不同功能电路的对外电连接，使得该电子元器件体积相较于传统的电子元器件体积更小、性能更高、成本更低，适于大范围推广。
进一步优选的，前端开关电路层的外围和滤波电路层的外围同时沉积形成有分别包敷前端开关电路和滤波电路的第一金属屏蔽层和第二金属屏蔽层，并且第一金属屏蔽层通过第一晶圆中形成的穿孔电连接到第二金属屏蔽层并且电连接到在滤波电路层的底面形成的接地焊盘。同时沉积形成第一金属屏蔽层和第二金属屏蔽层，能够保证两个金属屏蔽层的相对位置及其连接的稳定性，且两层金属屏蔽层革命性地提高了各个频段之间的隔离度，且能够支持更多的频段。
根据本发明的第四方面，提出了一种具有复合功能的电子元器件，该具有复合功能的电子元器件包括第一晶圆，在第一晶圆正面沉积形成的包括晶体管开关的前端电路层，第二晶圆，第二晶圆的背面与第一晶圆的背面键合在一起，在第二晶圆的正面沉积形成的滤波电路层，在滤波电路层的底面形成有电子元器件的焊盘；其中，前端开关电路层通过第一晶圆和第二晶圆中形成的穿孔电连通到滤波电路层。基于第一晶圆和第二晶圆上存在相同的加工工艺，可以实现两个晶圆的部分工艺共享，降低了fab制程成本。
进一步优选的，前端开关电路层的外围和滤波电路层的外围同时沉积形成有分别包敷前端开关电路和滤波电路的第一金属屏蔽层和第二金属屏蔽层，并且第一金属屏蔽层通过第一晶圆和第二晶圆中形成的穿孔电连接到第二金属屏蔽层并且电连接到在滤波电路层的底面形成的接地焊盘。凭借焊盘的设置，可以容易地将第一金属屏蔽层和第二金属屏蔽层统一在滤波电路层的底面进行接地，而无需分别针对第一金属屏蔽层和第二金属屏蔽层进行接地布线，由此可获得更强的屏蔽效果。
优选的，滤波电路层中的滤波电路为多工器电路。多工器电路中的电容和电感可以通过TSV连接开关，达到更好的性能。
本申请提出了一种用于制造具有复合功能的电子元器件的方法，在第一晶圆的正面完成第一功能电路的加工，然后利用钝化层覆盖第一晶圆的正面；在第一晶圆的背面形成具有第二功能电路的器件，并且通过穿孔电连通第二功能电路；在具有第二功能电路的器件表面形成焊盘以实现第一功能电路和/或第二功能电路的对外电连接。亦可将第二功能电路设置于第二晶圆上，通过第一晶圆和第二晶圆键合形成该半导体器件。基于该制造方法还提出了一种具有复合功能的电子元器件，该具有复合功能的电子元器件具有较小的体积，且无需进行复杂的布线，尤其是可以利用本制造方法和产品创新地实现在同一芯片上集成多工器和前端开关，从而大大提高了各个频段之间的隔离度，适于在5G技术MIMO和CA手机端上大规模推广普及。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本发明的原理。将容易认识到其它实施例和实施例的很多预期优点，因为通过引用以下详细描述，它们变得被更好地理解。附图的元件不一定是相互按照比例的。同样的附图标记指代对应的类似部件。
图1a和1b示出了现有技术中的射频前端芯片的结构示意图；
图2a-e示出了根据本发明的一个实施例的用于制造具有复合功能的电子元器件的方法流程图；
图3a-e示出了根据本发明的另一实施例的用于制造具有复合功能的电子元器件的方法流程图；
图4a和4b示出了根据本发明的实施例的具有复合功能的电子元器件结构示意图；
图5示出了根据本发明的实施例的射频前端芯片的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1a和1b示出了现有技术中的射频前端芯片的结构示意图。如图1a所示，该射频前端的芯片包括设置于手机主板上的多工器101和SIP模块102，其中SIP模块102中还包括有设置于基板1021上的天线开关1022、滤波器1023、开关1024和运算放大器1025。该结构中多工器101和天线开关1022是分开的两个元件，多工器101无法集成到SIP模块102中。在手机中需要大量使用天线开关1022和多工器101，因此，对手机内部空间和散热将会成为一个巨大的挑战，设计上更加复杂困难，且复杂的连接和组合信号的损耗很大，信号之间的隔离度差，成本高昂且难以控制。
图1b示出了手机射频前端芯片的结构示意图，包括调制解调器103、射频收发器104、SIP模块102、多工器101、天线开关105、天线调谐器106和天线107。SIP模块102包括开关、滤波器端开关、滤波器、双工器、低噪声放大器和功率放大器等，其在手机内部为一个独立的模块元件。信号通过天线107接入之后需要经过天线调谐器106、天线开关105、双工器或多工器101把信号分为高频、中频、低频等两路或者多路信号，再达到开关进行通路选择，之后到达滤波器进行滤波，通过低噪声放大器、射频收发器104最后到达基带调制解调器103。5G手机终端需要多天线107配合MIMO（多输入多输出）和CA（多频段的载波聚合）大量使用，该手机射频前端芯片中多工器101和开关是分开的两颗独立芯片，难以将多工器101集成在SIP模块102中，导致手机内部空间受限，设计变得异常复杂，信号的隔离度也相对较差。
现有的多工器一般在手机主板上使用电感电容元件组合形成LC filter实现，占用的面积太大，而且只能设计一个或者两个等效的LC filter，无法满足需求，性能较差。另外，在实际使用中，直接使用陶瓷烧结工艺制成独立的元件，加上由滤波器，开关等组成的SIP模块，一起贴装在手机主板上，达到设计效果，天线开关一般为晶圆级封装。
继续参考图2a-e，图2a-e为根据本发明的实施例的用于制造具有复合功能的电子元器件的方法流程图。首先如图2a所示，在硅晶圆201上沉积前端开关电路，前端开关电路可以包括晶体管开关电路203，硅晶圆201具体可以为高阻抗硅晶圆或者SOI硅晶圆，采用高阻抗硅晶圆或者SOI硅晶圆一方面可以降低制造成本，另一方面也可以提高该电子元器件的半导体性能。通过逐层沉积刻蚀加工的方式将开关电路加工在硅晶圆201上，开关电路包括多个金属层204，金属层204被绝缘介质层202包覆。绝缘介质层202可以为钝化层，对该钝化层进行平坦化处理，使得其顶部的平坦度达到初始晶圆水平，便于后续工艺加工。并且，在此时并不需要针对金属层204进行专门的接地布线。
继续参考图2b，在加工前端开关电路的同时，利用逐层沉积和刻蚀的加工方式由金属层204组成第一金属屏蔽层，并在硅晶圆201上形成连通第一金属屏蔽层的第二穿孔，提高了加工效率，同时能够保证金属屏蔽层与第二穿孔的相对位置的准确性。该第一金属屏蔽层将开关电路完全封闭，有效的提高了开关电路在各频段之间的隔离度，使其在低频部分提高5-10dB，高频部分提高10-20dB。应该认识到，该金属屏蔽层的加工可以与上面的晶体管开关电路203的加工同时执行。
将硅晶圆201倒置，如图2c所示，并将硅晶圆201与晶体管开关电路203相背的一侧加工减薄至厚度值为150-300μm，根据本申请发明人的多次试验，在该厚度范围内的硅晶圆201可以在满足阻抗要求的同时保持较小的体积。在硅晶圆201上加工TSV硅穿孔，包括第一穿孔和第二穿孔，第一穿孔位于晶体管开关电路203的两侧，用于将晶体管开关电路203与硅晶圆201另一侧的滤波电路连接，第二穿孔位于硅晶圆201的两侧靠近端部的位置，用于与硅晶圆201另一侧的第二金属屏蔽层连接。
继续参考图2d，利用沉积加工方式在硅晶圆201的另一侧沉积电容205和电感206，并利用金属层204形成与第一金属屏蔽层连接的第二金属屏蔽层，利用绝缘介质层207将电容205、电感206和第二金属绝缘层包覆在内。通过电容205和电感206的组合设计构成滤波器电路，可以实现多工器的功能，达到等效LC filter的效果。
应该认识到，图中的一个晶体管开关电路203和一个电容205和/或电感206的数量和设置形式仅仅是示意性的，而不是限制性的，根据实际电路的需要，可能需要在晶圆上加工出多个晶体管开关电路203和多个电容205和电感206以实现更多或其他的电路功能。同样，本领域技术人员应当理解的是，该晶体管开关电路203、电容205和电感206也可以被替代成别的功能电路，以实现元器件最终所需要的除了开关和多工器之外的其他功能。
在一个优选的实施例中，晶体管开关电路203可以通过TSV连接共用电容205实现去耦合的作用，达到更好的性能。可替代的，晶体管开关电路203也可以通过TSV连接共用电感206，同样可以获得更好的性能，实现本发明的技术效果。
继续参考图2e，在金属层204、电容205和电感206的接地端植入焊盘208，完成电子元器件产品的制造。焊盘208上可以植锡球以与另外的电路板连接，或者焊盘208通过接线与外部连接，例如在金属层204、电容205和电感206的接地端设置接地引脚，同样可以实现本发明的技术效果。利用该方法，可以容易地将两金属屏蔽层统一接地至滤波器电路表面绝缘层上，而无需分别针对第一屏蔽层和第二屏蔽层进行接地布线，由此可获得更强的屏蔽效果，还能够大幅减小体积，在晶圆级工艺制作的多工器相比传统工艺制作的多工器，可以减小90%的体积，且大大减少了布线的路径，降低了信号的损耗，减少了所用元件整体使用到的封装成本的50%。
在另一个具体的实施例中，图3a-e示出了根据本发明的另一实施例的用于制造具有复合功能的电子元器件的方法流程图。如图3a所示，利用与如图2b相同的加工方式，在一片晶圆301上完成晶体管开关电路303的加工，将晶体管开关电路303封闭于金属层304形成的第三金属屏蔽层内，利用绝缘介质层302将晶体管开关电路303和第三金属屏蔽层封装。该晶圆301可以为高阻抗硅晶圆或者SOI硅晶圆，采用高阻抗硅晶圆或者SOI硅晶圆可以提高该电子元器件的半导体性能的同时具有较低的成本。
如图3b所示，在第二晶圆309上加工多工器电路，第二晶圆309可以为高阻抗硅晶圆或玻璃晶圆，采用玻璃晶圆可以大幅降低生产成本。通过电容305和电感306的组合形成多工器的等效滤波器电路，金属层304形成用以屏蔽该多工器等效滤波器电路的第四金属屏蔽层，利用绝缘介质层307将该多工器的等效滤波器电路和第四金属屏蔽层封装。
继续参考图3c和3d，将晶圆301和第二晶圆309加工减薄，并在其上加工TSV穿孔，穿孔位置为晶体管开关电路303与电容305、电感306对应电路连接处，以及第三金属屏蔽层与第四金属屏蔽层对应的位置，使第三金属屏蔽层与第四金属屏蔽层连接形成一个整体金属屏蔽层结构。如图3e，将晶圆301和第二晶圆309不具有电路的一侧键合，并在金属层304、电容305和电感306的接地端植入焊盘308，完成最终产品。利用该方法，可以在部分晶圆工艺共享的情况下，降低fab制程成本，提高生产效率，且可利用不同的晶圆材料来降低成本。
图4a和4b示出了根据本发明的实施例的具有复合功能的电子元器件的结构示意图，其中图4a示出了利用如上述图2a-e的制造方法制成的具有复合功能的电子元器件，该电子元器件包括沉积于硅晶圆401两侧的包括晶体管开关的前端电路层403和包含电容405和电感406的滤波电路（该滤波电路可包括带通和/或带阻滤波器，从而可进一步组成多工器），滤波电路的底面形成有与包括晶体管开关的前端电路层403和/或滤波电路电连接的多个焊盘408，金属层404形成分别包覆包括晶体管开关的前端电路层403和滤波电路的第一金属屏蔽层和第二金属屏蔽层，第一金属屏蔽层通过晶圆401中形成的穿孔电连接到第二金属屏蔽层并与焊盘408连接，绝缘介质层402和407分别将包括晶体管开关的前端电路层403与滤波电路封装。该具有复合功能的电子元器件集成度高，体积小，且提高了各个频段之间的隔离度，晶圆级的电容405、电感406和金属屏蔽层可以在开关和多工器之间共用，极大的提升了使用性能。
图4b示出了利用如上述图3a-e的制造方法制成的具有复合功能的电子元器件，如图4b所示，该电子元器件包括沉积形成的包括晶体管开关的前端电路层403的第一晶圆401，沉积形成的包含电容405和电感406滤波电路的第二晶圆409，在滤波电路层的底面形成有电子元器件的焊盘408。金属层404形成分别包覆包括晶体管开关的前端电路层403和滤波电路的第一金属屏蔽层和第二金属屏蔽层，第一金属屏蔽层通过第一晶圆401和第二晶圆409中形成的穿孔电连接到第二金属屏蔽层并与焊盘408连接，绝缘介质层402和407分别将包括晶体管开关的前端电路层403与滤波电路封装。该电子元器件利用两个晶圆键合形成，可以利用晶圆工艺的共享，降低制程成本，且具有与如图4a所示的电子元器件一样的性能和优点。
继续参考图5，图5示出了根据本发明的实施例的射频前端芯片的结构示意图。如图5所示，该射频前端的芯片包括设置于手机主板上的SIP模块，其中SIP模块包括有设置于基板505上的电子元器件501、滤波器502、开关503和运算放大器504。使用如上述图4a或4b的电子元器件，即使用晶圆级3D连接工艺将多工器5012与天线开关5011集成形成一个独特的元器件，实现更小的体积、更高的性能和更低的成本，提高了手机终端信号的灵敏度，降低功耗，增加集成度，能增大使用空间来放置更多元件，如多个天线、天线调谐器等，提高了射频前端的整体性能并能够支撑更多的频段，可以推动5G技术MIMO和CA在手机端的大规模普及。
本申请提出了一种用于制造具有复合功能的电子元器件的方法，在第一晶圆的正面完成第一功能电路的加工，然后利用钝化层覆盖第一晶圆的正面；在第一晶圆的背面形成具有第二功能电路的器件，并且通过穿孔电连通第二功能电路；在具有第二功能电路的器件表面形成焊盘以实现第一功能电路和/或第二功能电路的对外电连接。亦可将第二功能电路设置于第二晶圆上，通过第一晶圆和第二晶圆键合形成该半导体器件。基于该制造方法还提出了一种具有复合功能的电子元器件，该具有复合功能的电子元器件具有较小的体积，且无需进行复杂的布线，尤其是可以利用本制造方法和产品创新地实现在同一芯片上集成多工器和前端开关，同时革命性的提高了各个频段之间的隔离度，适于在5G技术MIMO和CA手机端上大规模推广普及。
以上描述了本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
在本申请的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。措词‘包括’并不排除在权利要求未列出的元件或步骤的存在。元件前面的措词‘一’或‘一个’并不排除多个这样的元件的存在。在相互不同从属权利要求中记载某些措施的简单事实不表明这些措施的组合不能被用于改进。在权利要求中的任何参考符号不应当被解释为限制范围。
Claims (20)
1.一种用于制造具有复合功能的电子元器件的方法，包括以下步骤：
a)在第一晶圆的正面完成第一功能电路的加工，然后利用钝化层覆盖第一晶圆的正面；
b)倒置所述第一晶圆，并且在所述第一晶圆的背面形成连通所述第一功能电路的第一穿孔；
c)在所述第一晶圆的背面形成具有第二功能电路的器件，并且使得所述第一穿孔电连通所述第二功能电路；以及
d)在所述具有第二功能电路的器件表面形成焊盘以实现第一功能电路和/或第二功能电路的对外电连接。
2.根据权利要求1所述的方法，其特征在于，还包括以下步骤：
在加工所述第一功能电路的同时，在所述第一功能电路的周围形成第一金属屏蔽层，在所述第一晶圆的背面形成连通所述金属屏蔽层的第二穿孔。
3.根据权利要求2所述的方法，其特征在于，还包括以下步骤：
在形成具有第二功能电路的器件的同时在所述第二功能电路的周围形成第二金属屏蔽层，并且使得所述第一金属屏蔽层与所述第二金属屏蔽层电连通。
4.根据权利要求3所述的方法，其特征在于，还包括以下步骤：
在所述第二功能电路的器件的表面形成连接到所述第二金属屏蔽层的焊盘。
5.根据权利要求1所述的方法，其特征在于，还包括在步骤a)和b)之间的以下步骤：对所述钝化层进行平坦化处理。
6.根据权利要求1所述的方法，其特征在于，在步骤b)中还包括在加工第一穿孔之前将所述第一晶圆减薄至150-300μm。
7.根据权利要求1-6中任一项所述的方法，其特征在于，所述在所述第一晶圆的背面形成具有第二功能电路的器件这一步骤具体包括：
在所述第一晶圆的背面直接沉积形成第二功能电路。
8.根据权利要求1-6中任一项所述的方法，其特征在于，所述在所述第一晶圆的背面形成具有第二功能电路的器件这一步骤具体包括：
在第二晶圆的正面上加工完成所述第二功能电路，并且将所述第二晶圆的背面与所述第一晶圆的背面键合在一起。
9.根据权利要求1所述的方法，其特征在于，所述第一晶圆包括高阻抗硅晶圆或SOI硅晶圆。
10.根据权利要求8所述的方法，其特征在于，所述第二晶圆包括高阻抗硅晶圆或玻璃晶圆。
11.根据权利要求8所述的方法，其特征在于，还包括以下步骤：在所述键合之前对所述第二晶圆进行减薄处理，并且在所述第二晶圆的背面上形成第三穿孔以使得所述第一功能电路电连接到所述第二功能电路。
12.根据权利要求11所述的方法，其特征在于，还包括以下步骤：在加工所述第二功能电路的同时，在所述第二功能电路的周围形成第二金属屏蔽层，在所述第二晶圆的背面形成连通所述金属屏蔽层的第四穿孔。
13.根据权利要求1所述的方法，其特征在于，所述第一功能电路为包括晶体管开关的前端开关电路，并且所述第二功能电路为由电容和电感组成的滤波器电路。
14.根据权利要求13所述的方法，其特征在于，所述滤波器电路形成多工器。
15.一种利用权利要求1-14中任一项所述的方法制成的具有复合功能的电子元器件。
16.一种具有复合功能的电子元器件，包括：
第一晶圆，
在所述第一晶圆正面沉积形成的包括晶体管开关的前端电路层，以及
在所述第一晶圆背面沉积形成的滤波电路层，在所述滤波电路层的底面形成有与前端开关电路和/或滤波电路电连通的多个焊盘；
其中，所述前端开关电路层通过所述第一晶圆中形成的穿孔电连通到所述滤波电路层。
17.根据权利要求16所述的电子元器件，其特征在于，所述前端开关电路层的外围和所述滤波电路层的外围同时沉积形成有分别包敷前端开关电路和滤波电路的第一金属屏蔽层和第二金属屏蔽层，并且所述第一金属屏蔽层通过所述第一晶圆中形成的穿孔电连接到所述第二金属屏蔽层并且电连接到在所述滤波电路层的底面形成的接地焊盘。
18.一种具有复合功能的电子元器件，包括：
第一晶圆，
在所述第一晶圆正面沉积形成的包括晶体管开关的前端开关电路层，
第二晶圆，所述第二晶圆的背面与所述第一晶圆的背面键合在一起，以及
在所述第二晶圆的正面沉积形成的滤波电路层，在所述滤波电路层的底面形成有所述电子元器件的焊盘；
其中，所述前端开关电路层通过所述第一晶圆和所述第二晶圆中形成的穿孔电连通到所述滤波电路层。
19.根据权利要求18所述的电子元器件，其特征在于，所述前端开关电路层的外围和所述滤波电路层的外围同时沉积形成有分别包敷前端开关电路和滤波电路的第一金属屏蔽层和第二金属屏蔽层，并且所述第一金属屏蔽层通过所述第一晶圆和所述第二晶圆中形成的穿孔电连接到所述第二金属屏蔽层并且电连接到在所述滤波电路层的底面形成的接地焊盘。
20.根据权利要求16-19中任一项所述的电子元器件，其特征在于，所述滤波电路层中的滤波电路为多工器电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911350733.7A CN110767606B (zh) | 2019-12-24 | 2019-12-24 | 一种具有复合功能的电子元器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911350733.7A CN110767606B (zh) | 2019-12-24 | 2019-12-24 | 一种具有复合功能的电子元器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110767606A CN110767606A (zh) | 2020-02-07 |
| CN110767606B true CN110767606B (zh) | 2020-04-17 |
Family
ID=69341579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911350733.7A Active CN110767606B (zh) | 2019-12-24 | 2019-12-24 | 一种具有复合功能的电子元器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110767606B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111817679B (zh) * | 2020-06-09 | 2021-10-15 | 见闻录(浙江)半导体有限公司 | 一种薄膜体声波谐振器及其制作工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102723306A (zh) * | 2012-06-28 | 2012-10-10 | 中国科学院上海微系统与信息技术研究所 | 一种利用穿硅通孔的微波多芯片封装结构及其制作方法 |
| EP2548225B1 (en) * | 2010-03-17 | 2018-02-28 | Intel Corporation | System-in-package using embedded-die coreless substrates, and processes of forming same |
| CN108701682A (zh) * | 2016-01-11 | 2018-10-23 | 高通股份有限公司 | 天线开关和共用器的单片集成 |
-
2019
- 2019-12-24 CN CN201911350733.7A patent/CN110767606B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2548225B1 (en) * | 2010-03-17 | 2018-02-28 | Intel Corporation | System-in-package using embedded-die coreless substrates, and processes of forming same |
| CN102723306A (zh) * | 2012-06-28 | 2012-10-10 | 中国科学院上海微系统与信息技术研究所 | 一种利用穿硅通孔的微波多芯片封装结构及其制作方法 |
| CN108701682A (zh) * | 2016-01-11 | 2018-10-23 | 高通股份有限公司 | 天线开关和共用器的单片集成 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110767606A (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8299572B2 (en) | Semiconductor die with backside passive device integration | |
| US9704857B2 (en) | Semiconductor device and method of forming RF FEM with LC filter and IPD filter over substrate | |
| JP5763704B2 (ja) | 半導体集積回路 | |
| TWI693676B (zh) | Ｓｏｉ基板上之整合式被動裝置 | |
| CN102208903B (zh) | 半导体器件及其形成方法 | |
| US7418251B2 (en) | Compact radio frequency harmonic filter using integrated passive device technology | |
| KR102311084B1 (ko) | 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템 | |
| TWI540786B (zh) | 形成具有整合被動元件之定向射頻耦合器以用於額外的射頻訊號處理之半導體裝置和方法 | |
| US20100117767A1 (en) | Three Dimensional Integrated Passive Device And Method Of Fabrication | |
| JP4871164B2 (ja) | 半導体集積回路 | |
| CN110649905B (zh) | 一种用于半导体器件的叠加封装工艺及半导体器件 | |
| CN102208395A (zh) | 半导体器件和形成高衰减平衡带通滤波器的方法 | |
| CN111049489A (zh) | 具有叠置单元的半导体结构及制造方法、电子设备 | |
| US9190340B2 (en) | Semiconductor device and method of forming RF FEM and RF transceiver in semiconductor package | |
| JP2007516588A (ja) | 最適化された多用途アセンブリ | |
| CN111564426A (zh) | 射频前端模组、射频通信装置和电子设备 | |
| CN109842391A (zh) | 芯片上同向双工器 | |
| CN110767606B (zh) | 一种具有复合功能的电子元器件及其制造方法 | |
| CN112104334A (zh) | 滤波器和滤波器的制备方法 | |
| JP2008135753A (ja) | マルチチップ電子回路モジュール及び製造方法 | |
| US20200091094A1 (en) | Integrated filter technology with embedded devices | |
| TW202324918A (zh) | 高諧波效能射頻濾波器 | |
| CN115458511A (zh) | 一种滤波器电路封装结构及其制作方法 | |
| CN212113714U (zh) | 射频前端模组、射频通信装置和电子设备 | |
| JP6921180B2 (ja) | デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 1219-23, building 3, No. 1366, Hongfeng Road, Kangshan street, Huzhou City, Zhejiang Province, 313000 Patentee after: Jianwenlu (Zhejiang) Semiconductor Co.,Ltd. Address before: 310019 room 1004, 10th floor, building 4, No. 9, Jiuhuan Road, Jianggan District, Hangzhou City, Zhejiang Province Patentee before: Hangzhou Wenwenlu Technology Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210220 Address after: 313001 1219-11, building 3, No. 1366, Hongfeng Road, Kangshan street, Huzhou Economic and Technological Development Zone, Huzhou City, Zhejiang Province Patentee after: Huzhou jianwenlu Technology Co.,Ltd. Address before: 1219-23, building 3, No. 1366, Hongfeng Road, Kangshan street, Huzhou City, Zhejiang Province, 313000 Patentee before: Jianwenlu (Zhejiang) Semiconductor Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: An electronic component with composite function and its manufacturing method Effective date of registration: 20210528 Granted publication date: 20200417 Pledgee: Huzhou Jinsheng equity investment partnership (L.P.) Pledgor: Huzhou jianwenlu Technology Co.,Ltd. Registration number: Y2021330000478 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |