CN212113714U - 射频前端模组、射频通信装置和电子设备 - Google Patents
射频前端模组、射频通信装置和电子设备 Download PDFInfo
- Publication number
- CN212113714U CN212113714U CN202020965162.XU CN202020965162U CN212113714U CN 212113714 U CN212113714 U CN 212113714U CN 202020965162 U CN202020965162 U CN 202020965162U CN 212113714 U CN212113714 U CN 212113714U
- Authority
- CN
- China
- Prior art keywords
- layer
- end module
- radio frequency
- ground
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开了一种射频前端模组、射频通信装置和电子设备。射频前端模组包括基板、滤波电路和频分器。基板包括层叠设置的多个介质层和分别形成于多个介质层的多个导电层,基板内的至少2个导电层配合形成滤波电路,基板内的至少2个导电层配合形成频分器。射频前端模组的基板采用多层结构设计,并形成有层叠设置的导电层,通过介质层将多个导电层隔开从而把频分器和滤波电路集成在封装基板中,而控制芯片以及其他分立器件则安装在封装基板之上,从而在小的体积中实现无源器件的集成,使得体积以及成本大幅降低。
Description
技术领域
本实用新型涉及射频通信技术领域,更具体而言,涉及一种射频前端模组、射频通信装置和电子设备。
背景技术
相关技术中,系统级芯片可以采用片上系统(System-on-a-Chip,SoC)集成的方式或系统级封装(System In a Package,SIP)的方式形成器件模组。其中,片上系统可以在单个芯片上通过集成电路集成一个完整的系统,把所有或部分必要的功能集成进单个芯片。然而,对于无线通信应用来说,由于射频芯片难以用硅平面工艺实现,使得采用片上系统能实现的集成度相对较低,性能难以满足要求。如何设计射频前端模组结构提高模组的集成度以满足射频前端电子元器件的小型化需求成为待解决的技术问题。
实用新型内容
本实用新型实施方式提供一种射频前端模组、射频通信装置和电子设备。
本实用新型实施方式的射频前端模组包括基板、滤波电路和频分器,所述基板包括层叠设置的多个介质层和分别形成于多个所述介质层的多个导电层,所述基板内的至少2个所述导电层配合形成所述滤波电路,所述基板内的至少2个所述导电层配合形成所述频分器。
本实用新型实施方式的射频前端模组的基板采用多层结构设计,并形成有层叠设置的导电层,通过介质层将多个导电层隔开从而把频分器和滤波电路集成在封装基板中,而控制芯片以及其他分立器件则安装在封装基板之上,从而在小的体积中实现无源器件的集成,使得体积以及成本大幅降低。
在某些实施方式中,所述导电层包括第一接地层,和位于所述第一接地层相邻两侧的第一电极层和第二电极层,所述第一接地层、所述第一电极层与所述第二电极层配合形成所述滤波电路。
在某些实施方式中,所述射频前端模组包括低噪声放大器,所述第一电极层与所述第一接地层形成第一对地电容,所述第一电极层连接所述低噪声放大器的使能端以对所述低噪声放大器的使能信号进行滤波。
在某些实施方式中,所述第二电极层与所述第一接地层形成第二对地电容,所述第二电极层连接所述低噪声放大器的电源输入端以对所述低噪声放大器的电源信号进行滤波。
在某些实施方式中,所述导电层包括位于基板表面的连接层,所述连接层包括多个连接点,所述低噪声放大器通过多个所述连接点与所述滤波电路电性连接。
在某些实施方式中,形成所述频分器的所述导电层中相邻的至少2个所述导电层包括电感走线,所述相邻的至少2个所述导电层中的所述电感走线依次连接呈螺旋状以形成电感。
在某些实施方式中,所述电感的数量为多个,形成不同所述电感的所述电感走线在层叠方向上错开设置。
在某些实施方式中,形成所述频分器的所述导电层中相邻的至少2个所述导电层包括电容极板,相邻2个所述导电层中位置对应的所述电容极板形成电容。
在某些实施方式中,形成所述频分器的所述导电层包括第二接地层和与所述第二接地层相邻的第三电极层,所述第三电极层包括多个电容极板,所述多个电容极板与所述第二接地层形成多个电容。
本实用新型实施方式的射频通信装置包括天线和上述任一实施方式所述的射频前端模组,所述频分器连接所述天线。
本实用新型实施方式的电子设备包括上述实施方式所述的射频通信装置。
本实用新型实施方式的射频通信装置和电子装置中,射频前端模组的基板采用多层结构设计,并形成有层叠设置的导电层,通过介质层将多个导电层隔开从而把频分器和滤波电路集成在封装基板中,而控制芯片以及其他分立器件则安装在封装基板之上,从而在小的体积中实现无源器件的集成,使得体积以及成本大幅降低。
本实用新型的实施方式的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本实用新型的实施方式的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解,其中:
图1是本实用新型实施方式的射频通信装置的模块示意图。
图2是本实用新型实施方式的基板的立体结构示意图。
图3是本实用新型实施方式的基板的另一立体结构示意图。
图4是本实用新型实施方式的基板的又一立体结构示意图。
图5是本实用新型实施方式的基板的再一立体结构示意图。
图6是本实用新型实施方式的基板的分层结构示意图。
图7是本实用新型实施方式的基板的透视图。
图8是本实用新型实施方式的基板中多层结构的一层平面示意图。
图9是本实用新型实施方式的基板中多层结构的另一层平面示意图。
图10是本实用新型实施方式的基板中多层结构的又一层平面示意图。
图11是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图12是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图13是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图14是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图15是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图16是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图17是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图18是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图19是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图20是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图21是本实用新型实施方式的基板中多层结构的再一层平面示意图。
图22是本实用新型实施方式的频分器的电路原理图。
主要元件符号说明:
射频通信装置1000、射频前端模组100、基板10、第一表面11、第二表面12、介质层13、导电层14、器件连接层141、器件连接点1411、第一电极层142、第一电极 1421、第一接地层143、第一接地电极1431、第二电极层144,第二电极1441、低噪声放大器射频输出连线1442、频分器导电层145、电容极板1451、电感走线1452、第三电极层146、第二接地层147、第二接地极板1471、镂空区域1472、输入输出连接层148、输入输出连接点1481、滤波电路15、频分器16、第一端口161、第二端口162、第三端口163、LC并联电路163、第一LC串联电路164、第二LC串联电路165、第三LC串联电路166、过孔17、天线200。
具体实施方式
下面详细描述本实用新型的实施方式,实施方式的示例在附图中示出,其中,相同或类似的标号自始至终表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
对于系统级芯片,SIP封装可以是多芯片模块的平面式2D封装,也可再利用3D封装的结构,以有效缩减封装面积,通过不同的芯片排列方式,与不同的内部接合技术搭配,使系统级封装的型态产生多样化的组合,具有很高的灵活性。
其中,模块划分和电路设计是SIP封装技术的重要因素。模块划分是指分离出一块功能,既便于后续的整机集成又便于SIP封装。电路设计要考虑模块内部的细节、模块与外部的关系、信号的完整性(延迟、分布、噪声等)。本实用新型基于SIP封装技术提供一种射频前端模组100、射频通信装置1000和电子设备(图未示出)。
请参阅图1-21,本实用新型实施方式的射频前端模组100包括基板10、滤波电路15和频分器16。基板10包括层叠设置的多个介质层13和分别形成于多个介质层13的多个导电层14,基板10内的至少2个导电层14配合形成滤波电路15,基板10内的至少2个导电层14配合形成频分器16。
本实用新型实施方式的射频前端模组100可以应用于本实用新型实施方式的射频通信装置1000。也即是说,本实用新型实施方式的射频通信装置1000包括本实用新型实施方式的射频前端模组100。
本实用新型实施方式的射频通信装置1000可以应用于本实用新型实施方式的电子设备。也即是说,本实用新型实施方式的电子设备包括本实用新型实施方式的射频通信装置1000。
本实用新型实施方式的电子设备和射频通信装置1000中,射频前端模组100的基板10采用多层结构设计,并形成有层叠设置的导电层14,通过介质层13将多个导电层 14隔开从而把频分器16和滤波电路15集成在封装基板10中,而控制芯片以及其他分立器件则安装在封装基板10之上,从而在小的体积中实现无源器件的集成,使得体积以及成本大幅降低。
在某些实施方式中,基板10的多层结构可以通过多层有机薄膜工艺、多层低温共烧陶瓷工艺、多层印刷电路板工艺或半导体积层电路工艺等制成。
如此,基板10内部可以埋置传输线、电感、电容等无源器件,表面可以安放有源器件,层间通过通孔连接,实现频分器16和滤波电路15集成在基板10内的设计。
请参阅图2、图3和图8,在某些实施方式中,基板10包括相背的第一表面11和第二表面12。导电层14包括位于第一表面11的器件连接层141和位于第一表面11的输入输出连接层148。
有源器件可以安装在第一表面11并通过器件连接层141与基板10电性连接,输入输出连接层148用于连接外部电路,作为整个射频前端模组100的输入输出接口。
请参阅图7,在某些实施方式中,多个介质层13和多个导电层14可以开设有过孔17,多个导电层14可通过过孔17实现电性连接。
具体地,介质层13的过孔17可以使得导电线路通过以连接任意2个导电层14,导电层14上的过孔17可以使得导电线路通过以连接间隔的2个导电层14。根据基板10 内部电感和电容的连接方式合理设计过孔17可以形成频分器16和滤波电路15。
在一些实施例中,介质层13错开导电层14在周缘开设有过孔17。
如此,通过在介质层13周缘开设过孔17可以实现安装在第一表面11的有源器件与第二表面12的输入输出接口的电性连接。
在某些实施方式中,导电层14可以采用金、银、铜、铝和/或合金等导电性能较好的金属材料制成,或者由导电塑料、导电橡胶、导电纤维和/或导电涂料等复合型高分子材料制成。
具体地,导电层14的形状、大小可以根据实际需要进行设置。
请参阅图6和图9-11,在某些实施方式中,导电层14包括第一接地层143,和位于第一接地层143相邻两侧的第一电极层142和第二电极层144,第一接地层143、第一电极层142与第二电极层144配合形成滤波电路15。
其中,第一接地层143可以包括第一接地电极1431,第一电极层143可以包括第一电极1421,第二电极层144可以包括第二电极1441。第一接地电极1431、第一电极1421 和第二电极1441可以呈板状,如此,第一接地电极1431、第一电极1421和第二电极 1441层叠设置时可以形成间隔设置且相互平行的电极板,并能够构成电容以实现滤波功能,即形成滤波电路15。
在某些实施方式中,射频前端模组100包括低噪声放大器(图未示出),第一电极1421与第一接地电极1431可以形成第一对地电容,第一电极1421连接低噪声放大器的使能端以对低噪声放大器的使能信号进行滤波。
如此,第一对地电容可以滤除一部分叠加在使能信号上的杂散或者干扰,保证低噪声放大器稳定工作。
在某些实施方式中,第二电极1441与第一接地电极1431可以形成第二对地电容,第二电极层144连接低噪声放大器的电源输入端以对低噪声放大器的电源信号进行滤波。
如此,第二对地电容可以滤除低噪声放大器的电源信号的干扰,保证低噪声放大器正常工作。
在某些实施方式中,第一接地电极1431可以是一块极板,第一接地电极1431上可以进行掏空以形成过孔17。
如此,过孔17可以使得互联导电线路穿过,进行上下层电性连接。且第一接地层143上由于极板覆盖面积过大,进行掏空可以去掉多余的极板,以便上下层介质可以实现可靠结合。
在图示的实施例中,基板10内的3个导电层14(L2-L4)配合形成滤波电路15。当然,在其他实施方式中,可以是基板10内的2个导电层或大于3个导电层共同配合形成滤波电路15。
在某些实施方式中,第二电极层144包括低噪声放大器射频输出连线1442,低噪声放大器射频输出连线1442连接输入输出连接层148。进一步地,输入输出连接层148147 包括多个输入输出连接点1481,多个低噪声放大器射频输出连线1442可以通过过孔17 连接到相应地输入输出连接点1481。
在某些实施方式中,器件连接层141包括多个器件连接点1411,低噪声放大器通过多个器件连接点1411与滤波电路15电性连接。
具体地,器件连接点1411可以是焊盘,低噪声放大器可以通过焊盘焊接到基板10上,保证低噪声放大器的稳定封装。输入输出连接点1481可以是封装引脚,射频前端模组100可以通过封装引脚焊接到外部电路实现电性连接。
在一些实施例中,输入输出连接点1481可以进行电镀处理以形成锡、镍或金等金属镀层。
如此,可以增加基板的可焊性,有利于射频前端模组100的安装。
在某些实施方式中,射频前端模组100包括安装在第一表面11的声表面波滤波器(SAW)和/或低噪声放大器匹配器件(图未示出),声表面波滤波器和/或低噪声放大器匹配器件通过连接点与基板10电性连接。
其中,低噪声放大器、声表面波滤波器和/或低噪声放大器匹配器件可以使用裸芯片或者已经封装好的芯片焊接在基板10表面,从而形成一个具有完整功能的模块。
请参阅图12-20,在某些实施方式中,形成频分器16的导电层145中至少2个导电层145包括电感走线1452,在层叠方向上对应位置相邻的电感走线1452依次连接呈螺旋状以形成电感。
具体地,电感走线1452主要是由细而长的导线在介质层13上形成,电感走线1452可以沿对应的环形区域布置,不同导电层145中的电感走线1452可以布置在环形区域的不同位置,从而对应位置的电感轴向连接可以在三维空间上呈螺旋状构成电感。
在一些实施方式中,在层叠方向上对应位置相邻的电感走线1452可以是形成于相邻2个介质层13上的电感走线1452。在其他实施方式中,在层叠方向上对应位置相邻的电感走线1452可以间隔多个介质层13,也即是说,在层叠方向上对应位置相邻的电感走线1452可以形成于不相邻的2个介质层13。
在某些实施方式中,导电层145中的电感走线1452在每个导电层145中可以呈直线、弧线、折线或其他形状,在此不做具体设置。
在某些实施方式中,电感的数量为多个,形成不同电感的电感走线1452在层叠方向上错开设置。
如此,可以减少不同电感之间的相互影响,保证电感正常工作。
在某些实施方式中,形成频分器16的导电层145中相邻的至少2个导电层145包括电容极板1451,相邻2个导电层145中位置对应的电容极板1451形成电容。
如此,层叠设置的相邻2个导电层145中位置对应的电容极板1451可以形成电容从而将频分器16的电容集成在基板10内。
请参阅图19和图20,在某些实施方式中,形成频分器16的导电层145包括第二接地层147和与第二接地层147相邻的第三电极层146,第三电极层146包括多个电容极板1451,多个电容极板1451与第二接地层147形成多个电容。
具体地,第二接地层147包括第二接地电极1461、第三电极层146上的电容极板1451间隔形成于介质层13,每个电容极板1451与第二接地电极1461连接形成多个接地电容。多个接地电容可以与相应的电感连接以配合形成频分器16。
在某些实施方式中,第二接地极板1471可以包括镂空区域1472。
其中,镂空区域1472可对应电感设置,如此,有利于消除频分器16对地寄生电容,以降低对有用信号的损耗,同时,由于对地寄生效应会减小模块内部电感的等效电感值,在电感正下方局部进行掏空形成镂空区域1472,有利于提高等效电感值。
同样地,第二接地层143上由于极板覆盖面积过大,通过设置镂空区域1472可以方便上下层介质实现可靠结合。
在一些实施方式中,第一接地电极1431与第二接地电极1461电性连接。
如此,第一接地层143和第二接地层147可以保持相同电位。
在图示的实施例中,基板10内的9个导电层14(L5-L13)配合形成频分器16。当然,在其他实施方式中,可以是基板10内的2-8个导电层或大于9个导电层14共同配合形成频分器16,在此不做具体限定。
请参阅图22,在某些实施方式中,频分器16包括第一端口161、第二端口162和第三端口163,第一端口161和第三端口163之间形成第一通路,第二端口162和第三端口163之间形成第二通路。
如图4和图5所示,第一端口161和第二端口163可以设置在基板10的输入输出连接层148,第三端口163可以设置在基板10的器件连接层141。
在某些实施方式中,第一通路包括连接第一端口161与第三端口163的LC并联电路163和连接第三端口163与地的第一LC串联电路164。具体地,第一LC串联电路 164中电容C6接地,电感L4连接第三端口163。
在某些实施方式中,第二通路包括第一通路、串联连接第一端口161与地的第一电容C1和第二LC串联电路165、并联连接第二LC串联电路165与第二端口162的第三 LC串联电路166以及连接第二端口162与地的第二电容C4。
具体地,第二LC串联电路165中电容C2接地,电感L2连接第三LC串联电路166 的电容C3和第一电容C1,第三LC串联电路166的电感L1连接第二端口162。
本实用新型实施方式的射频通信装置1000包括天线200,频分器16连接天线200。
在本说明书的描述中,参考术语“一个实施方式”、“一些实施方式”或“一个例子”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管上面已经示出和描述了本实用新型的实施方式,可以理解的是,上述实施方式是示例性的,不能理解为对本实用新型的限制,本领域的普通技术人员在本实用新型的范围内可以对上述实施方式进行变化、修改、替换和变型。
Claims (11)
1.一种射频前端模组,其特征在于,包括:
基板,所述基板包括层叠设置的多个介质层和分别形成于多个所述介质层的多个导电层;
滤波电路,所述基板内的至少2个所述导电层配合形成所述滤波电路;和
频分器,所述基板内的至少2个所述导电层配合形成所述频分器。
2.根据权利要求1所述的射频前端模组,其特征在于,所述导电层包括第一接地层,和位于所述第一接地层相邻两侧的第一电极层和第二电极层,所述第一接地层、所述第一电极层与所述第二电极层配合形成所述滤波电路。
3.根据权利要求2所述的射频前端模组,其特征在于,所述射频前端模组包括低噪声放大器,所述第一电极层与所述第一接地层形成第一对地电容,所述第一电极层连接所述低噪声放大器的使能端以对所述低噪声放大器的使能信号进行滤波。
4.根据权利要求3所述的射频前端模组,其特征在于,所述第二电极层与所述第一接地层形成第二对地电容,所述第二电极层连接所述低噪声放大器的电源输入端以对所述低噪声放大器的电源信号进行滤波。
5.根据权利要求3所述的射频前端模组,其特征在于,所述导电层包括位于基板表面的连接层,所述连接层包括多个连接点,所述低噪声放大器通过多个所述连接点与所述滤波电路电性连接。
6.根据权利要求1所述的射频前端模组,其特征在于,形成所述频分器的所述导电层中至少2个所述导电层包括电感走线,所述相邻的至少2个所述导电层中的所述电感走线依次连接呈螺旋状以形成电感。
7.根据权利要求6所述的射频前端模组,其特征在于,所述电感的数量为多个,形成不同所述电感的所述电感走线在层叠方向上错开设置。
8.根据权利要求1所述的射频前端模组,其特征在于,形成所述频分器的所述导电层中相邻的至少2个所述导电层包括电容极板,相邻2个所述导电层中位置对应的所述电容极板形成电容。
9.根据权利要求8所述的射频前端模组,其特征在于,形成所述频分器的所述导电层包括第二接地层和与所述第二接地层相邻的第三电极层,所述第三电极层包括多个电容极板,所述多个电容极板与所述第二接地层形成多个电容。
10.一种射频通信装置,其特征在于,包括:
天线;和
权利要求1-9任一项所述的射频前端模组,所述频分器连接所述天线。
11.一种电子设备,其特征在于,包括权利要求10所述的射频通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020965162.XU CN212113714U (zh) | 2020-05-29 | 2020-05-29 | 射频前端模组、射频通信装置和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020965162.XU CN212113714U (zh) | 2020-05-29 | 2020-05-29 | 射频前端模组、射频通信装置和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212113714U true CN212113714U (zh) | 2020-12-08 |
Family
ID=73615523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020965162.XU Active CN212113714U (zh) | 2020-05-29 | 2020-05-29 | 射频前端模组、射频通信装置和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212113714U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022267756A1 (zh) * | 2021-06-21 | 2022-12-29 | 安徽安努奇科技有限公司 | 3d滤波电路与3d滤波器 |
-
2020
- 2020-05-29 CN CN202020965162.XU patent/CN212113714U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022267756A1 (zh) * | 2021-06-21 | 2022-12-29 | 安徽安努奇科技有限公司 | 3d滤波电路与3d滤波器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111564426A (zh) | 射频前端模组、射频通信装置和电子设备 | |
KR100550480B1 (ko) | 다중 계층 어레이 커패시터 및 그 제작 방법 | |
US6218729B1 (en) | Apparatus and method for an integrated circuit having high Q reactive components | |
US7808434B2 (en) | Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices | |
US7443268B2 (en) | Bandpass filter within a multilayered low temperature co-fired ceramic substrate | |
US7884458B2 (en) | Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package | |
US9538644B2 (en) | Multilayer wiring substrate and module including same | |
CN212113714U (zh) | 射频前端模组、射频通信装置和电子设备 | |
US20090008134A1 (en) | Module | |
JP6019367B2 (ja) | 半導体装置 | |
KR100887140B1 (ko) | 캐패시터 내장형 다층 세라믹 기판 | |
US6933596B2 (en) | Ultra wideband BGA | |
CN115458511A (zh) | 一种滤波器电路封装结构及其制作方法 | |
US20150181708A1 (en) | Semiconductor package module | |
CN210039942U (zh) | 一种多层阵列式芯片电容器 | |
KR100669963B1 (ko) | 다층배선기판 및 그 제조 방법 | |
CN114285387B (zh) | 一种小型lc滤波器及其制备方法 | |
US7684170B2 (en) | Multi-layer capacitor and integrated circuit module | |
CN218827106U (zh) | 异构封装基板和异构封装模组 | |
CN218525585U (zh) | 电子器件 | |
CN209947823U (zh) | 芯片封装结构 | |
US20230343729A1 (en) | Integrated interposer for rf application | |
CN101587776A (zh) | 电容电感互连结构 | |
CN117238875A (zh) | 叉指电容器 | |
KR20090053584A (ko) | 수동 소자가 내장된 다층 인쇄 회로 기판 및 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |