JP4871164B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4871164B2 JP4871164B2 JP2007041515A JP2007041515A JP4871164B2 JP 4871164 B2 JP4871164 B2 JP 4871164B2 JP 2007041515 A JP2007041515 A JP 2007041515A JP 2007041515 A JP2007041515 A JP 2007041515A JP 4871164 B2 JP4871164 B2 JP 4871164B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- substrate
- dummy
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T436/00—Chemistry: analytical and immunological testing
- Y10T436/17—Nitrogen containing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T436/00—Chemistry: analytical and immunological testing
- Y10T436/17—Nitrogen containing
- Y10T436/172307—Cyanide or isocyanide
Description
図8は、一般的な高周波回路の構成を説明する図である。図9は、広帯域に対応可能な従来のRFICの第1の構成を説明する図である。図10は、広帯域に対応可能な従来のRFICの第2の構成を説明する図である。図11は、広帯域に対応可能な従来のRFICの第3の構成を説明する図である。
更に、図11(a)〜(c)のように、各周波数帯域を網羅するために複数の高周波回
路を1つのIC上に設けると、回路の個数が多くなる上に、特に整合回路に用いるインダクタやキャパシタなどの能動部品によってRFICの面積が増大する。
半導体集積回路を直接基板に実装するフリップチップ実装では接続強度を保つためのダミーバンプが必要となる。図1(a)に示されるように、半導体集積回路15の裏面には、円形のバンプパッドが配列されている。外側のバンプパッドは、信号用バンプパッドであり、信号線を適切に信号用バンプパッド16に接続することにより、半導体集積回路15を外部の回路と接続する。バンプパッドは、信号用バンプパッド16以外に、半導体集積回路15を基板に取り付けるためのダミーバンプパッドがあり、ダミーバンプパッド領域17にあるダミーバンプパッド18は、信号線には接続されておらず、単に、基板へ取り付けるための半田バンプの接着場所として設けられている。半田バンプ19は、図1(b)に示されるように、半導体集積回路15と基板20とを接着するものであり、半田の小さな粒をダミーバンプパッド18の部分に乗せ、加熱し、半導体集積回路15と基板20を押し付けてから、冷却することにより、半導体集積回路15と基板20を接着する。基板20側には、半田バンプ19を乗せ、半導体集積回路15と接着するための基板側のバンプパッドが設けられる。
図2(a)にあるように、ダミーバンプパッド21は、通常半導体集積回路のどの配線とも接続されていないが、高周波半導体集積回路(RFIC)のGND層22とダミーバンプパッド21との間には、寄生容量が存在する。そこで、本発明の実施形態においては、ダミーバンプパッドとRFICのGND層との間の寄生容量を整合回路のキャパシタとして利用する。図2(b)の回路接続イメージのように、全てのダミーバンプパッドが有する寄生容量をキャパシタと捉えると、回路に接続されていないキャパシタが複数準備されていることになる。図2(c)にあるように、RFIC回路のキャパシタが必要な部分に、1つのダミーバンプパッドを接続しておき、ダミーバンプパッド同士は、図2(d)にあるように、基板側で配線を要して、電気的に接続するようにする。接続するダミーバンプパッドの個数によって、回路に接続されるキャパシタとしての容量が決まる。様々なダミーバンプパッドの接続の仕方の複数の基板を用意しておき、RFIC回路を基板に接着する際に、動作周波数帯にしたがって基板を変更することで、回路に接続する容量を変えて、所望の周波数帯で動作させることができる。
RFIC実装面の反対側に接続パターンを引き出し、基板上で接続パターンを接続、切断することでRFIC実装後でも調整が可能となる。図3(a)の断面図に示すように、RFIC15のダミーバンプパッド18を半田バンプ19で基板に接続すると共に、基板側の半田バンプの乗せられる部分に、バンプパッドを設け、最初は、全ての基板側のバンプパッドを非接続の状態にしておく。そして、基板側のバンプパッドからVIAホールなどによって、基板内部(基板は、多層からなっている。)、あるいは、基板の反対面に配線を引き出し、基板内部あるいは、基板の反対面で基板側バンプパッド間の接続を行う。図3(b)は、基板側バンプパッド間の接続の様子を模式的に示した図である。接続の仕方としては、最初に、全ての基板側バンプパッドを基板の反対面で接続しておき、RFICの動作周波数にあわせ、基板反対面の配線を切断して、必要な個数のダミーバンプパッド18のみをRFIC内の回路に接続するようにすることが考えられる。あるいは、最初は、基板側バンプパッドは、接続しないでおき、RFIC実装後、基板反対面で、基板側バンプパッドから引き出された配線をワイヤなどで接続するという方法も可能である。いずれにせよ、基板側バンプパッドの接続の仕方をRFIC実装後に選択出来るようにしておくことにより、動作周波数帯が異なる場合でも、1つのRFICを用意すれば対応が可能となるという利点がある。したがって、使用周波数毎の回路を準備する必要がなくなり、回路規模を小さくすることが出来る。また、実装に使われるダミーバンプを利用することで、調整専用パッドや調整回路の追加なく使用周波数帯の調整ができる。
図4及び図5は、ダミーバンプパッドの部分の寄生容量の調整の仕方を説明する図である。
GND層と、ダミーバンプパッドに接続するようにする。図5では、キャパシタは、RFIC GND層には、接続VIAによって直接接続されているが、ダミーバンプパッドへは、下層金属を介して接続されている。しかし、キャパシタは、ダミーバンプパッドに接続VIAによって直接接続されても良い。このようにすると、ダミーバンプパッド部分の容量は、寄生容量によるものよりも、キャパシタによる容量によって規定されることになる。もちろん、キャパシタを半導体集積回路断面内に設けるため、半導体集積回路の信号用配線やトランジスタなどの素子が埋め込まれていない部分を選んで、キャパシタを設けるようにする。
図6に示すように、取り出し位置を複数設けたスパイラルインダクタを半導体集積回路に作りこみ、その取り出し位置をダミーバンプパッドに接続し、一方、トランジスタ回路のインダクタを接続する配線も別のダミーバンプパッドに接続し、両者のダミーバンプパッドを基板側で接続するようにする。取り出し位置とダミーバンプパッド数を適宜選択することで、得られるインダクタンスの大きさと、容量の大きさを調整し、トランジスタ回路の動作周波数帯を調整することができる。
・実装する基板を変えることで、動作周波数を調整が可能となり、RFICを変更することなく、使用者が動作周波数を調整できる。
・動作周波数帯に合わせて複数高周波回路(整合回路)を設ける場合に比べてRFIC面積が小さくできる。
・実装に必要なダミーバンプを利用するため、調整用の専用パッドや回路が不要でRFICの面積の増加がない。
・本発明の実施形態を実施するにあたり、半導体プロセスにおけるマスクの変更、配線加工、調整ワイヤなど、RFICの変更が不要である。
・基板パターンでの接続を行うようにしたのみの構成であるため外部部品が不要。
という効果がある。
実装する場合に、半田バンプで直接基板に接続される半導体集積回路であって、
少なくとも1つが該半導体集積回路の信号線に接続され、該基板に該半導体集積回路を実装する場合に半田バンプによって接着され、相互の接続が該基板側の配線によって行われる複数のダミーバンプ、
を備えることを特徴とする半導体集積回路。
(付記2)
前記基板側の配線は、該基板の前記半導体集積回路が実装される面と反対側の面、あるいは、該基板内部に引き出された配線を切断、あるいは、接続することにより、複数のダミーバンプ間の所望の接続パターンを構成することにより接続されるダミーバンプ数を変更することを特徴とする付記1に記載の半導体集積回路。
(付記3)
前記半導体集積回路の多層構造の内部に、前記ダミーバンプと接続された配線を備えることを特徴とする付記1に記載の半導体集積回路。
(付記4)
前記半導体集積回路の多層構造の内部に、前記ダミーバンプと接続されたキャパシタを備えることを特徴とする付記1に記載の半導体集積回路。
(付記5)
前記複数個所からそれぞれダミーパッドに接続されたインダクタと、
信号線がダミーパッドに接続されたトランジスタ回路とを更に備え、
該半導体集積回路の動作周波数帯に適合するように、該インダクタのダミーパッドと該トランジスタ回路のダミーパッドを前記基板側で接続することを特徴とする付記1に記載の半導体集積回路。
(付記6)
前記半導体集積回路には、動作周波数帯によって利得等の要求が異なる仕様に適合した異なるトランジスタ回路が複数搭載されていることを特徴とする付記5に記載の半導体集積回路。
前記接続を半導体集積回路を基板に実装後に調整可能であることを特徴とする付記1から6のいずれか1つに記載の半導体集積回路。
10a、12a 外部整合回路
11 高周波回路
12 出力整合回路
15 半導体集積回路
16 信号用バンプパッド
17 ダミーバンプパッド領域
18、21 ダミーバンプパッド
19 半田バンプ
20 基板
22 RFIC GND層
Claims (4)
- 実装する場合に、半田バンプで直接基板に接続される半導体集積回路であって、
該半導体集積回路の信号線に接続され、該基板に該半導体集積回路を実装する場合に半田バンプによって接着され、相互の接続が該基板側の配線によって行われる複数のダミーバンプと、
複数個所からそれぞれダミーパッドに接続されたインダクタと、
信号線がダミーパッドに接続されたトランジスタ回路と、
を備え、
該半導体集積回路の動作周波数帯に適合するように、該インダクタのダミーパッドと該トランジスタ回路のダミーパッドを前記基板側で接続することを特徴とする半導体集積回路。 - 前記基板側の配線は、該基板の前記半導体集積回路が実装される面と反対側の面、あるいは、該基板内部に引き出された配線を切断、あるいは、接続することに より、複数のダミーバンプ間の所望の接続パターンを構成することにより接続されたダミーバンプの数を変更することを特徴とする請求項1に記載の半導体集積 回路。
- 前記半導体集積回路の多層構造の内部に、前記ダミーバンプと接続された配線を備えることを特徴とする請求項1に記載の半導体集積回路。
- 前記半導体集積回路の多層構造の内部に、前記ダミーバンプと接続されたキャパシタを備えることを特徴とする請求項1に記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041515A JP4871164B2 (ja) | 2007-02-21 | 2007-02-21 | 半導体集積回路 |
US12/034,997 US7868409B2 (en) | 2007-02-21 | 2008-02-21 | Semiconductor integrated circuit with solder bump |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041515A JP4871164B2 (ja) | 2007-02-21 | 2007-02-21 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205975A JP2008205975A (ja) | 2008-09-04 |
JP4871164B2 true JP4871164B2 (ja) | 2012-02-08 |
Family
ID=39782946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007041515A Expired - Fee Related JP4871164B2 (ja) | 2007-02-21 | 2007-02-21 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7868409B2 (ja) |
JP (1) | JP4871164B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227271A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 電子装置および電子部品実装方法 |
JP2012160494A (ja) * | 2011-01-31 | 2012-08-23 | Japan Radio Co Ltd | 集積回路および中継基板 |
US8912649B2 (en) * | 2011-08-17 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy flip chip bumps for reducing stress |
US8928142B2 (en) | 2013-02-22 | 2015-01-06 | Fairchild Semiconductor Corporation | Apparatus related to capacitance reduction of a signal port |
US10050002B2 (en) * | 2013-11-19 | 2018-08-14 | Skyworks Solutions, Inc. | Managing parasitic capacitance and voltage handling of stacked radio frequency devices |
US9214426B1 (en) | 2014-07-11 | 2015-12-15 | Qualcomm Incorporated | Highly coupled spiral planar inductors structure at bump to compensate on die excess capacitance of differential I/O |
TWI747805B (zh) * | 2014-10-08 | 2021-12-01 | 日商索尼半導體解決方案公司 | 攝像裝置及製造方法、以及電子機器 |
JP6332547B2 (ja) * | 2015-02-27 | 2018-05-30 | 株式会社村田製作所 | キャパシタおよび電子機器 |
US10879341B2 (en) | 2016-01-20 | 2020-12-29 | Qualcomm Incorporated | Integrated device package comprising a real time tunable inductor implemented in a package substrate |
US10304623B2 (en) * | 2016-01-20 | 2019-05-28 | Qualcomm Incorporated | Integrated device package comprising a tunable inductor |
JP6524986B2 (ja) | 2016-09-16 | 2019-06-05 | 株式会社村田製作所 | 高周波モジュール、アンテナ付き基板、及び高周波回路基板 |
JP2018056228A (ja) * | 2016-09-27 | 2018-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置、システムインパッケージ、及び車載用システムインパッケージ |
JP7164653B2 (ja) * | 2021-03-18 | 2022-11-01 | アンリツ株式会社 | チップ実装構造及びチップ実装方法、並びにそれを用いたサンプリングオシロスコープ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3224978B2 (ja) * | 1995-10-27 | 2001-11-05 | 富士通株式会社 | 半導体装置 |
JPH09246426A (ja) * | 1996-03-04 | 1997-09-19 | Sony Corp | 表面実装型電子部品、配線基板、実装基板及び実装方法 |
JP2003152815A (ja) * | 2001-11-14 | 2003-05-23 | Hitachi Ltd | 通信用半導体集積回路 |
JP4217106B2 (ja) | 2003-05-23 | 2009-01-28 | パナソニック株式会社 | モノリシックマイクロ波集積回路 |
TWI228814B (en) * | 2003-06-26 | 2005-03-01 | United Microelectronics Corp | Parasitic capacitance-preventing dummy solder bump structure and method of making the same |
JP4498836B2 (ja) | 2004-06-23 | 2010-07-07 | 株式会社デンソー | 容量素子 |
JP2006222374A (ja) * | 2005-02-14 | 2006-08-24 | Fuji Film Microdevices Co Ltd | 半導体チップ |
US20060245308A1 (en) * | 2005-02-15 | 2006-11-02 | William Macropoulos | Three dimensional packaging optimized for high frequency circuitry |
-
2007
- 2007-02-21 JP JP2007041515A patent/JP4871164B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-21 US US12/034,997 patent/US7868409B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008205975A (ja) | 2008-09-04 |
US7868409B2 (en) | 2011-01-11 |
US20080290475A1 (en) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4871164B2 (ja) | 半導体集積回路 | |
US10784191B2 (en) | Interface structures and methods for forming same | |
JP4418250B2 (ja) | 高周波回路モジュール | |
US8299572B2 (en) | Semiconductor die with backside passive device integration | |
US7418251B2 (en) | Compact radio frequency harmonic filter using integrated passive device technology | |
EP2760132B1 (en) | Module substrate and duplexer module | |
JP2014053907A (ja) | 非半導体基板内に少なくとも部分的に配置された高q変圧器 | |
JP2007073849A (ja) | 電子回路モジュールとその製造方法 | |
WO2021084848A1 (ja) | 高周波モジュール及び通信装置 | |
US20070018298A1 (en) | Optimized multi-apparation assembly | |
KR20090067324A (ko) | 다중대역 송신단 모듈 및 이의 제조 방법 | |
US8581362B2 (en) | Wireless communication devices with in-package integrated passive components | |
US10154591B2 (en) | Passive device assembly for accurate ground plane control | |
JP4527570B2 (ja) | 高周波モジュ−ル及びそれを搭載した無線通信装置 | |
JP5087009B2 (ja) | チップレベルの集積化高周波受動素子、その製造方法、および、それを含むシステム | |
WO2011104774A1 (ja) | 半導体装置 | |
CN110767606B (zh) | 一种具有复合功能的电子元器件及其制造方法 | |
JP2010022030A (ja) | 高周波回路モジュール | |
WO2019065668A1 (ja) | 高周波モジュールおよび通信装置 | |
JP2010239344A (ja) | 無線回路モジュール | |
KR101872522B1 (ko) | 전력 결합기를 이용한 씨모스 전력 증폭기 | |
KR100593894B1 (ko) | 튜닝 가능한 집적 수동 소자 | |
JP2005223473A (ja) | 高周波電力増幅モジュール、半導体集積回路装置、およびその製造方法 | |
JP2005347889A (ja) | マザー基板及びその基板に搭載される高周波モジュール並びに無線通信機器 | |
KR101499948B1 (ko) | 집적 통신 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |