JP2007073849A - 電子回路モジュールとその製造方法 - Google Patents

電子回路モジュールとその製造方法 Download PDF

Info

Publication number
JP2007073849A
JP2007073849A JP2005261398A JP2005261398A JP2007073849A JP 2007073849 A JP2007073849 A JP 2007073849A JP 2005261398 A JP2005261398 A JP 2005261398A JP 2005261398 A JP2005261398 A JP 2005261398A JP 2007073849 A JP2007073849 A JP 2007073849A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
component
module
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005261398A
Other languages
English (en)
Inventor
Jun Ueda
順 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005261398A priority Critical patent/JP2007073849A/ja
Priority to TW095132899A priority patent/TW200723493A/zh
Priority to KR1020060086195A priority patent/KR100839067B1/ko
Priority to US11/517,402 priority patent/US20070053167A1/en
Publication of JP2007073849A publication Critical patent/JP2007073849A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly

Abstract


【課題】 小型でかつ薄型の電子回路モジュールを実現する。
【解決手段】 お互いに部品搭載面を対向させて組み合わされた第１の回路基板と第２の回路基板から構成され、前記第１の回路基板は外部基板と接する側のモジュールの底面外壁を成し、前記第２の回路基板はモジュールのもう一方の外壁を成す。
【選択図】 図１

Description

本発明は電子回路モジュールに関し、特に好ましくは小型、薄型が求められる携帯機器用高周波電子回路モジュールに関する。
携帯電話をはじめとする高周波無線機器に利用される高周波半導体部品においては、部品の小型化、生産時の組み立てや調整作業の容易化、部品の標準化などの要望により、機能素子である半導体集積回路部品とその周辺回路を構成する受動部品を回路基板上に実装して一体化した、高周波電子回路モジュールが主要な部品として使用されている。高周波電子回路モジュールは一般に、配線パターンが形成された低温焼成ガラスセラミックやアルミナセラミック、あるいはガラスエポキシなどをベースとした単層あるいは多層回路基板上に、パワーアンプや高周波スィッチ、ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｒｅ）などの半導体集積回路部品と、チップ部品と呼ばれる小型の抵抗やコンデンサ、コイルなどの受動部品を搭載して構成される。
近年、特に携帯用無線機器の小型化、高機能化の要求は強く、その構成部品である高周波電子回路モジュールの小型化への要望はますます強くなっている。例えば、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）やＢｌｕｅｔｏｏｔｈなどの新たな高周波無線データ通信機能を、携帯用パーソナルコンピュータや携帯電話などに付加機能として組み込むためには、小型の高周波機能部品が不可欠である。このような要求に対して、特許文献１や特許文献２に開示されているように、半導体集積回路部品や受動部品を立体構成に実装して実装密度をあげることにより、電子回路モジュールを小型化する方法が提案され実施されている。
特許文献１に示された方法によるモジュールの断面構造図を図７に示す。なお、図７は特許文献１から引用したものであり、図の符号は特許文献１に振られた番号をそのまま記載している。特許文献１に記載のモジュールの形成方法は、回路基板７の両主面のうち、外部の基板に接続するための電極が設けられた一方の主面７０２に凹部４１を形成し、その内部に半導体集積回路部品２０を配置し、もう一方の主面７０１に受動部品６１を配置することで、回路基板７の表と裏を使った立体構成の部品実装を行う方法である。この結果、半導体集積回路部品２０の裏側にも他の部品や回路が配置できるため、モジュールの面積を小さくすることができる。また凹部の中に半導体集積回路部品２０を配置することにより、モジュールの高さを低く抑えることを可能としている。
次に、特許文献２に示されたその他の方法によるモジュールの断面構造を図８に示す。図８は特許文献２から引用したものであり、図の符号は特許文献２に振られた番号をそのまま記載している。特許文献２に記載のモジュールの形成方法は、凹部３０が設けられ、半導体集積回路部品１００がその凹部に配置された第１の回路基板１０の上に、受動部品１１０が配置された第２の回路基板２０を重ねて組み立てることで、立体構成の部品実装を行う方法である。半導体集積回路部品１００の上にも他の部品や回路が配置できるため、モジュールの面積を小さくすることができる。
特開２００４−１４８０７号公報 特開２００３−１００９３７号公報
特許文献１に示されたモジュールのように、回路基板の第１の主面（表面）に整合回路やバイアス回路などを構成する受動部品を実装し、同回路基板の第２の主面（裏面）に設けた凹部にパワーアンプＩＣやスイッチＩＣなどの半導体集積回路部品を実装して形成されたモジュールの場合、モジュールが外部基板に実装されたとき、発熱源である半導体集積回路部品は凹部の底から吊るされた形となり、半導体集積回路部品で発生した熱は、部品の搭載面である凹部底面から、外部基板との接触面である回路基板の裏面まで設けられた放熱経路（図７における符号４３で示された電極）を経て、外部基板のヒートシンクまで伝達されることになる。このため放熱経路が長くなり、また、この放熱経路は回路基板内に設けられた配線パターンを避けて設置する必要があるため、充分太い経路を形成することは一般に困難であり、放熱性が非常に悪くなるという問題点がある。
放熱性が悪くなると動作中の半導体集積回路部品の温度が上昇し易くなり、動作可能温度範囲を狭めるため信頼性上好ましくない。また、基板構造が複雑なうえ、基板の両面に部品を実装するための特別な工法や設備が必要となり、組立てコストのアップに繋がってしまうという問題点がある。
特許文献２に示されたモジュールのように、外部基板と直接接触する第１の回路基板にパワーアンプＩＣやスイッチＩＣなどの半導体集積回路部品を、第２の回路基板に整合回路やバイアス回路等を構成するチップ抵抗やチップコンデンサなどの受動部品をそれぞれ搭載し、何れも部品搭載面を上向きにして、第１の回路基板の上に第２の回路基板を積み上げて構成したモジュールの場合、第１の回路基板の半導体集積回路部品の搭載面直下に基板を貫通する太い放熱経路を設けることによって半導体集積回路部品から発生した熱を容易に外部基板のヒートシンクに伝達することが可能であり、高い放熱性を得ることができる。しかし２枚の回路基板を積み重ねる構造上、モジュールの高さが大きくなってしまう問題がある。
特許文献１および特許文献２による構成のいずれのモジュールにおいても、モジュールの上面となる回路基板面に受動部品が搭載されているので、搭載部品の保護とモジュールの外形を所定の形状に形成するために何らかのカバー手段が必要となる。モジュールの上面には、製品番号をマークするため、あるいはモジュールをハンドリングする際に真空吸着するためにある程度の面積の平面が必要であり、特に小型モジュールの場合はカバー手段が必須である。このカバー手段は、一般的には、シールド効果を兼ねて金属ケースなどを取り付けるか、印刷法あるいはモールド金型を使用したトランスファーモールド法にて形成されたエポキシ樹脂などにより樹脂封止する方法が用いられる。これらの工程は、金属ケース材料や封止樹脂のための金型、樹脂材料が必要となりモジュールのコストアップに繋がっている。また、これらのカバー手段によりモジュールの高さが大きくなってしまう問題があり、特に特許文献２による構成の場合この問題が顕著である。
本発明は、上記問題を解決するためになされたものであり、小型で薄型で低コストであり、かつ良好な放熱性を得ることが可能な電子回路モジュールを実現するものである。
本発明による電子回路モジュールは、それぞれに部品が搭載され、互いに部品搭載面を対向させて保持された第１の回路基板と第２の回路基板と、を備え、
前記第１の回路基板は、該電子回路モジュールが実装される外部の回路基板と接する側のモジュール筐体の外壁を成し、前記第２の回路基板はモジュール筐体のもう一方の外壁を成す。
この構成によると、前記第２の回路基板の部品搭載面の裏面が、モジュール上面の外壁となってモジュールの外形を形成するので、さらなるカバー手段が不要となる。なお、ここで言う外壁とはモジュールの外側を構成する部材という意味であり、例えばその外側に導電層や保護膜を設けたような場合も、基板が外壁を構成している場合に含まれる。
また、前記第２の回路基板の部品搭載面の裏面を、接地電位に接続された導体膜で覆うようにする。この構成により、金属キャップと同様のシールド効果を得ることができる。
また、半導体集積回路部品は前記第１の回路基板に実装した。この構成により、半導体集積回路部品に発生する熱を短経路にて外部基板に放熱することが可能となる。
また、電子回路モジュールは、前記第１の回路基板と前記第２の回路基板にそれぞれ部品を搭載した後、それぞれの部品搭載面を対向させて接着することにより一体化して形成される。この製造方法により、半導体回路部品や受動部品の実装は従来の単体の回路基板実装と同じ工法や設備ですることができる。
本発明の電子回路モジュールによると、部品搭載面を対向させた２枚の回路基板を組み合わせた構造としたことにより、モジュールの外形を構成するさらなるカバー手段が不要となるため、モジュールの高さを小さくすることが容易となるとともに、コストダウンが可能となる。
（実施の形態１）
図１に本発明による電子回路モジュールの第１の実施の形態を説明するための断面構造図を、図２に本実施の形態の構造を示す斜視図を示した。また図３（ａ）、図３（ｂ）、図３（ｃ）には、本実施の形態の電子回路モジュールの機能を説明するための回路例を示した。なお、図２の斜視図においては構造をわかりやすくするために、第１の回路基板１と第２の回路基板２が分離した状態を示しており、また煩雑となるのを避けて一部の構成要素は省略している。
図３（ａ）に示した回路は高周波パワーアンプであり、回路図に示すように半導体集積回路である高周波パワーアンプＩＣと、その電源端子Ｖｃｃ１、Ｖｃｃ２及びＶｂｂの周辺回路を含んだものである。高周波パワーアンプは無線送信のために必要な大電力信号を得るために使用され、入力端子ＲＦｉｎに入力された信号を電力増幅して、出力端子Ｐｏｕｔに送信信号として出力する回路である。大きな電力を扱うため、一般的に高周波パワーアンプＩＣの発熱量は大きい。高周波パワーアンプＩＣはバイポーラトランジスタやＦＥＴなどの増幅素子からなる回路であり、これらの回路を高周波において良好に動作させるために、電源端子には負荷インピーダンスの調整や高周波カットのためのコンデンサやコイルが配線される。図３（ａ）の回路においてはコンデンサＣ１、Ｃ３がそれぞれ電源端子Ｖｃｃ１とＶｂｂに、Ｃ２とコイルの作用をする伝送線路Ｔ１が電源端子Ｖｃｃ２に配線されている。またＶｂｂ端子にはバイアス電位の調整のために抵抗Ｒ１が配線されている。
図３（ｂ）に示した回路は高周波スイッチ回路であり、半導体集積回路であるスイッチＩＣとその周辺回路で構成されている。高周波スイッチはコントロール端子Ｃｏｎｔ１、Ｃｏｎｔ２の信号に応じて、高周波端子Ｐｏｒｔ３への接続をＰｏｒｔ１あるいはＰｏｒｔ２に切り替える作用をもつ。スイッチＩＣは一般にＦＥＴをスイッチ素子として構成されており、高周波端子Ｐｏｒｔ１〜Ｐｏｒｔ３にはＤＣカットのためのコンデンサＣ４、Ｃ５，Ｃ６、コントロール端子Ｃｏｎｔ１，Ｃｏｎｔ２にはバイパスコンデンサＣ７、Ｃ８が必要となる。
以上は一例であるが、このように高周波半導体集積回路において周辺回路素子を外付けとしている理由は、半導体集積回路内に作りこんだ場合、集積回路内で大面積を占めてしまうためコストアップとなること、あるいは一部の素子を外付けとして回路調整可能とすることにより、良好な性能を引き出せるメリットが有ることによる。しかし、外付け素子が多い部品は使い勝手が悪く、これを改善するために、半導体集積回路部品とその周辺回路を構成する受動部品を回路基板上に実装して一体化した、電子回路モジュールが利用される。
さらに、図３（ｂ）に示した高周波スイッチ回路は、無線機器のアンテナ部において送信と受信の切り替えに使用される回路であり、高周波端子Ｐｏｒｔ３がアンテナに接続され、図３（ａ）に示したようなパワーアンプで増幅された送信用出力信号が高周波端子Ｐｏｒｔ１またはＰｏｒｔ２に入力されるような回路の使用形態も考えられる。このような場合は、図３（ｃ）のブロック図に示すように、図３（ａ）のパワーアンプと図３（ｂ）の高周波スイッチをモジュールとして一体化して、機能を集積化することにも利用される。
以下に示す実施の形態の説明は、図３（ａ）に示した高周波パワーアンプを例に説明するが、上記に示したその他の例のような種々の回路にも適用可能であり、発明の効果はこれに限定されるものではない。また、周辺回路素子を一体化し機能を集積化できることは、高周波に限らず電子回路モジュールによる一般的な作用であるから、本発明は高周波に限定されるものでもない。
図１及び図２に示した電子回路モジュールは、上述した高周波パワーアンプＩＣとその周辺回路を搭載したモジュールであり、それぞれ部品が搭載された第１の回路基板１と第２の回路基板２とが、部品搭載面を対向させて保持されて構成されている。半導体集積回路である高周波パワーアンプＩＣ３は第１の回路基板１に実装され、周辺回路部品であるコンデンサはチップコンデンサ６として第２の回路基板２に実装される。このように、発熱部品である半導体集積回路部品を外部基板と接触する第１の回路基板１に実装することで、外部基板のヒートシンクまでの放熱経路を短くできるので、良好な放熱性を確保することができる。また、本実施の形態においては、モジュールを構成する２枚の回路基板を対向させた際、第１の回路基板１の搭載部品と、第２の回路基板２の搭載部品がお互いに干渉しないように、部品搭載位置を考慮して回路パターンが形成されている。このような部品配置とすることで、モジュールの高さを小さく抑えることができる。
以下図１を用いて電子回路モジュールの構成を説明する。
第１の回路基板１は低温焼成ガラスセラミックを基板材として形成されている。あるいは、第１の回路基板１の基板材としてアルミナセラミックを使用してもよい。セラミック製基板は、充分な強度と良好な平坦性が実現でき、温度による寸法変化や誘電率の変化も小さいため、発熱源となる半導体集積回路部品を実装する回路基板材料として好適である。
第１の回路基板１の主回路基板１０１の部品搭載面には、高周波パワーアンプＩＣチップをダイボンドするためのエリア電極パターン１４ａと、ＩＣの信号端子や電源端子に接続される電極や伝送線路パターンを形成する電極パターン１４ｂが形成されている。また、部品搭載面の裏面には、外部基板の電源やＲＦｉｎ信号をモジュールに供給するための配線、或いはモジュールから出力されるＰｏｕｔ信号を外部基板に供給するための配線が接続される端子１１と、外部基板のヒートシンクを兼ねた接地電位に接続される接地端子１２が設けられている。部品搭載面の電極パターン１４ａ、１４ｂと裏面に設けられた端子１１、１２は、第１の回路基板１の主回路基板１０１に形成されたビアホール１３ａ、１３ｂによって互いに接続されている。特に、高周波パワーアンプＩＣ３が搭載されるエリア電極パターン１４ａの直下には放熱経路となる複数のビアホール１３ａが形成され、裏面に形成された接地端子１２への放熱対策が十分に施されている。
第１の回路基板１の外周には、電気経路を備えたフレーム手段として、複数のビアホール１５ａ、１５ｂ（図１においては作用の説明の便宜のため符号１５ａ、１５ｂとしているが、構造は同一のものであり、その他の図においては符号１５で代表して示している。）を内蔵した接合壁１０２が設けられている。ビアホール１５ａ、１５ｂは内部に導体が形成された貫通孔であり、これらのビアホールは接合壁１０２の上端面から底面まで貫通して、導通可能な電気経路を形成している。ビアホール１５ａ、１５ｂの底面側端子は、第１の回路基板１の主回路基板１０１上に形成された電極パターン１４ｂに接続され、上端側端子は接合壁１０２の上面に露出して第１の回路基板１上の電気回路を第２の回路基板２に接続するための接続電極を形成している。さらに、ビアホール１５ｂは、第１の回路基板１の主回路基板１０１に設けられたビアホール１３ｂを介して接地端子１２に接続されており、これを介して接地電位を第２の回路基板２に接続することができる。
このような接合壁１０２は、部品搭載領域を囲むフレーム形状に成形された基板材にビアホール１５ａ、１５ｂを加工し、主回路基板１０１に積層して焼成する、などの方法で形成することができる。接合壁１０２は、高周波パワーアンプＩＣ３やチップコンデンサ６などの部品を搭載する空間を確保するためのフレーム手段であるから、これらの部品の高さを考慮して充分な高さとなるように形成されている。
高周波パワーアンプＩＣ３は、銀ペーストなどの導電性樹脂でエリア電極パターン１４ａにダイボンドされ、金ワイヤー４で回路基板の電極パターン１４ｂと電気接続されている。組立工程中のダメージからの保護と耐候性の向上のため、高周波パワーアンプＩＣ３と金ワイヤー４はポッティング樹脂５によりコートされている。
本実施の形態において第２の回路基板２には、発熱源となる部品が搭載されないため、低コストである多層配線ガラスエポキシ基板を使用した。しかし、第２の回路基板２を形成する材料はこれに限られず、例えば、第１の回路基板１に使用したようなセラミック材料による多層基板を使用できる。これらの材料を使用した場合は、コンデンサやコイルなどの受動素子を基板内層に作りこむことが可能であり、搭載部品を削減あるいはゼロとすることができる。従って、さらに小型化、薄型化が要求される場合はこれを使用することも好適である。
第２の回路基板２の回路パターンは、部品搭載面に形成された電極パターン２４と、基板内層に形成された電極パターン２３と、部品搭載面の裏面に形成された接地メタル２２と、により構成され、各層のメタルはビアホール２５により相互接続されている。
第２の回路基板２の部品搭載面の電極パターン２４にはチップ部品をハンダ付けするためにハンダパッドが設けられ、ここにチップコンデンサ６が実装されている。さらに、第２の回路基板２の部品搭載面には、第１の回路基板１の接合壁１０２に設けられたビアホール１５ａ、１５ｂと対向する位置に接続電極２６が設けられており、２つの回路基板はここで電気的に接続される。
接地メタル２２は第２の回路基板２に設けられたビアホール２５と、第１の回路基板１の接合壁１０２に設けられたビアホール１５ｂと、第１の回路基板１の主回路基板１０１を貫通するビアホール１３ｂを介して外部基板の接地電位に接続されている。接地メタル２２は部品搭載面の裏面のほぼ全面に亘って形成されており、第２の回路基板に設けられた回路における伝送線路の接地面として作用するとともに、電子回路モジュールの回路と外部とを電磁気的に遮断するシールドとして作用する。
以上説明したように、本実施の形態による電子回路モジュールは、２枚の回路基板により立体的に回路を構成できるので小型に形成することができる。また、第１と第２の回路基板の部品搭載面を対向させて保持させたことにより、全ての搭載部品は２つの回路基板の内側に内包されるため、電子回路モジュールが外部基板に実装された際に外部基板側と相対する側（つまり図１では紙面に向かって上側）となる第２の回路基板の部品搭載面の裏面を、モジュールの筐体外壁とすることができる。このため、２枚の回路基板以外に搭載部品をカバーするための更なる手段は不要となる。この第２の回路基板の部品搭載面の裏面には接地電位に接続された接地メタルを設けることができるので、シールドのためのキャップ手段も必要なく、薄型であると同時に低コストを実現することができる。
発熱部品である半導体集積回路部品を、外部基板と接触する側の第１の回路基板に実装することにより、良好な放熱性を確保することもできる。また、図１に示したように、搭載する部品の大きさと位置を考慮し、第１の回路基板と第２の回路基板を組み合わせる際にそれぞれの搭載部品がお互い干渉しないようレイアウトすることにより、従来のものに比べて更に薄く電子回路モジュールを形成することが可能である。
次に、本発明による電子回路モジュールの製造方法を簡単に説明する。図４に工程を説明するための断面図を示した。
図４（ａ）は第１の回路基板に部品が実装された状態を示すものである。第１の回路基板１には接合壁１０２が形成され、接合壁にはビアホール１５が形成されている。接合壁１０２は、部品搭載領域を囲むフレーム状に成形された基板材を積層して焼成することによって形成した。本実施の形態において第１の回路基板１は、回路パターンが形成された主となる回路基板１０１を含めて３層の低温焼成ガラスセラミック基板材で構成されており、このうち上の２層が接合壁１０２を構成し、第２の回路基板２との間に空間を形成して両基板を保持する。部品を搭載する空間を確保するために接合壁１０２は搭載部品より高くなるように形成する必要があり、本実施の形態では２５０μｍ厚の基板材を使用して５００μｍの高さの接合壁を形成した。
第１の回路基板１には高周波パワーアンプＩＣ３がダイボンドされ、金ワイヤー４により基板上の電極パターン１４ｂとＩＣの端子がワイヤーボンドされて接続される。この後、工程中のダメージ保護や耐候性確保のため、エポキシ樹脂などのポッティング樹脂５で高周波パワーアンプＩＣ３と金ワイヤー４がコートされる。なおＩＣ単体で充分耐候性が確保できており、また工程の手順上ダメージの心配が無ければ、ポッティング樹脂のコートは省略してもよい。
図４（ｂ）は第２の回路基板に部品が実装された状態を示すものである。第２の回路基板２には受動部品であるチップコンデンサ６が実装される。チップ部品を接続するハンダパッドには、あらかじめスクリーン印刷などの方法でハンダペーストが塗布され、部品を所定の位置に搭載後オーブンでリフローされハンダ溶接される。続いてハンダ溶接部の保護のため、アンダーフィル材８が塗布され硬化される。なお、保護材としてポッティング樹脂を塗布してもよいし、信頼性上問題がない場合は保護材を省略してもよい。
上記第１の回路基板１および第２の回路基板２への部品実装方法は、一般的な単体基板への部品実装方法と同じであり、特別な設備や工程は必要ない。
図４（ｃ）に示すように、それぞれの回路基板に部品が実装された後、第１の回路基板１と第２の回路基板２は、それぞれの部品搭載面が対向した状態にされて組み合わされる。第２の回路基板２の部品実装面には、接合壁１０２に設けられたビアホール１５と対向する位置に接続電極２６が設けられており、組み合わせ工程によって接合壁１０２上端に露出したビアホール１５の電極と接続される。
組み合わせ工程は以下のような方法で実施できる。
第１の回路基板１に設けられた接合壁１０２の上端に露出するビアホール１５の電極と、第２の回路基板２に設けられた接続電極２６にハンダペースト３１を塗布した後、第１の回路基板１の上に第２の回路基板２を位置合わせして置く。前記ハンダペーストにより仮接着された状態で、ハンダペースト３１の溶融条件に適合した温度プロファイルが設定されたリフロー炉に通し、ハンダペースト３１中のハンダを溶融して電極を溶接する。ハンダ溶接によりビアホール１５とこれに対向する接続電極２６が電気的に接続されて回路が完成するとともに、２枚の回路基板が機械的にも接着されてモジュールが完成する。（図４（ｄ））この際、第２の回路基板２へチップ部品を搭載するときに用いたものよりも融点が低いハンダペーストを使用するのが好ましいが、ハンダが再溶融してもハンダの表面張力によりチップ部品が脱落することはないので同一融点のものであっても使用可能である。
あるいは、組み合わせ工程は、ビアホール１５の電極が露出する接合壁１０２の上端全体に、異方導電性接着剤を塗布またはフィルム状の異方導電性接着剤を貼ったのち、第１の回路基板１の上に第２の回路基板２を位置合わせして置き、加重をかけながら１００〜２００℃の処理で接着剤を硬化して接着する。異方伝導性接着剤に含まれる導電粒子により、ビアホール１５とこれに対向する接続電極２６が電気的に接続されて回路が完成するとともに、２枚の回路基板が機械的にも接着されてモジュールが完成する。
本実施の形態では、接合壁１０２が第１の回路基板１の外周に設けられた例を示したが、必ず第１の回路基板１に付随する必要はなく、第２の回路基板２に形成されていてもよい。この場合は、接続電極２６は第１の回路基板に形成される。また、組み合わせて所定の高さとなるような高さで、両方の基板にそれぞれ接合壁を形成してもよい。この場合は、双方の接合壁端に露出するビアホールの電極を合わせて接続して組み立てられる。
（実施の形態２）
図５（ａ）から（ｃ）に本発明による第２の実施の形態を説明するための断面構造図を示す。搭載される回路例は図３に示した高周波パワーアンプ回路と同じものである。図５（ａ）は第１の回路基板に部品が実装された状態を、図５（ｂ）は第２の回路基板に部品が実装された状態を、図５（ｃ）はモジュール組み立て後の状態をそれぞれ示している。なお、第１の実施の形態と共通の構成要素には同じ符号を付して説明を簡略にしている。
半導体集積回路である高周波パワーアンプＩＣ３が実装された第１の回路基板１と、受動部品であるチップコンデンサ６が実装された第２の回路基板２が、部品搭載面を対向させて保持されて構成される点では第１の実施の形態と同様である。本実施の形態においては、第１の回路基板１にキャビティ構造のＩＣ搭載エリアが設けられており、高周波パワーアンプＩＣ３はキャビティ２０２の中に埋め込まれるように搭載される。このような搭載方法とすることで、対向する第２の回路基板２上の部品搭載位置に係らずモジュールの高さを低く抑えることができる。
第１の回路基板１は低温焼成ガラスセラミックの積層基板であり、基板の両表面及び内層に形成された電極パターン（図５（ａ）において符号１１、１２、１４ａ、１４ｂ、２０４で示した電極など）と、これらの各層の電極パターンを接続するために設けられたビアホール１３ａ、１３ｂにより所望の配線パターンや電極が形成されている。部品搭載面には、高周波パワーアンプＩＣ３が搭載されるキャビティ２０２が形成され、キャビティ底部にはビアホール１３ａで充分放熱対策されたダイボンド用のエリア電極パターン１４ａと、ＩＣの端子とワイヤー接続される配線の電極パターン１４ｂが設けられている。また、部品搭載面の外周には、組み合わせられた際、対向する第２の回路基板２の回路と電気的に接続するための接続電極２０４が設けられている。部品搭載面の裏面には、外部基板から電源やＲＦｉｎ信号をモジュールに供給するための配線、或いはモジュールから出力されるＰｏｕｔ信号を外部基板に供給するための配線が接続される端子１１と、外部基板のヒートシンクを兼ねた接地電位に接続される接地端子１２が設けられている。
高周波パワーアンプＩＣ３は、キャビティ２０２の底部に設けられたエリア電極にダイボンドされ、金ワイヤー４で回路基板の電極と接続されている。そして、高周波パワーアンプＩＣ３とＡｕワイヤー４の保護のためポッティング樹脂５がキャビティ２０２に充填される。なお、本実施の形態においては、高周波パワーアンプＩＣ３とＡｕワイヤー４の保護のためポッティング樹脂５をキャビティ２０２に充填する工法を用いたが、このキャビティ構造を利用して金属キャップでシールする工法としてもよい。
第２の回路基板２は、高周波パワーアンプＩＣ３の電源端子周辺の回路パターンが形成された多層配線ガラスエポキシ樹脂基板である。回路パターンは、部品搭載面に形成された電極パターン２４と、基板内層に形成された電極パターン２３と、部品搭載面の裏面に形成された接地メタル２２と、により構成され、各層のメタルはビアホール２５により相互接続されている。部品搭載面の電極パターン２４にはチップ部品をハンダ付けするためにハンダパッドが設けられ、ここに受動部品であるチップコンデンサ６が実装されている。
部品搭載面の外周には、ビアホール２０８を内蔵した接合壁２０７が形成され、接合壁上端面にはビアホール端が露出して電極を形成している。ビアホール２０８は第１の回路基板１に設けられた接続電極２０４と対応する位置に設けられており、第１の回路基板と組み合わされて接続電極２０４と回路接続される。このような接合壁２０７は、部品搭載領域を囲むフレーム形状に形成した回路基板と同一材料の基板材にビアホール２０８を加工し、これを主となる回路基板２０６に積層することにより形成することができる。
第１の実施の形態１と同様、第２の回路基板２の部品搭載面の裏面はほぼ全面に亘って接地メタル２２が形成されており、接地メタル２２は第２の回路基板２に設けられた伝送線路の接地面として作用するとともに、電子回路モジュールと外部とを電磁気的に遮断するシールドとして効果的に作用する。
第１の回路基板１と第２の回路基板２の接着は、第１の実施の形態と同じ方法で実施できる。
以上のように、本実施の形態による電子回路モジュールは、２枚の回路基板により立体的に回路を構成できるので小型に形成することができる。また、第１と第２の回路基板の部品搭載面を対向させて保持させたことにより、全ての搭載部品は２つの回路基板の内側に内包されるため、電子回路モジュールが外部基板に実装された際に外部基板側と相対する側（つまり図５（Ｃ）では紙面に向かって上側）となる第２の回路基板の部品搭載面の裏面をモジュールの筐体外壁とすることができる。この第２の回路基板の部品搭載面の裏面には接地電位に接続された接地メタルを設けることができるので、シールドのためのカバー手段も不要となり薄型であると同時に低コストである。また、発熱部品である半導体集積回路部品は、外部基板と接触する側の第１の回路基板に実装されることにより、良好な放熱性を確保することもできる。また、第１の回路基板にキャビティ構造のＩＣ搭載エリアを設けて、集積回路部品をキャビティの中に埋め込むように搭載することで、対向する第２の回路基板上の部品搭載位置に係らずモジュールの高さを低く抑えることが可能となる。
（実施の形態３）
図６は本発明による第３の実施の形態を説明するための、電子回路モジュールの斜視図である。本実施の形態は、接合壁に備える電気経路として、ビアホールの代わりにキャスタレーションを使用した例である。その他の構成は第１の実施の形態に示した例と略同一であるので、同一の構成要素には同じ符号を付し重複する説明は省略する。斜視図においては、構造をわかりやすくするために、第１の回路基板１と第２の回路基板２が分離した状態を示しているが、モジュールの完成形は２つの基板が接着された状態である。また、図が煩雑となるのを避けて、第１の実施の形態において示した図２と同様、一部の構成要素は省略している。
電子回路モジュールは、半導体集積回路である高周波パワーアンプＩＣ３が実装された第１の回路基板１と、受動部品であるチップコンデンサ６が実装された第２の回路基板２が、部品搭載面を対向して保持されて構成される。
本実施の形態においては、第１の回路基板１の外周にキャスタレーション３０３を加工した接合壁３０２が設けられている。キャスタレーションは接合壁側面に形成された断面半円形の溝部の内面に導電体膜が形成された構造となっており、接合壁の上端面と底面の間に導通可能な電気経路を形成している。キャスタレーション３０３の底面側端は、第１の回路基板１の主回路基板１０１上に形成された回路パターンに接続され、上端面側端は接合壁３０２の上面に形成された第１の接続電極３０４に接続される。
接合壁３０２は、第１の回路基板１の主回路基板１０１と同じ基板材料を使用して、例えば低温焼成ガラスセラミック基板やアルミナセラミック基板を積層して形成される。また、接合壁側面のキャスタレーションは次のような方法で形成される。
通常、回路基板は大判の基板材シートに複数個同時に形成され、これを分割することによって個別の回路基板が得られる。従って、回路基板の外縁である接合壁３０２の外周側面は、このように分割された回路基板の断面となっている。キャスタレーションは、この分割線上にパンチングなどの方法で貫通孔を形成し、内面にＡｇやＣｕを主成分とする導電膜を形成したものである。個別の回路基板に分割する際、貫通孔を横断する線で分離された断面がキャスタレーションとなる。キャスタレーションはビアホールと比較して大きな電極面積を得ることができるので、大電流や、低損失な伝送が要求される場合は好適である。
第２の回路基板２は、第１の実施の形態で説明した実施例と同じ構成、構造のものである。部品搭載面には、第１の接続電極３０４と対応する位置に、第２の回路基板上の回路パターンと繋がる第２の接続電極３０６が設けられており、第１の回路基板１と組み合わされた際、これらの接続電極を介して２つの回路基板が電気的に接続される。第１の回路基板１と第２の回路基板２の接着は、第１の実施の形態で説明したものと同じ方法で実施できる。
本実施の形態において、キャスタレーションを備えた接合壁は必ずしも第１の回路基板に設けられる必要はなく、第２の回路基板２に形成されていてもよい。また、組み合わせて所定の高さとなるような高さで、両方の基板にそれぞれ接合壁を形成してもよい。
以上のように、本実施の形態によると、第１の実施の形態、第２の実施の形態と同様、第１と第２の回路基板の部品搭載面を対向させて保持して構成したことにより、小型で薄型の低コスト電子回路モジュールを実現することができる。また、第１の回路基板と第２の回路基板の電気的接続手段としてキャスタレーションを使用したことにより、低損失な接続が可能となり、例えば、携帯電話などの５００ｍＷを超えるような大電力のアプリケーションへの対応が容易となる。さらに、キャスタレーションを備えた接合壁にビアホールを内蔵することも可能であり、多信号への対応も容易とするものである。
本発明の電子回路モジュールの第１の実施の形態を示す断面構造図である。 図１に示した電子回路モジュールの斜視図である。 本発明の電子回路モジュールを説明するための回路図である。 図１に示した電子回路モジュールの組み立て工程図である。 本発明の第２の実施の形態を説明するための断面構造図である。 本発明の第３の実施の形態を説明するための斜視図である。 背景技術の電子回路モジュールを説明するための断面構造図である。 その他の背景技術を説明するための断面構造図である。
符号の説明
１ 第１の回路基板
２ 第２の回路基板
３ パワーアンプＩＣ
４ 金ワイヤー
５ ポッティング樹脂
６ チップコンデンサ
８ アンダーフィル材
１１ 第１の回路基板裏面に設けられた端子
１２ 第１の回路基板裏面に設けられた接地端子
１３ａ、１３ｂ 第１の回路基板の主回路基板に設けられたビアホール
１４ａ、１４ｂ 第１の回路基板に設けられた電極パターン
１５、１５ａ、１５ｂ、２０８ 接合壁に設けられたビアホール
２２ 第２の回路基板裏面に設けられた接地メタル
２３，２４ 第２の回路基板に設けられた電極パターン
２５ 第２の回路基板に設けられたビアホール
２６、２０４、３０４、３０６ 第１と第２の回路基板を接続する接続電極
３１ ハンダペースト
１０１ 第１の回路基板の主回路基板
２０２ キャビティ
２０６ 第２の回路基板の主回路基板
１０２、２０７、３０２ 接合壁
３０３ 接合壁に設けられたキャスタレーション

Claims (9)

  1. 半導体基板に形成されたトランジスタ集積回路である半導体集積回路部品と、前記半導体集積回路部品の周辺回路を構成する受動素子部品と、を有する電子回路モジュールであって、
    前記半導体集積回路部品及び前記受動素子部品のうちの少なくとも一方を部品搭載面に備えた第１の回路基板及び第２の回路基板を有し、
    前記第１の回路基板及び前記第２の回路基板は部品搭載面を互いに対向させて保持して形成され、
    前記第１の回路基板が、前記電子回路モジュールが実装される外部の回路基板と接する側の筐体の外壁を成し、前記第２の回路基板がモジュール筐体のもう一方の外壁を成すことを特徴とする電子回路モジュール。
  2. 前記第１の回路基板と前記第２の回路基板を電気的に接続するための電気経路が形成されたフレーム部を備え、
    前記第１の回路基板と前記第２の回路基板は、前記フレーム部を介して互いに部品搭載面を対向させて接着されていることを特徴とする請求項１に記載の電子回路モジュール。
  3. 前記フレーム部は、前記第１の回路基板と前記第２の回路基板のうち少なくとも一方の回路基板の部品搭載面に備えられた、ビアホールを内蔵した接合壁であることを特徴とする請求項２に記載の電子回路モジュール。
  4. 前記フレーム部は、前記第１の回路基板と前記第２の回路基板のうち少なくとも一方の回路基板の部品搭載面に備えられた、キャスタレーションを持つ接合壁であることを特徴とする請求項２に記載の電子回路モジュール。
  5. 前記第２の回路基板の部品搭載面の裏面に、接地電位に接続された導体膜を有することを特徴とする、請求項１から請求項４のいずれかに記載の電子回路モジュール。
  6. 前記第１の回路基板に前記半導体集積回路部品が搭載されていることを特徴とする請求項１から請求項５のいずれかに記載の電子回路モジュール。
  7. 前記第１の回路基板と前記第２の回路基板を対向させたとき、それぞれの回路基板に搭載された部品と相対する他方の回路基板上の位置に部品が搭載されないよう、前記第１の回路基板と前記第２の回路基板の部品配置がレイアウトされていることを特徴とする請求項１から請求項６のいずれかに記載の電子回路モジュール。
  8. 前記半導体集積回路部品及び前記受動部品の一部あるいは全部が樹脂で覆われていることを特徴とする請求項１から請求項７のいずれかに記載の電子回路モジュール。
  9. 請求項３あるいは請求項４に記載の電子回路モジュールを製造する方法であって、
    前記第１の回路基板と前記第２の回路基板は、それぞれの回路基板に部品を搭載した後に部品搭載面を対向させて組み合わされ、前記接合壁の端面に備えられた一方の回路基板の電極と、対向する他方の回路基板に備えられた電極とが、ハンダ溶接または異方電導樹脂にて接着されることにより一体化されることを特徴とした電子回路モジュールの製造方法。
JP2005261398A 2005-09-08 2005-09-08 電子回路モジュールとその製造方法 Pending JP2007073849A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005261398A JP2007073849A (ja) 2005-09-08 2005-09-08 電子回路モジュールとその製造方法
TW095132899A TW200723493A (en) 2005-09-08 2006-09-06 Electronic circuit module and manufacturing method thereof
KR1020060086195A KR100839067B1 (ko) 2005-09-08 2006-09-07 전자 회로 모듈과 그 제조 방법
US11/517,402 US20070053167A1 (en) 2005-09-08 2006-09-08 Electronic circuit module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005261398A JP2007073849A (ja) 2005-09-08 2005-09-08 電子回路モジュールとその製造方法

Publications (1)

Publication Number Publication Date
JP2007073849A true JP2007073849A (ja) 2007-03-22

Family

ID=37829870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005261398A Pending JP2007073849A (ja) 2005-09-08 2005-09-08 電子回路モジュールとその製造方法

Country Status (4)

Country Link
US (1) US20070053167A1 (ja)
JP (1) JP2007073849A (ja)
KR (1) KR100839067B1 (ja)
TW (1) TW200723493A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294587A (ja) * 2007-05-22 2008-12-04 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
WO2011161904A1 (ja) * 2010-06-21 2011-12-29 パナソニック株式会社 光学ヘッド及び光情報装置
WO2013099194A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 半導体装置およびその製造方法
WO2016047005A1 (ja) * 2014-09-25 2016-03-31 日本電気株式会社 アンテナシステム
WO2018043129A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよびその製造方法
JP2018088475A (ja) * 2016-11-29 2018-06-07 Tdk株式会社 電子機器、電源装置および電子機器の製造方法
JP2019057606A (ja) * 2017-09-20 2019-04-11 株式会社村田製作所 電子モジュール
JP2019110453A (ja) * 2017-12-19 2019-07-04 新光電気工業株式会社 電子装置及び電子モジュール

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103119703B (zh) 2010-09-23 2016-01-20 高通Mems科技公司 集成的无源器件和功率放大器
JP6176817B2 (ja) 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
DE102011054818A1 (de) * 2011-10-26 2013-05-02 Hella Kgaa Hueck & Co. Elektronische Schaltung
TWI501373B (zh) * 2012-06-06 2015-09-21 Cmsc Inc 具線路佈局之預注成形模穴式立體封裝模組
US9041176B2 (en) 2012-10-08 2015-05-26 Qualcomm Incorporated Hybrid semiconductor module structure
TWI514663B (zh) * 2012-10-18 2015-12-21 Asustek Comp Inc 無線通訊裝置及其天線系統
US11189907B2 (en) * 2017-02-28 2021-11-30 Toyota Motor Europe Three-dimensional electronic circuit
KR102274631B1 (ko) 2018-06-15 2021-07-08 박성민 지지력과 완충력을 구비한 자전거 안장.
JP2021158554A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021158556A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
JP2000138340A (ja) * 1998-10-30 2000-05-16 Taiyo Yuden Co Ltd ハイブリッドモジュール
JP3715120B2 (ja) 1998-12-11 2005-11-09 太陽誘電株式会社 ハイブリッドモジュール
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
JP2003086755A (ja) 2001-09-11 2003-03-20 Sony Corp ハイブリッドモジュール
JP2003100937A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP3907461B2 (ja) * 2001-12-03 2007-04-18 シャープ株式会社 半導体モジュールの製造方法
JP2004128288A (ja) 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置および電子装置
US7488895B2 (en) * 2003-09-29 2009-02-10 Panasonic Corporation Method for manufacturing component built-in module, and component built-in module
KR100585227B1 (ko) * 2004-03-12 2006-06-01 삼성전자주식회사 열 방출 특성이 개선된 반도체 적층 패키지 및 이를이용한 메모리 모듈

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294587A (ja) * 2007-05-22 2008-12-04 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
JP5622847B2 (ja) * 2010-06-21 2014-11-12 パナソニック株式会社 光学ヘッド及び光情報装置
WO2011161904A1 (ja) * 2010-06-21 2011-12-29 パナソニック株式会社 光学ヘッド及び光情報装置
CN102483935A (zh) * 2010-06-21 2012-05-30 松下电器产业株式会社 光学头以及光信息装置
CN102483935B (zh) * 2010-06-21 2015-05-20 松下电器产业株式会社 光学头以及光信息装置
US8488431B2 (en) 2010-06-21 2013-07-16 Panasonic Corporation Optical head and optical information device
WO2013099194A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 半導体装置およびその製造方法
JP2013138129A (ja) * 2011-12-28 2013-07-11 Panasonic Corp 半導体装置およびその製造方法
WO2016047005A1 (ja) * 2014-09-25 2016-03-31 日本電気株式会社 アンテナシステム
US10404656B2 (en) 2014-09-25 2019-09-03 Nec Corporation Antenna system
WO2018043129A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよびその製造方法
JPWO2018043129A1 (ja) * 2016-08-31 2019-06-24 株式会社村田製作所 回路モジュールおよびその製造方法
US10930573B2 (en) 2016-08-31 2021-02-23 Murata Manufacturing Co., Ltd. Circuit module and manufacturing method therefor
JP2018088475A (ja) * 2016-11-29 2018-06-07 Tdk株式会社 電子機器、電源装置および電子機器の製造方法
JP2019057606A (ja) * 2017-09-20 2019-04-11 株式会社村田製作所 電子モジュール
JP2019110453A (ja) * 2017-12-19 2019-07-04 新光電気工業株式会社 電子装置及び電子モジュール

Also Published As

Publication number Publication date
KR100839067B1 (ko) 2008-06-19
US20070053167A1 (en) 2007-03-08
KR20070029081A (ko) 2007-03-13
TW200723493A (en) 2007-06-16

Similar Documents

Publication Publication Date Title
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
JP2004296613A (ja) 半導体装置
JP2004214258A (ja) 半導体モジュール
JPH11214578A (ja) Ｍｍｉｃパッケージ
JPWO2006011508A1 (ja) 複合型電子部品及びその製造方法
US6301122B1 (en) Radio frequency module with thermally and electrically coupled metal film on insulating substrate
US11121099B2 (en) Semiconductor device
JP5577694B2 (ja) 部品内蔵モジュール
WO2020012598A1 (ja) 半導体装置
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP3515854B2 (ja) 高周波電力増幅回路装置
JP2006120996A (ja) 回路モジュール
US20150187676A1 (en) Electronic component module
JP2004071597A (ja) 半導体モジュール
JP2004111938A (ja) 半導体装置
JP2003086755A (ja) ハイブリッドモジュール
JP2005340713A (ja) マルチチップモジュール
JP2005228811A (ja) 半導体装置
JP2006049602A (ja) 半導体装置およびその製造方法
JP3410398B2 (ja) 電力増幅モジュール
JP2007201517A (ja) 半導体装置
JP2000133765A (ja) 高周波集積回路装置
JP2006324540A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512