JP2004296613A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004296613A
JP2004296613A JP2003084738A JP2003084738A JP2004296613A JP 2004296613 A JP2004296613 A JP 2004296613A JP 2003084738 A JP2003084738 A JP 2003084738A JP 2003084738 A JP2003084738 A JP 2003084738A JP 2004296613 A JP2004296613 A JP 2004296613A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
semiconductor
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003084738A
Other languages
English (en)
Inventor
Satoshi Konishi
聡 小西
Tsuneo Endo
恒雄 遠藤
Koichi Nakajima
浩一 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003084738A priority Critical patent/JP2004296613A/ja
Priority to US10/809,450 priority patent/US6949835B2/en
Publication of JP2004296613A publication Critical patent/JP2004296613A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

【課題】小型化を図る。
【解決手段】主面４ｂおよび裏面４ｃを有したモジュール基板４と、モジュール基板４にフリップ接続された下段チップ７と、下段チップ７上にフェイスアップ実装で重ねて配置された上段チップ２と、上段チップ２の背面２ｂに配置された共通電極１２と、上段チップ２とモジュール基板４とを接続する複数のワイヤ５と、共通電極１２とモジュール基板４とを接続する複数のワイヤ５と、モジュール基板４に実装された複数のチップ部品３と、モジュール基板４の主面４ｂ側に形成された封止部６とからなり、共通電極１２がワイヤ５によってモジュール基板４に接続されて上段チップ２のＧＮＤの強化を図るとともに、下段チップ７がフリップ接続であるため、上段チップ２と下段チップ７のチップサイズの差を少なくしてパワーアンプモジュール１の小型化を図る。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、パワーアンプモジュールなどのモジュールの小型化に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の小型化を図った構造として、半導体チップを重ね合わせて配置するＳＣＰ（Ｓｔａｃｋｅｄ Ｃｈｉｐｓ Ｐａｃｋａｇｅ）構造が知られており、前記ＳＣＰでは、下層チップ上にこれより小さな上層チップが重ねられ、これによって２段にチップが構成されて小型化を図っている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平７−５８２８０号公報（第３頁、図２）
【０００４】
【発明が解決しようとする課題】
携帯電話機などの通信端末機器には多くの電子部品が組み込まれており、そのうち携帯電話機の送信系に組み込まれる高周波増幅装置（パワーアンプモジュール）も急速な小型・高機能化が進んで来ている。通信方式の１つとしてＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式が知られている。
【０００５】
このＧＳＭ方式用のパワーアンプモジュールの外形寸法は、現状では縦１０ｍｍ、横８ｍｍの大きさであるが、次世代のモジュールでは縦６ｍｍ、横５ｍｍの大きさのものが主流になると想定される。
【０００６】
また、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ 符号分割多元接続）分野においても現状の縦６ｍｍ、横６ｍｍのものが、縦５ｍｍ、横５ｍｍ、さらには縦４ｍｍ、横４ｍｍと順次要請されるものと想定できる。
【０００７】
このような超小型のパワーアンプモジュールでは、配線基板構成のモジュール基板における表面の二次元的な部品実装だけでは、トランジスタなどの能動素子を組み込んだ半導体チップや、抵抗（チップ抵抗）、コンデンサ（チップコンデンサ）などの受動素子からなるチップ部品が搭載できなくなり、三次元実装が必要になる。
【０００８】
そこで、パワーアンプモジュールの小型化を図る上で、半導体チップを重ねる構造について本発明者が検討した結果、以下のような問題点を見出した。
【０００９】
パワーアンプモジュールで半導体チップを重ね合わせる構造を採用すると、下段チップの上に配置された上段チップは、そのＧＮＤ（グランド）接続をチップ裏面で行うことが困難であるため、上段チップのＧＮＤを大きな面積で確保することが難しい。したがって、パワーアンプモジュールが、例えば、３段階に入力信号を増幅する増幅回路を有している場合、上段チップには初段の増幅回路しか組み込むことができない。
【００１０】
その結果、下段チップに２段めと３段めの増幅回路を組み込むことになり、上段チップと下段チップのサイズの差が大きくなって両者のサイズがアンバランスとなり、これにより、モジュール製品の小型化が十分に図れないことが問題である。
【００１１】
さらに、上段チップは、そのサイズが小さくなるため、ワイヤ長さが長くなってアセンブリプロセスが難しくなることが問題である。
【００１２】
本発明の目的は、小型化を図る半導体装置を提供することにある。
【００１３】
本発明のその他の目的は、信頼性の向上を図る半導体装置を提供することにある。
【００１４】
本発明のその他の目的は、組み立て性の向上を図る半導体装置を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１７】
すなわち、本発明は、それぞれ素子が半導体基板上に形成された第１の半導体チップと第２の半導体チップを有するものであり、主面および裏面を有した配線基板と、前記配線基板の主面に実装された前記第２の半導体チップと、前記第２の半導体チップに重ねて配置された前記第１の半導体チップと、前記第１の半導体チップの前記第２の半導体チップと対向する面に配置された固定電位の電極とを有しており、前記固定電位の電極は、前記第１の半導体チップの半導体基板と前記配線基板とにそれぞれ電気的に接続されている。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２１】
さらに、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【００２２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
【００２３】
また、実施の形態を説明するための全図において同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図、図２は図１に示すパワーアンプモジュールの構造を示す裏面図、図３は図１に示すパワーアンプモジュールの配線基板の主面側に搭載される各実装部品の配置の一例を示す平面配置図、図４は図１に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図、図５は図１に示すパワーアンプモジュールにおける第１の半導体チップと第２の半導体チップの接合部の構造を一部破断して示す拡大部分断面図、図６は本発明の実施の形態１の変形例のパワーアンプモジュールの構造を示す断面図、図７は本発明の実施の形態１の変形例のパワーアンプモジュールの構造を示す断面図である。
【００２５】
図１および図２に示す本実施の形態１の半導体装置は、パワーアンプモジュール１と呼ばれる高周波のモジュール製品であり、モジュール基板（配線基板）４の表面である主面４ｂ上に第２の半導体チップが実装され、さらに前記第２の半導体チップ上に第１の半導体チップが重ねて搭載されたチップスタック構造のものであり、主に、携帯電話機などの小型の携帯用電子機器に組み込まれるものである。
【００２６】
なお、パワーアンプモジュール１は、例えば、携帯電話機における高周波（例えば、約９００ＭＨｚと約１８００ＭＨｚ）を複数の段階に亘って増幅する高周波増幅装置である。
【００２７】
本実施の形態１のパワーアンプモジュール１は、外観的には四角形のモジュール基板４と、このモジュール基板４の主面４ｂ上に重ねて形成された封止部６と、モジュール基板４の裏面４ｃに設けられた複数の外部端子４ｆおよびＧＮＤ用外部端子４ｇとからなる。
【００２８】
また、パワーアンプモジュール１は、その組み立てにおいて、複数のモジュール基板４が並んで成る多数個取り基板上に半導体チップを含む電子部品を搭載し、その後電子部品などを覆うように前記多数個取り基板の上面に一定の高さの樹脂封止層を形成し、次いで多数個取り基板をこれに重なった樹脂封止層も含めて縦横に切断分離して一度に複数のパワーアンプモジュール１を形成することから、モジュール基板４の側面と封止部６の側面は一致し、封止部６の端部は、モジュール基板４の端部より外側に位置していない構造になる。
【００２９】
また、モジュール基板４は、プリント配線基板からなっており、例えば、複数の誘電体層（絶縁膜）を貼り合わせたような構造であり、主面４ｂや裏面４ｃおよび内部に所定の配線パターンの導体層を有するとともに、主面４ｂと裏面４ｃの導体層は基板の厚さ方向に延在する導体であるビア４ｈなどを介して電気的に接続されている。本実施の形態１では、特に限定はされないが、前記誘電体層は５層になっている。
【００３０】
本実施の形態１のパワーアンプモジュール１の詳細構成について説明すると、主面４ｂおよびその反対側の裏面４ｃを有した配線基板であるモジュール基板４と、素子が半導体基板１３上に形成され、かつモジュール基板４の主面４ｂに実装された第２の半導体チップである下段チップ７と、素子が半導体基板１３上に形成され、かつ下段チップ７上に重ねて配置された第１の半導体チップである上段チップ２と、上段チップ２の背面２ｂに配置された固定電位の電極である共通電極１２と、上段チップ２とモジュール基板４とを電気的に接続する複数の導電性のワイヤ５と、図３に示すようにモジュール基板４の下段チップ７および上段チップ２の周囲に実装された受動部品である複数のチップ部品３と、モジュール基板４の主面４ｂ側で下段チップ７、上段チップ２、複数のワイヤ５および複数のチップ部品３を覆うように形成された封止部６とからなり、前記固定電位の電極である共通電極１２は、上段チップ２が有する半導体基板１３とモジュール基板４とにそれぞれ電気的に接続されている。
【００３１】
なお、上段チップ２の背面２ｂは、ワイヤ５が接続される主面２ａの反対側の面であるとともに、下段チップ７と対向する面である。また、下段チップ７は、図１に示すようにモジュール基板４の凹部であるキャビティ部４ａにフリップ接続（フリップチップ接続ともいう）で実装されており、バンプ電極１４を介してモジュール基板４に電気的に接続されている。
【００３２】
すなわち、下段チップ７は、モジュール基板４の主面４ｂより凹んだキャビティ部４ａに配置され、その際、下段チップ７の主面７ａがモジュール基板４と対向するようにフェイスダウンでモジュール基板４に実装されており、下段チップ７は金バンプなどのバンプ電極１４によってモジュール基板４に電気的に接続されている。
【００３３】
また、上段チップ２は、下段チップ７の背面７ｂ上にこれに積み重ねた状態で搭載されており、その際、主面２ａを上方に向けたフェイスアップ状態で搭載されている。したがって、上段チップ２はその主面２ａが上方を向いているため、図３に示すように金線などのワイヤ５によってモジュール基板４の端子４ｅに電気的に接続されている。
【００３４】
次に、本実施の形態１のパワーアンプモジュール１における図４に示す高周波増幅装置の回路ブロックについて説明する。
【００３５】
前記高周波増幅装置の増幅回路では、２つの周波数帯域をそれぞれ２つの増幅回路に分けて増幅しており、各増幅回路は３段階に亘って増幅され、各段の増幅回路は、上段チップ２に組み込まれたＢｉａｓ Ｃｉｒｃｕｉｔである制御ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２ｈによって制御される。本実施の形態１のパワーアンプモジュール１では、前記３段階のうち初段の増幅回路と２段めの増幅回路が上段チップ２に組み込まれており、さらに終段（３段め）の増幅回路が下段チップ７に組み込まれている。
【００３６】
ここで、パワーアンプモジュール１が有する２種類の周波数帯域について説明すると、一方は、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ） 方式のものであり、周波数帯域として８８０〜９１５ＭＨｚを使用している。また、他方は、ＤＣＳ（Ｄｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ １８００）方式のものであり、周波数帯域として１７１０〜１７８５ＭＨｚを使用しており、パワーアンプモジュール１は、この両方の方式に対応したモジュールである。
【００３７】
そこで、図４に示すように、高周波増幅回路を点線で囲ったような２種類の回路ブロック２ｅ，７ｅに分割し、パワーアンプモジュール１では、回路ブロック２ｅに上段チップ２を採用し、回路ブロック７ｅに下段チップ７を採用して回路を分割している。
【００３８】
すなわち、本実施の形態１のパワーアンプモジュール１では、比較的消費電力の小さい初段と２段めの増幅回路を回路ブロック２ｅとして上段チップ２に組み込み、消費電力の大きな終段（３段め）の増幅回路を回路ブロック７ｅとして下段チップ７に組み込んでいる。
【００３９】
なお、回路ブロック２ｅ、回路ブロック７ｅにそれぞれ対応して、ＧＳＭ側のＧＳＭ側初段アンプ２ｃとＧＳＭ側２段めアンプ２ｆ、およびＤＣＳ側のＤＣＳ側初段アンプ２ｄとＤＣＳ側２段めアンプ２ｇが上段チップ２に組み込まれ、一方、ＧＳＭ側終段（３段め）アンプ７ｃとＤＣＳ側終段（３段め）アンプ７ｄが下段チップ７に組み込まれている。
【００４０】
また、上段チップ２に組み込まれた制御ＩＣ２ｈは、制御信号Ｖｃｏｎｔｒｏｌ を受けて、ＧＳＭ側初段アンプ２ｃ、ＧＳＭ側２段めアンプ２ｆおよびＧＳＭ側終段アンプ７ｃのそれぞれのパワーを制御するとともに、ＤＣＳ側についてもそれぞれのアンプのパワーを制御する。本実施の形態１のパワーアンプモジュール１では、アンプ素子としてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が用いられ、この場合には、上段チップ２は、各ＭＯＳＦＥＴのゲートに印加されるバイアスを制御することによって、出力であるＰｏｕｔ（ＧＳＭ）、Ｐｏｕｔ（ＤＣＳ）のパワーを制御する。
【００４１】
また、パワーアンプモジュール１では、図５に示すように、上段チップ２と下段チップ７のそれぞれの背面２ｂ，７ｂに固定電位の電極である共通電極１２が設けられている。すなわち、下段チップ７の上段チップ２と対向する面である背面７ｂと、上段チップ２の下段チップ７と対向する面である背面２ｂとにそれぞれ面全体に亘る大きな面積の共通電極１２が設けられている。その際、下段チップ７の背面７ｂ上にフェイスアップ実装で上段チップ２が積み重ねられているため、両チップの背面同士が対向した状態となり、この状態で下段チップ７の背面７ｂの共通電極１２と上段チップ２の背面２ｂの共通電極１２とがＡｇペースト８などの導電ペーストで電気的に接続されている。
【００４２】
したがって、上段チップ２と下段チップ７の間に大きな面積の固定電位の電極として共通電極１２を配置することができ、この大きな面積の共通電極１２をＧＮＤ電極とすることにより、上段チップ２と下段チップ７の間に大きな面積のＧＮＤ電極を配置することができる。
【００４３】
さらに、図１および図５に示すように、下段チップ７は上段チップ２より迫り出した突出部７ｆを有しており、この下段チップ７の突出部７ｆ上にも共通電極１２が配置され、突出部７ｆ上に配置された共通電極１２と、図３に示すモジュール基板４のＧＮＤ用端子４ｄとが導電性のワイヤ５である金線によってＧＮＤ接続されている。
【００４４】
なお、共通電極１２は、図５に示すように、下段チップ７の突出部７ｆ上において金線によるワイヤ５が接続されるため、その表面にはＡｕ（金）めっき膜９が形成されていることが好ましい。例えば、共通電極１２は、下地めっきとしてＴｉ（チタン）めっき膜１１、中間めっきとしてＮｉ（ニッケル）めっき膜１０、表面めっきとしてＡｕめっき膜９がそれぞれ形成され、３層のめっき膜の構造で形成されている。
【００４５】
また、下段チップ７のＧＮＤは、所定のＧＮＤ用のバンプ電極１４からモジュール基板４のＧＮＤ用のビア４ｈを介して裏面４ｃのＧＮＤ用外部端子４ｇに接続されて、その強化が図られている。すなわち、下段チップ７のＧＮＤと、上段チップ２の共通電極１２のＧＮＤとは共有化されてはいない。ただし、下段チップ７のＧＮＤが所定のバンプ電極１４を介したＧＮＤのみで不十分な場合は、下段チップ７の主面７ａ側のバンプ電極１４を介したＧＮＤと、背面７ｂ側の共通電極１２を用いたＧＮＤとの両者を使用する構造としてもよい。
【００４６】
本実施の形態１のパワーアンプモジュール１では、前記したようなチップスタック構造を採用することにより、上段チップ２のＧＮＤをその背面２ｂに配置された共通電極１２とこれに接続するワイヤ５とでモジュール基板４に接続して強化することができるため、上段チップ２に初段と２段めの増幅回路、すなわちＧＳＭ側初段アンプ２ｃとＧＳＭ側２段めアンプ２ｆおよびＤＣＳ側初段アンプ２ｄとＤＣＳ側２段めアンプ２ｇを組み込むことが可能になる。
【００４７】
これにより、下段チップ７には、アンプ素子（増幅回路）としてはＧＳＭ側終段（３段め）アンプ７ｃとＤＣＳ側終段（３段め）アンプ７ｄを組み込むだけとなるため、上段チップ２を従来のチップより大きくするとともに、下段チップ７を従来のチップより小さくすることができ、両チップの大きさの差を従来より少なくすることができる。
【００４８】
なお、下段チップ７の上段チップ２より迫り出した突出部７ｆは、ワイヤ５を接続することが可能なだけの面積を有していればよく、上段チップ２と下段チップ７の大きさの差はなるべく少ない方が好ましく、それぞれの主面７ａ，２ａの投影面積の比が、０．９〜１．１であることが好ましい。
【００４９】
これにより、本実施の形態１のパワーアンプモジュール１では、上段チップ２と下段チップ７の大きさをほぼ同じにすることができ、その結果、パワーアンプモジュール１の面積を小さくしてパワーアンプモジュール１の小型化を図ることができる。
【００５０】
さらに、上段チップ２を従来より大きくすることができるため、上段チップ２用のワイヤ５の長さを短くすることができ、その結果、パワーアンプモジュール１の組み立て性の向上を図ることができる。
【００５１】
また、上段チップ２と下段チップ７の間に大きな面積のＧＮＤ電極である共通電極１２が配置されているため、両チップ間の電磁シールドの効果を向上させることができ、初段／２段めアンプと終段（３段め）アンプとの干渉を防止することができる。
【００５２】
すなわち、制御回路、初段および２段めの増幅回路と、３段めの増幅回路との間の電磁シールドを強化することができ、所定外の周波数帯域での発振などの不具合の発生を阻止することができる。
【００５３】
その結果、パワーアンプモジュール１の信頼性の向上を図ることができる。
【００５４】
さらに、上段チップ２のＧＮＤが共通電極１２によって強化されて安定しているため、上段チップ２に２段めの増幅回路が組み込まれていても上段チップ２のＧＮＤが不安定になることはなく、前記同様、パワーアンプモジュール１の信頼性を向上させることができる。
【００５５】
なお、モジュール基板４の主面４ｂ上において半導体チップの周囲に実装された受動部品である複数のチップ部品３は、チップ抵抗やチップコンデンサなどであり、それぞれの両端の接続端子３ａがモジュール基板４の端子４ｅに半田などで接続されている。
【００５６】
次に、本実施の形態１の変形例のパワーアンプモジュール１について説明すると、図６に示す変形例のパワーアンプモジュール１は、複数のチップ部品３をコンポーネント化して形成されたチップであるＩＰＤ（Ｉｎｔｅｇｒａｔｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅ）チップ１５がモジュール基板４に搭載されたものである。すなわち、抵抗素子、容量素子およびインダクタンス素子などの複数の素子を１つのチップ内に組み込んだＩＰＤチップ１５をモジュール基板４に搭載することにより、モジュール基板４に搭載するチップ部品３の数を減らしてパワーアンプモジュール１の小型化をさらに図ることが可能になる。
【００５７】
なお、ＩＰＤチップ１５は、抵抗素子、容量素子およびインダクタンス素子などが組み込まれるため、例えば、ガラス基板を採用し、このガラス基板上に各素子を形成したものである。
【００５８】
また、図７に示す変形例のパワーアンプモジュール１は、モジュール基板４に図１に示すような凹部であるキャビティ部４ａを設けずに、主面４ｂが平坦なモジュール基板４を用いたものであり、モジュール基板４の平坦な主面４ｂに下段チップ７をフリップ接続し、さらにこの下段チップ７上に上段チップ２をフェイスアップ実装で積み上げたチップスタック構造のパワーアンプモジュール１である。
【００５９】
図７に示すパワーアンプモジュール１では、モジュール基板４の形状を容易にすることができるため、モジュール基板４のコストを低減することができ、パワーアンプモジュール１の低コスト化を図ることができる。
【００６０】
（実施の形態２）
図８は本発明の実施の形態２の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図、図９は図８に示すパワーアンプモジュールの構造を示す裏面図、図１０は図８に示すパワーアンプモジュールの配線基板の主面側に搭載される各実装部品の配置の一例を示す平面配置図である。
【００６１】
図８に示す本実施の形態２の半導体装置は、実施の形態１と同様に、前記半導体装置がパワーアンプモジュール１６の場合であるが、実施の形態１のパワーアンプモジュール１と異なる点は、下段チップ（第２の半導体チップ）７がモジュール基板４にフェイスアップ実装され、さらに、その上にフェイスアップ実装で積み重ねられた上段チップ（第１の半導体チップ）２が配置されるとともに、下段チップ７と上段チップ２の間にスペーサ１７が配置されていることである。
【００６２】
すなわち、モジュール基板４上にフェイスアップ実装で半田接続された下段チップ７上に、スペーサ１７を介して上段チップ２がフェイスアップ実装で積み重ねられており、さらに下段チップ７および上段チップ２ともフェイスアップ実装されているため、両チップともモジュール基板４と金線などの導電性のワイヤ５で接続されている。
【００６３】
また、上段チップ２の背面２ｂには、実施の形態１のパワーアンプモジュール１と同様に、固定電位の電極である共通電極１２が形成されているとともに、スペーサ１７の上段チップ２と対向する主面１７ａにも共通電極１２が形成され、両方の共通電極１２が実施の形態１と同様にＡｇペースト８（図５参照）などで接続されている。
【００６４】
したがって、上段チップ２の半導体基板１３（図５参照）は、共通電極１２と電気的に接続されている。
【００６５】
なお、本実施の形態２の共通電極１２は、図５に示す実施の形態１の共通電極１２と同じものであり、大きな面積のＧＮＤ電極として使用される。さらに、スペーサ１７の上段チップ２から迫り出した突出部１７ｂ上の共通電極１２にワイヤ５が接続され、図１０に示すように、このワイヤ５がモジュール基板４のＧＮＤ用端子４ｄと接続されている。
【００６６】
したがって、上段チップ２のＧＮＤ電極として、その背面２ｂ側に配置した大きな面積の共通電極１２を採用することができ、この共通電極１２に接続された複数のワイヤ５により共通電極１２とモジュール基板４とが電気的に接続されている。
【００６７】
これにより、実施の形態１のパワーアンプモジュール１と同様に、上段チップ２のＧＮＤを強化することができる。
【００６８】
さらに、実施の形態１と同様に、上段チップ２と下段チップ７の間に大きな面積のＧＮＤ電極である共通電極１２を配置することが可能になる。
【００６９】
なお、本実施の形態２のパワーアンプモジュール１６では、下段チップ７は、モジュール基板４上にフェイスアップ実装されているため、図８に示すように、下段チップ７のＧＮＤは、その半導体基板１３（図５参照）を介して背面７ｂを経てモジュール基板４の複数のビア４ｈに接続され、さらに裏面４ｃのＧＮＤ用外部端子４ｇに接続され、これによって、下段チップ７のＧＮＤの強化が図られている。
【００７０】
また、下段チップ７と上段チップ２の間に配置されるスペーサ１７は、例えば、シリコンなどから形成されるものであるが、シリコン以外の絶縁材からなるものであってもよい。このスペーサ１７は、下段チップ７と上段チップ２の間に間隔を設けるためのものであり、下段チップ７と上段チップ２の間にスペーサ１７を配置することにより、下段チップ７に接続されるワイヤ５とスペーサ１７に接続されるワイヤ５との接触、および下段チップ７に接続されるワイヤ５と上段チップ２との接触を防ぐことができる。
【００７１】
さらに、スペーサ１７と下段チップ７との接続は、絶縁性の接着剤によって行われており、これによって、上段チップ２のＧＮＤと、下段チップ７のＧＮＤは共有化されていない。
【００７２】
なお、本実施の形態２のパワーアンプモジュール１６の回路構成は、図４に示す実施の形態１のパワーアンプモジュール１のものと同じであり、回路ブロック２ｅ、回路ブロック７ｅにそれぞれ対応して、ＧＳＭ側のＧＳＭ側初段アンプ２ｃとＧＳＭ側２段めアンプ２ｆ、およびＤＣＳ側のＤＣＳ側初段アンプ２ｄとＤＣＳ側２段めアンプ２ｇが上段チップ２に組み込まれ、一方、ＧＳＭ側終段（３段め）アンプ７ｃとＤＣＳ側終段（３段め）アンプ７ｄが下段チップ７に組み込まれている。
【００７３】
さらに、上段チップ２には制御ＩＣ２ｈも組み込まれている。
【００７４】
また、図９に示すように、パワーアンプモジュール１６のモジュール基板４の裏面４ｃには、実施の形態１のパワーアンプモジュール１と同様に、複数の外部端子４ｆおよびＧＮＤ用外部端子４ｇが設けられている。
【００７５】
本実施の形態２のパワーアンプモジュール１６によれば、実施の形態１のパワーアンプモジュール１と同様の効果が得られるとともに、加えて下段チップ７がモジュール基板４にフェイスアップ実装されているため、下段チップ７のＧＮＤをその背面７ｂ側からモジュール基板４の複数のビア４ｈを介して裏面４ｃのＧＮＤ用外部端子４ｇに接続することができ、これによって、下段チップ７のＧＮＤをさらに強化することができる。
【００７６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７７】
例えば、前記実施の形態１，２では、半導体装置が、パワーアンプモジュールの場合を説明したが、前記半導体装置は、モジュール基板４の主面４ｂに複数の半導体チップが重ねて搭載される構造のモジュールであれば、パワーアンプモジュール以外の他のモジュール製品であってもよく、その際、重ねられる半導体チップの数も２段に限定されずに２段以上の複数段であってもよい。
【００７８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７９】
チップスタック型の半導体装置において下段チップをフリップ接続することにより、上段と下段のチップサイズの差を少なくすることができ、これにより、半導体装置の面積を小さくして半導体装置の小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【図２】図１に示すパワーアンプモジュールの構造を示す裏面図である。
【図３】図１に示すパワーアンプモジュールの配線基板の主面側に搭載される各実装部品の配置の一例を示す平面配置図である。
【図４】図１に示すパワーアンプモジュールに組み込まれた高周波増幅回路の構成の一例を示す回路ブロック図である。
【図５】図１に示すパワーアンプモジュールにおける第１の半導体チップと第２の半導体チップの接合部の構造を一部破断して示す拡大部分断面図である。
【図６】本発明の実施の形態１の変形例のパワーアンプモジュールの構造を示す断面図である。
【図７】本発明の実施の形態１の変形例のパワーアンプモジュールの構造を示す断面図である。
【図８】本発明の実施の形態２の半導体装置の一例であるパワーアンプモジュールの構造を示す断面図である。
【図９】図８に示すパワーアンプモジュールの構造を示す裏面図である。
【図１０】図８に示すパワーアンプモジュールの配線基板の主面側に搭載される各実装部品の配置の一例を示す平面配置図である。
【符号の説明】
１ パワーアンプモジュール（半導体装置）
２ 上段チップ（第１の半導体チップ）
２ａ 主面
２ｂ 背面
２ｃ ＧＳＭ側初段アンプ（増幅回路）
２ｄ ＤＣＳ側初段アンプ（増幅回路）
２ｅ 回路ブロック
２ｆ ＧＳＭ側２段めアンプ（増幅回路）
２ｇ ＤＣＳ側２段めアンプ（増幅回路）
２ｈ 制御ＩＣ
３ チップ部品
３ａ 接続端子
４ モジュール基板（配線基板）
４ａ キャビティ部
４ｂ 主面
４ｃ 裏面
４ｄ ＧＮＤ用端子
４ｅ 端子
４ｆ 外部端子
４ｇ ＧＮＤ用外部端子
４ｈ ビア
５ ワイヤ
６ 封止部
７ 下段チップ（第２の半導体チップ）
７ａ 主面
７ｂ 背面
７ｃ ＧＳＭ側終段アンプ（増幅回路）
７ｄ ＤＣＳ側終段アンプ（増幅回路）
７ｅ 回路ブロック
７ｆ 突出部
８ Ａｇペースト
９ Ａｕめっき膜
１０ Ｎｉめっき膜
１１ Ｔｉめっき膜
１２ 共通電極（固定電位の電極）
１３ 半導体基板
１４ バンプ電極
１５ ＩＰＤチップ
１６ パワーアンプモジュール（半導体装置）
１７ スペーサ
１７ａ 主面
１７ｂ 突出部

Claims (13)

  1. それぞれ素子が半導体基板上に形成された第１の半導体チップと第２の半導体チップを有する半導体装置であって、
    主面およびその反対側の裏面を有した配線基板と、
    前記配線基板の主面に実装された前記第２の半導体チップと、
    前記第２の半導体チップ上に重ねて配置された前記第１の半導体チップと、
    前記第１の半導体チップの前記第２の半導体チップと対向する面に配置された固定電位の電極とを有し、
    前記固定電位の電極は、前記第１の半導体チップの半導体基板と前記配線基板とにそれぞれ電気的に接続されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、前記第２の半導体チップは前記配線基板にフリップ接続されていることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置であって、前記第２の半導体チップの前記第１の半導体チップと対向する面に前記固定電位の電極が配置されていることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置であって、前記固定電位の電極と前記配線基板とが導電性のワイヤによって接続されていることを特徴とする半導体装置。
  5. 請求項４記載の半導体装置であって、前記第２の半導体チップは、前記配線基板の主面に平行な方向に、前記第１の半導体チップより迫り出した突出部を有しており、前記第２の半導体チップの前記突出部に前記固定電位の電極が配置され、前記突出部の固定電位の電極と前記配線基板とが前記導電性のワイヤによって接続されていることを特徴とする半導体装置。
  6. 請求項３記載の半導体装置であって、前記固定電位の電極の表面に金めっき膜が形成されていることを特徴とする半導体装置。
  7. 請求項４記載の半導体装置であって、前記導電性のワイヤは金線であることを特徴とする半導体装置。
  8. 請求項１記載の半導体装置であって、前記半導体装置は、入力信号を３段階で増幅する増幅回路を有しており、前記３段階のうち初段と２段めの増幅回路は前記第１の半導体チップに組み込まれ、３段めの増幅回路は前記第２の半導体チップに組み込まれていることを特徴とする半導体装置。
  9. 請求項１記載の半導体装置であって、前記第１と第２の半導体チップのそれぞれの主面の、前記半導体基板の主面に対する投影面積の比は、０．９〜１．１であることを特徴とする半導体装置。
  10. それぞれ素子が半導体基板上に形成された第１の半導体チップと第２の半導体チップを有する半導体装置であって、
    主面およびその反対側の裏面を有した配線基板と、
    前記配線基板の主面にフェイスアップ実装された前記第２の半導体チップと、
    前記第２の半導体チップに重ねて配置された前記第１の半導体チップと、
    前記第１の半導体チップの前記第２の半導体チップと対向する面に配置された固定電位の電極とを有し、
    前記固定電位の電極は、前記第１の半導体チップの半導体基板と前記配線基板とにそれぞれ電気的に接続されていることを特徴とする半導体装置。
  11. 請求項１０記載の半導体装置であって、前記第２の半導体チップと前記配線基板とが導電性のワイヤによって接続されていることを特徴とする半導体装置。
  12. 請求項１０記載の半導体装置であって、前記第１の半導体チップと前記第２の半導体チップとの間にスペーサが配置されていることを特徴とする半導体装置。
  13. 請求項１２記載の半導体装置であって、前記スペーサの前記第１の半導体チップと対向する面に前記固定電位の電極が配置されていることを特徴とする半導体装置。
JP2003084738A 2003-03-26 2003-03-26 半導体装置 Pending JP2004296613A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003084738A JP2004296613A (ja) 2003-03-26 2003-03-26 半導体装置
US10/809,450 US6949835B2 (en) 2003-03-26 2004-03-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003084738A JP2004296613A (ja) 2003-03-26 2003-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2004296613A true JP2004296613A (ja) 2004-10-21

Family

ID=32985088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003084738A Pending JP2004296613A (ja) 2003-03-26 2003-03-26 半導体装置

Country Status (2)

Country Link
US (1) US6949835B2 (ja)
JP (1) JP2004296613A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253576A (ja) * 2005-03-14 2006-09-21 Taiyo Yuden Co Ltd 半導体装置およびその製造方法
DE102005041452A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Ag Dreidimensional integrierte elektronische Baugruppe
JP2007110108A (ja) * 2005-10-14 2007-04-26 Integrant Technologies Inc 積層型集積回路チップ及びパッケージ
JP2010180400A (ja) * 2009-01-09 2010-08-19 Showa Highpolymer Co Ltd ノボラック樹脂および熱硬化性樹脂組成物
JP2011253900A (ja) * 2010-06-01 2011-12-15 Elpida Memory Inc 半導体装置及びその製造方法
JP2012199363A (ja) * 2011-03-22 2012-10-18 Renesas Electronics Corp 半導体装置
KR101656332B1 (ko) 2015-04-07 2016-09-09 가부시키가이샤 노다스크린 반도체 장치
US9653421B2 (en) 2015-04-07 2017-05-16 Noda Screen Co., Ltd. Semiconductor device
KR20190114723A (ko) * 2018-03-29 2019-10-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다중-칩 모듈을 포함한 전자 카드
WO2022138514A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置
WO2022209751A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
JP4580730B2 (ja) * 2003-11-28 2010-11-17 ルネサスエレクトロニクス株式会社 オフセット接合型マルチチップ半導体装置
US7245003B2 (en) * 2004-06-30 2007-07-17 Intel Corporation Stacked package electronic device
JP2006210802A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
EP1900022B1 (en) * 2005-07-01 2015-10-07 Vishay-Siliconix Complete power management system implemented in a single surface mount package
TWI306658B (en) 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package
TWI327369B (en) * 2006-08-07 2010-07-11 Chipmos Technologies Inc Multichip stack package
TW200814249A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
TW200814247A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar with transfer pad
TWI352416B (en) * 2006-09-12 2011-11-11 Chipmos Technologies Inc Stacked chip package structure with unbalanced lea
US7622811B2 (en) * 2006-09-14 2009-11-24 Stats Chippac, Inc. Semiconductor assembly with component attached on die back side
TW200820402A (en) * 2006-10-26 2008-05-01 Chipmos Technologies Inc Stacked chip packaging with heat sink struct
TWI378539B (en) * 2006-10-26 2012-12-01 Chipmos Technologies Inc Stacked chip package structure with lead-frame having inner leads with transfer pad
JP4940064B2 (ja) * 2007-08-28 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
JP4912275B2 (ja) * 2007-11-06 2012-04-11 新光電気工業株式会社 半導体パッケージ
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置
US8598694B2 (en) * 2011-11-22 2013-12-03 Infineon Technologies Ag Chip-package having a cavity and a manufacturing method thereof
JP6110769B2 (ja) * 2013-09-25 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置
GB2533767B (en) * 2014-12-16 2019-06-19 Leonardo Mw Ltd Integrated circuits and methods of manufacturing.
JP2021052379A (ja) * 2019-09-20 2021-04-01 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758280A (ja) 1993-08-18 1995-03-03 Fujitsu Ltd 半導体装置
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253576A (ja) * 2005-03-14 2006-09-21 Taiyo Yuden Co Ltd 半導体装置およびその製造方法
DE102005041452A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Ag Dreidimensional integrierte elektronische Baugruppe
JP2007110108A (ja) * 2005-10-14 2007-04-26 Integrant Technologies Inc 積層型集積回路チップ及びパッケージ
JP2010180400A (ja) * 2009-01-09 2010-08-19 Showa Highpolymer Co Ltd ノボラック樹脂および熱硬化性樹脂組成物
US8648455B2 (en) 2010-06-01 2014-02-11 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
JP2011253900A (ja) * 2010-06-01 2011-12-15 Elpida Memory Inc 半導体装置及びその製造方法
JP2012199363A (ja) * 2011-03-22 2012-10-18 Renesas Electronics Corp 半導体装置
KR101656332B1 (ko) 2015-04-07 2016-09-09 가부시키가이샤 노다스크린 반도체 장치
US9653421B2 (en) 2015-04-07 2017-05-16 Noda Screen Co., Ltd. Semiconductor device
KR20190114723A (ko) * 2018-03-29 2019-10-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다중-칩 모듈을 포함한 전자 카드
KR102192014B1 (ko) * 2018-03-29 2020-12-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다중-칩 모듈을 포함한 전자 카드
US10916529B2 (en) 2018-03-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electronics card including multi-chip module
US11658164B2 (en) 2018-03-29 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Electronics card including multi-chip module
WO2022138514A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置
WO2022209751A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
US6949835B2 (en) 2005-09-27
US20040188854A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
JP2004296613A (ja) 半導体装置
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
JP2004214258A (ja) 半導体モジュール
USRE44368E1 (en) Temperature-compensated crystal oscillator
JP2004214249A (ja) 半導体モジュール
US8097954B2 (en) Adhesive layer forming a capacitor dielectric between semiconductor chips
US20060267220A1 (en) Semiconductor device
US20070018298A1 (en) Optimized multi-apparation assembly
EP1873830A2 (en) Power amplifier module
JP2004128288A (ja) 半導体装置および電子装置
JPH05167302A (ja) 高周波電力増幅回路装置およびそれを含む高周波モジュール
JP2003007910A (ja) 半導体装置
JP2001127237A (ja) 高周波モジュール
JP2005235825A (ja) 電子回路モジュール
JP2002164658A (ja) モジュール基板
JP2007324499A (ja) 高周波用半導体装置
JP2007027762A (ja) インダクタを具備したパッケージングチップ
JP2005228811A (ja) 半導体装置
US20050045987A1 (en) Integrated circuit package having inductance loop formed from same-pin-to-same-bonding-pad structure
JP2002158449A (ja) 高周波電子回路モジュールおよびモジュール用多層基板
WO2005022599A2 (en) Integrated circuit package having inductance loop formed from same-pin-to-same-bonding-pad structure
KR100631991B1 (ko) Ｉｃ 칩 적층 구조를 갖는 전자 기기용 모듈
JP2006024744A (ja) 半導体装置および半導体装置の製造方法
JP2002261643A (ja) 無線通信モジュール
WO2004073064A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415