JP2006210802A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006210802A
JP2006210802A JP2005023471A JP2005023471A JP2006210802A JP 2006210802 A JP2006210802 A JP 2006210802A JP 2005023471 A JP2005023471 A JP 2005023471A JP 2005023471 A JP2005023471 A JP 2005023471A JP 2006210802 A JP2006210802 A JP 2006210802A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor chip
substrate
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005023471A
Other languages
English (en)
Inventor
Hideki Nakajima
英樹 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005023471A priority Critical patent/JP2006210802A/ja
Priority to TW095101324A priority patent/TWI312566B/zh
Priority to US11/332,256 priority patent/US20060170087A1/en
Priority to KR1020060005821A priority patent/KR100744700B1/ko
Priority to CNB2006100045667A priority patent/CN100539120C/zh
Publication of JP2006210802A publication Critical patent/JP2006210802A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J17/00—Household peeling, stringing, or paring implements or machines
    • A47J17/02—Hand devices for scraping or peeling vegetables or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D3/00—Cutting work characterised by the nature of the cut made; Apparatus therefor
    • B26D3/28—Splitting layers from work; Mutually separating layers by cutting
    • B26D3/283—Household devices therefor
    • B26D2003/285—Household devices therefor cutting one single slice at each stroke
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D3/00—Cutting work characterised by the nature of the cut made; Apparatus therefor
    • B26D3/28—Splitting layers from work; Mutually separating layers by cutting
    • B26D3/283—Household devices therefor
    • B26D2003/288—Household devices therefor making several incisions and cutting cubes or the like, e.g. so-called "julienne-cutter"
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D3/00—Cutting work characterised by the nature of the cut made; Apparatus therefor
    • B26D3/28—Splitting layers from work; Mutually separating layers by cutting
    • B26D3/283—Household devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Food Science & Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】パッケージ全体の厚さが低減された半導体装置を提供する。
【解決手段】半導体装置１は、配線を有する基板２と、該基板２上に素子形成面４ａ、６ａが基板側となるように実装される第１の半導体チップ４と、該第１の半導体チップ４上に実装される第２の半導体チップ６とを備え、前記第１の半導体チップ４は、前記第２の半導体チップ６に対向する裏面に、前記基板の配線に電気的に接続された配線層が設けられている。
【選択図】図１

Description

本発明は、半導体装置に関するものである。
近年、複数の半導体チップを重ね合わせて１つのパッケージとした、スタック型ＭＣＰ（Multi Chip Package）構造やＳＩＰ（System in Package）構造を有する半導体装置の開発が進められている。このような半導体装置としては、例えば特許文献１に記載されたものがある。同文献に記載された半導体装置の概略断面図を図７（Ａ）に示す。この半導体装置１００は、配線を有する基板１０２上に、第１の半導体チップ１０４と配線シート１０６と第２の半導体チップ１０８とが順に積層された構造を有している。基板１０２は、片側の面にプリント配線板に実装する際に使用する接続部材である半田ボール１１０を備える。さらに、その反対の面である実装面１０２ａには、第１の半導体チップ１０４が素子形成面１０４ａを基板１０２側になるようにバンプによりフリップチップ実装されている。
第１の半導体チップ１０４は、その裏面１０４ｂ上に、配線シート１０６が搭載されている。配線シート１０６は、その上面に、第２の半導体チップ１０８と電気的に接続するためのボンディングパッド（図示せず）と、基板１０２の配線と電気的に接続するためのボンディングパッド（図示せず）と、これらのボンディングパッドを接続する配線パターンと、が形成された配線面１０６ａを有する。配線面１０６ａ上には第２の半導体チップ１０８が素子形成面１０８ａを上方向となるように搭載されている。
第２の半導体チップ１０８の素子形成面１０８ａには、ボンディングパッド（図示せず）が設けられている。配線シート１０６の配線面１０６ａには、ボンディングパッド（図示せず）が設けられている。これらのボンディングパッドは、ボンディングワイヤ１１２により電気的に接続される。配線シート１０６と基板１０２の配線とは、同様にボンディングワイヤ１１３により電気的に接続されている。これにより、第２の半導体チップ１０８と基板１０２の配線とは、配線シート１０６を介して電気的に接続される。また、図７（Ｂ）に示すように、配線シート１０６の配線面１０６ａ上に、第２の半導体チップ１０８をフリップチップ実装してもよい。このように基板１０２上に積層された、第１の半導体チップ１０４、配線シート１０６、および第２の半導体チップ１０８は、封入樹脂１１４によりモールドされている。
特開２００１−７２７８号公報
特許文献１に記載の半導体装置１００によれば、従来の半導体装置のように、第２の半導体チップ１０８と基板１０２の配線との電気的な接続を、直接ボンディングワイヤにより行う必要がない。したがって、ボンディングワイヤ長が短くなり、積層された半導体チップを封入樹脂によりモールドする際に問題となるワイヤ流れの発生が軽減される。しかしながら、特許文献１に記載の半導体装置は、第１の半導体チップ１０４と、第２の半導体チップ１０８との間に、配線シート１０６を設ける必要がある。そのため、配線シート自身に切断や貼り付けに耐える強度を持たせるために配線シートを厚くしなければならず、半導体パッケージが厚くなる。したがって、スタック型ＭＣＰ構造やＳＩＰ構造を有する半導体装置において、半導体パッケージ全体の厚さが低減された半導体装置が求められていた。
上記課題を解決する本発明によれば、配線を有する基板と、該基板上に素子形成面が基板側となるように実装される第１の半導体チップと、該第１の半導体チップ上に実装される第２の半導体チップとを備え、前記第１の半導体チップは、第２の半導体チップに対向する裏面に、前記基板の配線に電気的に接続された配線層が設けられている半導体装置が提供される。
この半導体装置によれば、配線層を介して、第２の半導体チップと基板の配線とを電気的に接続することができ、配線シートを用いる必要がないため、パッケージ全体の厚さを低減することができる。
本発明によれば、配線を有する基板上に素子形成面が基板側となるように実装される第１の半導体チップの裏面に、前記基板の配線に電気的に接続された配線層が設けられているため、半導体パッケージ全体の厚さが低減された半導体装置が実現される。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本発明による半導体装置の第１の実施形態を示す概略断面図である。
図１（Ａ）に示すように、半導体装置１は、配線を有する基板２上に、第１の半導体チップ４と、第２の半導体チップ６とが順に積層され、第１の半導体チップ４は、第２の半導体チップ６に対向する裏面４ｂに、基板２の配線に電気的に接続された配線層を有する電気接続層８が設けられている。
基板２は、片側の面に、プリント基板に実装する際に使用する接続部材である半田ボール１０を備える。さらに、その反対の面である実装面２ａには配線が形成されており、さらに実装面２ａ上には第１の半導体チップ４が素子形成面４ａを基板２側になるようにして、バンプ（図示せず）によりフリップチップ実装されている。第１の半導体チップ４の裏面４ｂには、電気接続層８が形成され、さらに電気接続層８上には第２の半導体チップ６が素子形成面６ａを上方となるように搭載されている。電気接続層８は配線層を有し、この配線層を介して、第２の半導体チップ６と基板２の配線とを電気的に接続することができる。
このように、第１の半導体チップ４は、基板２の実装面２ａ上にフリップチップ実装されている。したがって、第１の半導体チップ４と基板２の配線とを、ボンディングワイヤを用いることなく容易に電気的に接続することができる。しかしながら、従来の半導体装置のように、単にフリップチップ実装しただけでは、第１の半導体チップ４に搭載する第２の半導体チップ６と、基板２の配線との電気的な接続は、直接行う必要がある。したがって、ボンディングワイヤが長くなり、半導体チップを封入樹脂によりモールドする際にワイヤ流れが発生し、他のボンディングワイヤとの接触や、断線の危険性が生ずる。しかしながら、本願のように、第１の半導体チップ４の裏面４ｂには、配線層を有する電気接続層８が形成されており、この配線層を介して、第２の半導体チップ６と基板２の配線とを電気的に接続することができる。したがって、他のボンディングワイヤとの接触や、断線が生じることがない。
第１の半導体チップ４に形成された電気接続層８を図２に示す。図２（Ａ）は電気接続層８の概略上面図、図２（Ｂ）は図２（Ａ）のａ−ａ線概略断面図を示す。図２（Ｂ）に示すように、電気接続層８は、所望の構造となるように、配線層１９と絶縁層２２とが積層されて構成されている。配線層１９は、図２（Ａ）に示すように絶縁層２２の所定の位置に、上方に開口した第１の配線パッド部２４ａおよび第２の配線パッド部２４ｂと、これらパッド部２４ａ，２４ｂを電気的に接続する配線２０とからなる。図２に示すように、この配線２０により、第２の半導体チップ６と電気的に接続された第１の配線パッド部２４ａと、所望の第２の配線パッド部２４ｂと、を電気的に接続することができる。したがって、基板２の実装面２ａの所望の位置に、第２の半導体チップを電気的に接続することができる。
配線層１９がこのような構造を有していることにより、基板２において、配線層の数を減らすことができ、さらに実装面２ａの面積も減少させることができる。従来の半導体装置においては、複数のチップを重ね合わせる場合、同一機能のパッド（ＧＮＤや、電源など）をなるべく近くするための配線を、基板２に設ける必要があった。つまり、同一機能のパッドが離れていると、基板２への接続箇所が別々の場所（離れている場所）になるため、各々をまとめて外部（プリント配線基板）に引き出す為の配線を基板２に構成する必要があり、基板２において配線層数の増加や、実装面２ａの面積の増大を招くからである。これに対し、本願の半導体装置１においては、配線層１９により、配線を引き回すことができ、同一機能の複数のパッドを容易に近くすることができる。したがって、基板２において、これらをまとめて外部に引き出す為の配線が少なくて済むため、配線層の数を減らすことができ、さらに基板２の実装面２ａの面積も減少させることができる。
なお、電気接続層８の構造および製造方法については後述する。
第２の半導体チップ６と配線層１９との電気的な接続は、第２の半導体チップ６の素子形成面６ａに設けられたボンディングパッド（図示せず）と、配線層１９の第１の配線パッド部２４ａ上に設けられたボンディングパッド（図示せず）とを、ボンディングワイヤ１２で接続することにより行われる。
一方、配線層１９と、基板２の配線との電気的な接続は、配線層１９の第２の配線パッド部２４ｂ上に形成されたボンディングパッド（図示せず）と、基板２の実装面２ａに形成されたボンディングパッド（図示せず）とを、ボンディングワイヤ１３で接続することにより行われる。
上記したように、配線層１９においては、第１の配線パッド部２４ａと、第２の配線パッド部２４ｂとが、配線２０を介して電気的に接続されている。したがって、第２の半導体チップ６と基板２の配線とは、電気的に接続される。
このように、基板２上に第１の半導体チップ４および第２の半導体チップ６を実装した後、封入樹脂１４によりモールドすることにより本発明の半導体装置１が形成される。
また、図１（Ｂ）に示すように、第２の半導体チップ６の素子形成面６ａにバンプを形成し、バンプを第１の配線パッド部２４ａに接続して、第２の半導体チップ６と配線層１９とを電気的に接続してもよい。配線層１９と基板２の配線との電気的な接続は、配線層１９の第２の配線パッド部２４ｂに形成されたボンディングパッド（図示せず）と、基板２の実装面２ａに形成されたボンディングパッド（図示せず）とを、ボンディングワイヤ１３で接続することにより行われる。
上記第１の実施形態において、電気接続層８が形成された第１の半導体チップ４は、以下のようにして形成することができる。
図３は、第１の半導体チップ４を形成する工程を模式的に示す概略断面図である。なお、図３においては、１つの、第１の半導体チップ４について示すが、実際には、ウエハ状態にて複数の第１の半導体チップ４を同時に形成し、ダイシングによって分離して個々の第１の半導体チップ４を得る。すなわち、図４の概略上面図（裏面側から見た図）に示すように、略円形状のウエハ３０の表面、つまり素子形成面を支持シート３４に固着する。次いで、素子形成面において個々の半導体チップ４となる領域に対応して、ウエハ状態であるウエハ３０の裏面に配線層を形成する。このように、裏面に配線層が形成された第１の半導体チップ４を複数同時に形成し、その後、ダイシングによって分離して、第１の半導体チップ４を得る。以下に、その工程を順に説明する。
図３（Ａ）に示すように、まず、半導体素子が形成されたウエハ３０を、素子形成面４ａが支持シート３４側となるように、接着剤等により支持シート３４に固着し、素子形成面とは反対側の面、つまり裏面４ｂを通常の方法により研削する。ウエハ３０は、略円形状のシリコン基板である。支持シート３４は、裏面４ｂを研削する工程や、後述する裏面配線を形成する工程において、素子形成面４ａを保護する為に密着性に優れており、かつ裏面配線を形成する工程において、耐薬品性、耐熱性を有するものが用いられる。
次いで、図３（Ｂ）に示すように、ウエハ３０の裏面４ｂに、通常のＣＶＤ法などにより膜厚が数μｍ程度の絶縁体層３６を形成する。絶縁体層３６は、シリカ等の塗布液を用いて形成してもよい。絶縁体層３６は、ＳｉＯ２やＳｉＮなどからなる。
ウエハ３０の裏面４ｂに絶縁体層３６を形成すると、次いで、図３（Ｃ）に示すように、金属スパッタやメッキ等の方法により、膜厚が数μｍ程度の金属膜３８を、絶縁体層３６表面に形成する。この金属膜３８としては、ＡｌやＣｕ等の金属膜やＴｉＮ／Ａｌ−Ｃｕ等の複合膜などが挙げられ、その他、導電性物質であればよい。
次いで、図３（Ｄ）に示すように、金属膜３８を通常の方法によりパターニングし、絶縁体層３６表面に所定の形状を有する配線層１９を形成する。この配線層１９は、ウエハ３０の素子形成面４ａの個々の第１の半導体チップ４となる領域に対応した裏面の位置に形成される。パターニングにより、図２に示すような配線層１９が得られ、所望の第１の配線パッド部２４ａと第２の配線パッド部２４ｂとを配線２０により電気的に接続することができる。したがって、上述したように、基板２において、配線層の数を減らすことができ、さらに基板２の実装面２ａの面積も減少させることができる。
本実施形態においては、金属膜形成後のパターニングを形成フローの例として挙げたが、絶縁体層３６に配線用の溝を形成した後、上記と同様にして裏面４ｂ全体を覆うように金属膜を形成し、再度裏面研削を行うことによって、埋め込み型の配線を形成してもよい。
配線層１９を形成した後、配線層１９を覆うように裏面４ｂ全体に数μｍの第２の絶縁膜を形成する。さらに第２の絶縁膜をエッチングする。エッチングにより所定の位置を開口し、第１の配線パッド部２４ａおよび第２の配線パッド部２４ｂを形成する。この工程により、図３（Ｅ）に示すように、ウエハ３０の裏面４ｂに、第１の配線パッド部２４ａと、第２の配線パッド部２４ｂと、これらを電気的に接続するための配線２０と、を有する配線層１９が形成される。
その後、支持シート３４を外し、通常の方法にてウエハ３０から各チップを分離するダイシングを行い、裏面に配線層を有する第１の半導体チップ４が得られる。
続いて、本発明の半導体装置１の効果を説明する。
本発明の半導体装置１は、配線を有する基板２上に素子形成面４ａが基板２側となるように実装される第１の半導体チップ４の裏面４ｂに、基板２の配線に電気的に接続された配線層１９が設けられている。したがって、第２の半導体チップ６と、基板２の配線との電気的な接続は、配線層１９を介して行うことができる。一方、特許文献１に記載の半導体装置は、第２の半導体チップと基板とは、配線シートを介して電気的に接続する必要があった。この場合、配線シートの強度を保つためには、その膜厚を厚くする必要があった。これに対し、本発明の半導体装置１は、研削後の裏面４ｂに電気接続層８を直接形成することにより、第１の半導体チップ４自体で強度を保つことができるため、前記配線シートと比較して、電気接続層８の層厚を薄くすることができる。したがって、半導体パッケージ全体の厚さを低減することができ、スタック型ＭＣＰ構造やＳＩＰ構造を有する半導体装置に好適に用いることができる。また、本発明の半導体装置１の第１の半導体チップ４は、裏面４ｂに電気接続層８が形成されている。したがって、素子形成面４ａと電気接続層８との線膨張率を釣り合わせることができるため、ウエハや半導体チップの反りを低減することもできる。
また、本発明の半導体装置１は、第１の半導体チップ４の裏面４ａに配線層１９が設けられており、第２の半導体チップ６は配線層１９を介して基板２の配線と電気的に接続される。したがって、図１（Ａ）に示される本発明の半導体装置１は、第２の半導体チップ６と、基板２の配線とを、直接電気的に接続するボンディングワイヤを必要としない。
一方、従来の半導体装置においては、第２の半導体チップと、基板の配線とを直接ボンディングワイヤにより電気的に接続する必要があった。したがって、第１の半導体チップと、第２の半導体チップとの面積格差が大きいと、第２の半導体チップと、基板の配線とを電気的に接続するボンディングワイヤの長さが非常に長くなる。このようにボンディングワイヤの長さが長くなると、半導体チップを封入樹脂によりモールドする際にワイヤ流れが発生する。したがって、他のボンディングワイヤとの接触や、断線の危険性が生ずる。さらに、長い距離をワイヤボンディングするためには、ボンディングワイヤは上方向への高さが必要になりパッケージが厚くなるため、パッケージの厚さが低減された半導体装置が求められていた。
これに対し、本発明の半導体装置１は、第１の半導体チップ４の裏面４ｂに配線層１９が設けられている。すなわち、図１（Ａ）に示される本発明の半導体装置１においては、第２の半導体チップ６と基板２とを電気的に接続するために、第２の半導体チップ６と配線層１９、さらに配線層１９と基板２の配線とをボンディングワイヤにより電気的に接続すればよい。また、図１（Ｂ）に示される本発明の半導体装置１においては、第２の半導体チップ６と配線層１９とを電気的に接続するボンディングワイヤを必要としない。したがって、第１の半導体チップ４と、第２の半導体チップ６との面積格差が大きい場合でも、ボンディングワイヤ長を長くする必要がない（または、ボンディングワイヤが不要である）ためワイヤ流れが発生することがなく、かつパッケージの厚さを低減することもできる。
このように裏面４ｂに配線層１９が設けられた半導体チップを用いることにより、チップサイズの制約を受けることがないため、ＭＣＰやＳＩＰ構造を有する半導体装置において半導体チップの組み合わせの自由度が増大する。
以下、本発明に係る半導体装置１の他の実施形態を説明する。なお、第１の実施形態とは電気接続層８の構造が異なるため、他の部分の説明を省略し、電気接続層８の構造を説明する。
本発明に係る半導体装置１の第２の実施形態を図５に示す。
図５（Ａ）は、電気接続層８を有する第１の半導体チップ４の概略上面図、図５（Ｂ）は図５（Ａ）のｂ−ｂ線概略断面図を示す。図５（Ｂ）に示すように、電気接続層８は、所望の構造となるように、配線層１９と絶縁層２２とが積層されている。配線層１９は、図５（Ｂ）に示すように第１配線層１９ａと第２配線層１９ｂの２層構造を有している。
第２配線層１９ｂは、絶縁層２２の所定の位置に、上方に開口した第１の配線パッド部２４ａおよび第２の配線パッド部２４ｂと、これらパッド部２４ａ，２４ｂを電気的に接続する配線２０とからなる。一方、第１配線層１９ａは配線２０からなる。この第１配線層１９ａと第２配線層１９ｂとはビアプラグ２１によって電気的に接続されている。したがって、裏面配線の組合せの自由度が増し、配線パッド部２４ａと第２の配線パッド部２４ｂとの電気的な接続は、第１の実施態様に比べてさらに選択が容易になる。
この配線層１９、配線２０、絶縁層２２、第１の配線パッド部２４ａおよび第２の配線パッド部２４ｂは上述の方法を適宜選択して形成され、ビアプラグ２１は通常のダマシン工程により形成される。
第２の実施形態においては、配線層１９が２層形成された例により説明したが、特に限定されず、３層以上積層してもよい。
次に、本発明に係る半導体装置１の第３の実施形態を説明する。
図６（Ａ）は、電気接続層８を有する第１の半導体チップ４の概略上面図、図６（Ｂ）は図６（Ａ）のｃ−ｃ線概略断面図を示す。図６（Ｂ）に示すように、第１の半導体チップ４は、ウエハ３０の裏面４ｂ上の全面に亘って裏面電極層２６が形成され、さらにその上面に電気接続層８が積層されている。電気接続層８は、配線層１９を有し、配線層１９は第１配線層１９ａと第２配線層１９ｂの２層からなる。この第１配線層１９ａと第２配線層１９ｂとはビアプラグ２１によって電気的に接続されている。さらに裏面電極層２６と第１配線層１９ａとはビアプラグ２１により電気的に接続されている。裏面電極層２６は図示しない直流電圧源と接続されており、ウエハ３０に対してバイアス電圧を印加してトランジスタを駆動することができるように構成されている。
このように、裏面電極層２６を裏面４ｂの全面に形成し、さらに裏面電極層２６を配線層１９に電気的に接続することにより、裏面電極を用いている半導体もＭＣＰやＳＩＰに積層することが可能になり、積層させる半導体チップの選択幅が広がる。なお、裏面電極層２６は、必要に応じ適宜パターニングされていてもよい。
配線層１９、配線２０、ビアプラグ２１、絶縁層２２、第１の配線パッド部２４ａおよび第２の配線パッド部２４ｂは上述の方法により形成され、裏面電極層２６も通常に方法に従って形成される。
第３の実施形態においては、配線層１９が２層形成された例により説明したが、特に限定されず、１層以上形成されていればよい。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、上記では第１の半導体チップ４に形成された配線層１９と基板２の配線との電気的な接続を、ボンディングワイヤ１３で行っている例により説明したが、第１の半導体チップ４に貫通電極を設けることにより、ボンディングワイヤ１３を用いることなく第１の半導体チップ４に形成された配線層１９と基板２の配線とを電気的に接続することもできる。
また、上記では、第１の半導体チップ４と第２の半導体チップ６とが、基板上に順に積層されてなる半導体装置を例にとり説明したが、さらに配線層１９を有する半導体チップを複数用い、半導体チップを３層以上積層させた構造とすることもできる。
図１（Ａ）（Ｂ）は、本発明に係る半導体装置の第１の実施形態を示す概略断面図である。 図２（Ａ）は、本発明に係る半導体装置の第１の実施形態における電気接続層の概略上面図、図２（Ｂ）は図２（Ａ）のａ−ａ線概略断面図を示す。 図３（Ａ）〜（Ｅ）は、第１の半導体チップが形成される工程を模式的に示す概略断面図である。 図４は、第１の半導体チップが複数形成された略円形状のウエハを裏面側から見た概略図である。 図５（Ａ）は、本発明に係る半導体装置の第２の実施形態における第１の半導体チップの概略上面図、図５（Ｂ）は図５（Ａ）のｂ−ｂ線概略断面図を示す。 図６（Ａ）は、本発明に係る半導体装置の第３の実施形態における第１の半導体チップの概略上面図、図６（Ｂ）は図６（Ａ）のｃ−ｃ線概略断面図を示す。 図７は、従来の半導体装置の概略断面図を示す。
符号の説明
１ 半導体装置
２ 基板
２ａ 実装面
４ 第１の半導体チップ
４ａ，６ａ 素子形成面
４ｂ 裏面
６ 第２の半導体チップ
８ 電気接続層
１０ 半田ボール
１２，１３ ボンディングワイヤ
１４ 封入樹脂
１９ 配線層
１９ａ 第１配線層
１９ｂ 第２配線層
２０ 配線
２２ 絶縁層
２４ａ 第１の配線パッド部
２４ｂ 第２の配線パッド部
３０ ウエハ
３４ 支持シート
３６ 絶縁体層
３８ 金属膜
１００ 半導体装置
１０２ 基板
１０２ａ 実装面
１０４ 第１の半導体チップ
１０４ａ 素子形成面
１０４ｂ 裏面
１０６ 配線シート
１０６ａ 配線面
１０８ 第２の半導体チップ
１１０ 半田ボール
１１２，１１３ ボンディングワイヤ
１１４ 封入樹脂

Claims (7)

  1. 配線を有する基板と、該基板上に素子形成面が基板側となるように実装される第１の半導体チップと、該第１の半導体チップ上に実装される第２の半導体チップとを備え、
    前記第１の半導体チップは、前記第２の半導体チップに対向する裏面に、前記基板の配線に電気的に接続された配線層が設けられていることを特徴とする半導体装置。
  2. 前記配線層は、パターニングされた金属膜から構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記配線層は複数層設けられており、該配線層同士がビアプラグによって電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記配線層と、前記基板の配線とは、ボンディングワイヤを介して電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記第２の半導体チップと、前記基板の配線とは、前記配線層を介して電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記第２の半導体チップと、前記配線層とは、ボンディングワイヤを介して電気的に接続されていることを特徴とする請求項５に記載の半導体装置。
  7. 前記第２の半導体チップは、前記配線層上に、素子形成面が配線層側となるように実装され、前記第２の半導体チップと、前記配線層とが電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
JP2005023471A 2005-01-31 2005-01-31 半導体装置 Pending JP2006210802A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005023471A JP2006210802A (ja) 2005-01-31 2005-01-31 半導体装置
TW095101324A TWI312566B (en) 2005-01-31 2006-01-13 Semiconductor device
US11/332,256 US20060170087A1 (en) 2005-01-31 2006-01-17 Semiconductor device
KR1020060005821A KR100744700B1 (ko) 2005-01-31 2006-01-19 반도체장치
CNB2006100045667A CN100539120C (zh) 2005-01-31 2006-01-28 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005023471A JP2006210802A (ja) 2005-01-31 2005-01-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2006210802A true JP2006210802A (ja) 2006-08-10

Family

ID=36755651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005023471A Pending JP2006210802A (ja) 2005-01-31 2005-01-31 半導体装置

Country Status (5)

Country Link
US (1) US20060170087A1 (ja)
JP (1) JP2006210802A (ja)
KR (1) KR100744700B1 (ja)
CN (1) CN100539120C (ja)
TW (1) TWI312566B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988262B1 (ko) * 2008-04-25 2010-10-18 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US8743561B2 (en) * 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
US9524957B2 (en) * 2011-08-17 2016-12-20 Intersil Americas LLC Back-to-back stacked dies

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
JP4586273B2 (ja) * 2001-01-15 2010-11-24 ソニー株式会社 半導体装置構造
US6700794B2 (en) * 2001-07-26 2004-03-02 Harris Corporation Decoupling capacitor closely coupled with integrated circuit
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US7034388B2 (en) * 2002-01-25 2006-04-25 Advanced Semiconductor Engineering, Inc. Stack type flip-chip package
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
US20040089930A1 (en) * 2002-06-25 2004-05-13 Tessera, Inc. Simplified stacked chip assemblies
JP2004296613A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
US7217597B2 (en) * 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme

Also Published As

Publication number Publication date
TW200636960A (en) 2006-10-16
TWI312566B (en) 2009-07-21
US20060170087A1 (en) 2006-08-03
KR20060088022A (ko) 2006-08-03
CN100539120C (zh) 2009-09-09
KR100744700B1 (ko) 2007-08-02
CN1819188A (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
US7405486B2 (en) Circuit device
JP5354765B2 (ja) 三次元積層構造を持つ半導体装置の製造方法
TW200305264A (en) Semiconductor device and method of fabricating the same
WO2005114728A1 (ja) 半導体装置並びに配線基板及びその製造方法
CN106971997A (zh) 半导体结构及其制造方法
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
JP2015099885A (ja) 半導体装置および半導体装置の製造方法
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
US8173539B1 (en) Method for fabricating metal redistribution layer
JPWO2008087701A1 (ja) 三次元半導体集積回路装置及びその製造方法
US7906838B2 (en) Electronic component package and method of manufacturing same
JP2005332896A (ja) 半導体装置、チップサイズパッケージ、半導体装置の製造方法、及びチップサイズパッケージの製造方法
JP2002217354A (ja) 半導体装置
TW201642362A (zh) 晶片封裝體及其製造方法
JP2016100552A (ja) 半導体装置
JP2006210802A (ja) 半導体装置
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
US20050023666A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
US20170301651A1 (en) Wafer level system in package (sip) using a reconstituted wafer and method of making
JP2006318989A (ja) 半導体装置
JP3915670B2 (ja) 半導体装置およびその製造方法
JP5291946B2 (ja) 半導体装置およびその製造方法
JP6470320B2 (ja) 半導体装置
JPH06216526A (ja) 薄膜多層配線基板
TWI399839B (zh) 內置於半導體封裝構造之中介連接器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208