JP2016100552A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016100552A
JP2016100552A JP2014238584A JP2014238584A JP2016100552A JP 2016100552 A JP2016100552 A JP 2016100552A JP 2014238584 A JP2014238584 A JP 2014238584A JP 2014238584 A JP2014238584 A JP 2014238584A JP 2016100552 A JP2016100552 A JP 2016100552A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring layer
layer
insulating film
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014238584A
Other languages
English (en)
Inventor
勇 西村
Isamu Nishimura
勇 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014238584A priority Critical patent/JP2016100552A/ja
Priority to US14/943,103 priority patent/US9899360B2/en
Publication of JP2016100552A publication Critical patent/JP2016100552A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147Semiconductor insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

【課題】 製造コストの低減を図ることが可能な半導体装置を提供することを主な課題とする。
【解決手段】 半導体装置1Aは、主面101A、およびこの主面101Aから凹む凹部105Aを有し、かつ半導体材料からなる基板100Aと、基板100Aに形成された導電部200Aと、凹部105Aに充填される封止樹脂500Aと、を備え、導電部200Aは、各々が凹部105Aに形成された、第1配線層210Aと、主面101Aの法線方向において第1配線層210Aよりも主面101A寄りに位置する第2配線層210Aと、を含む。
【選択図】 図2

Description

本発明は、半導体装置に関する。
外部からの電流の入出力に対して特定の機能を果たす半導体装置は、様々な形態のものが提案されている(たとえば、特許文献1参照)。一般的には、この半導体装置の機能を果たすために、各々が電気回路の一部を構成する複数の素子が内蔵されている。これらの素子を支持し、かつ互いに導通させることを目的として、金属製のリードが用いられる。このリードは、上記複数の素子の機能や形状および大きさに応じて、その個数や形状および大きさが決定される。このリードに搭載された上記複数の素子は、封止樹脂によって覆われる。封止樹脂は、これらの素子や上記リードの一部を保護するためのものである。このような半導体装置は、たとえば電子機器の回路基板などに実装されて用いられる。
上記リードの形成は、たとえば金型を用いた打ち抜き加工によってなされることが多い。金型を用いた手法は、上記リードを効率よく正確に形成できるという利点がある。しかし、上記リードは、上記複数の素子によってその個数や大きさおよび形状が異なることが一般的である。このため、上記半導体装置に求められる機能などが変更されると、上記リードのサイズや形状を変更する必要がある。これを実現するには、上記金型を新たに作り直すことが強いられる。上記金型は、比較的高価であるため、上記半導体装置が少量生産される場合には、上記半導体装置のコストを増大させてしまう。
また、上記リードは、金属板を加工したものであるため、一般的に平らな形状である。任意に絞り加工を施すことによって立体的な形状とすることも可能であるが、ある程度の制約が課せられる。上記半導体装置には、年々、高機能化および多機能化が求められる。この要請に応えるには、上記複数の素子の高密度実装化、あるいは平らに配置すること以外の立体的な配置、などが求められる。
特開2012−99673号公報
本発明は、上記した事情のもとで考え出されたものであって、製造コストの低減を図ることが可能な半導体装置を提供することをその課題とする。また、本発明は、複数の素子の配置に対する制限を緩和し、小型化を図ることが可能な半導体装置を提供することをその課題とする。
本発明の第1の側面によって提供される半導体装置は、主面、およびこの主面から凹む凹部を有し、かつ半導体材料からなる基板と、上記基板に形成された導電部と、上記凹部に充填される封止樹脂と、を備え、上記導電部は、各々が上記凹部に形成された、第1配線層と、上記主面の法線方向において上記第1配線層よりも上記主面寄りに位置する第2配線層と、を含むことを特徴としている。
本発明の好ましい実施の形態においては、上記凹部は、上記主面に対して傾いた傾斜内側面と、上記傾斜内側面に繋がる底面と、を有し、上記第1配線層は、上記底面に形成される。
本発明の好ましい実施の形態においては、上記底面を覆う絶縁膜を備え、上記第2配線層は、上記絶縁膜と上記封止樹脂との間に介在する。
本発明の好ましい実施の形態においては、上記絶縁膜には、厚さ方向に貫通する貫通孔が形成されており、上記導電部は、上記貫通孔の内部に形成され、上記第1配線層および上記第2配線層の各々に繋がる連絡路を有する。
本発明の好ましい実施の形態においては、上記凹部に収容された第1素子を備える。
本発明の好ましい実施の形態においては、上記第1素子は、上記底面に支持されている。
本発明の好ましい実施の形態においては、上記絶縁膜は、上記第1素子の少なくとも一部を覆っている。
本発明の好ましい実施の形態においては、上記第1素子のうち上記底面に対向する面とは反対側を向く面は、上記絶縁膜に覆われておらず、上記第2配線層は、上記反対側を向く面と、これに隣接する上記絶縁膜とに跨って形成される。
本発明の好ましい実施の形態においては、上記絶縁膜は、上記底面と平行な平坦面を有する平坦部と、上記第1素子に近づくほど上記主面の法線方向において上記主面側に変位するように傾く傾斜面を有する傾斜部と、を含み、上記第2配線層は、上記反対側を向く面と、上記傾斜部とに跨って形成される。
本発明の好ましい実施の形態においては、上記絶縁膜は、上記第1素子の全体を覆っている。
本発明の好ましい実施の形態においては、上記主面の法線方向視において上記第1素子の少なくとも一部と重なる第2素子を備える。
本発明の好ましい実施の形態においては、上記第2配線層は、上記第2素子を搭載するための複数の第2素子用パッドを有する。
本発明の好ましい実施の形態においては、上記第1素子のうち、上記底面に対向する面とは反対側を向く面は、上記絶縁膜に覆われておらず、上記第2配線層は、上記反対側を向く面の全体を覆うシールド層を含む。
本発明の好ましい実施の形態においては、上記絶縁膜は、上記底面と平行な平坦面を有する平坦部と、上記第1素子に近づくほど上記主面の法線方向において上記主面側に変位するように傾く傾斜面を有する傾斜部と、を含み、上記シールド層は、上記反対側を向く面と上記傾斜部とに跨って形成される。
本発明の好ましい実施の形態においては、上記導電部は、各々の端部が上記第2配線層に接続され、かつ上記凹部の深さ方向に延びており、上記第2素子を搭載する複数の柱状部を有する。
本発明の好ましい実施の形態においては、上記絶縁膜は、上記第1素子の全体を覆っており、上記第2配線層は、上記第1素子および上記第2素子の間に位置し、上記主面の法線方向視において上記第1素子の全体と重なるシールド層を含む。
本発明の好ましい実施の形態においては、上記導電部は、上記主面に形成された複数の外部端子を有し、上記シールド層は、上記複数の外部端子のうちグランド接続されるいずれかの上記外部端子に導通している。
本発明の好ましい実施の形態においては、上記第2素子は、無線通信素子である。
本発明の好ましい実施の形態においては、上記基板は、半導体材料の単結晶からなる。
本発明の好ましい実施の形態においては、上記半導体材料は、Siである。
本発明の好ましい実施の形態においては、上記主面は、(100)面であり、上記凹部は、4つの上記傾斜内側面を有する。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態に基づく半導体装置を示す要部平面図である。 図1のII−II線に沿う断面図である。 図1の半導体装置の基板を示す斜視図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 図1の半導体装置の製造方法の一工程を示す要部断面図である。 本発明の第2実施形態に基づく半導体装置を示す要部平面図である。 図27のXXVIII−XXVIII線に沿う断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1および図2は、本発明の第1実施形態に基づく半導体装置を示している。本実施形態の半導体装置1Aは、基板100A、導電部200A、第1素子310A、第2素子320A、絶縁膜400Aおよび封止樹脂500Aを備えている。なお、図1においては、理解の便宜上、封止樹脂500Aを省略している。図2は、図1におけるII−II線に沿うyz平面における断面図である。
半導体装置1Aは、以下に説明する構成により、無線通信モジュールとして構成されている。半導体装置1Aのサイズの一例を挙げると、平面視寸法が1.5mmX2.5mm程度、厚さが0.6mm程度である。
基板100Aは、半導体装置1Aの土台となるものであり、基材103Aおよび絶縁層104Aからなる。基板100Aは、主面101A、裏面102Aおよび凹部105Aを有する。基板100Aの厚さは、たとえば600μm程度である。なお、本実施形態においては、主面101Aおよび裏面102Aがz方向において互いに反対側を向いており、z方向が半導体装置1Aの厚さ方向に相当する。また、x方向およびy方向は、いずれもz方向に対して直角である。
基材103Aは、半導体材料の単結晶からなり、本実施形態においては、Si単結晶からなる。また、絶縁層104Aは、本実施形態においては、SiO2からなる。なお、基材103Aの材質は、Siに限定されず、後述する意図を満たす凹部105Aを形成可能なものであればよい。絶縁層104Aは、基材103Aのうち裏面102Aとは反対側から臨む部分を覆っている。絶縁層104Aの厚さは、たとえば0.1〜1.0μm程度である。
図3は、基板100Aを示す斜視図である。本実施形態においては、主面101Aとして、基材103Aの(100)面が採用されている。凹部105Aは、主面101Aから裏面102Aに向かって凹んでいる。本実施形態においては、凹部105Aは、底面111Aおよび4つの傾斜内側面112Aを有する。凹部105Aの形状は、主面101Aとして(100)面が採用されていることに依存している。
凹部105Aが形成されていることにより、主面101Aは、平面視矩形環状とされている。より具体的には、主面101Aのうち凹部105Aを挟んでy方向に離れて位置する2つの部位が、凹部105Aを挟んでx方向に離れて位置する2つの部位よりも顕著に大とされている。
凹部105Aは、平面視矩形状である。凹部105Aの深さは、たとえば440μm程度である。底面111Aは、平面視矩形状である。4つの傾斜内側面112Aは、平面視において底面111Aを囲んでおり、底面111Aと接する部分を上底とする略台形状である。各傾斜内側面112Aは、底面111Aに対して傾いている。本実施形態においては、傾斜内側面112Aのxy平面に対する傾斜角度が55°程度である。なお、傾斜内側面112Aが略台形状であり、かつ上記傾斜角度が55°である点は、主面101Aとして(100)面を採用したことに依存している。
導電部200Aは、第1素子310Aおよび第2素子320Aを搭載し、これらに入出力する電流経路を構成するためのものである。導電部200Aは、主に絶縁層104A上に形成されており、本実施形態においては、バリアシード層201Aとめっき層202Aとが積層された構造を有する。
バリアシード層201Aは、所望のめっき層202Aを形成するためのいわゆる下地層であり、主に絶縁層104A上に形成されている。バリアシード層201Aは、絶縁層104A上に形成されたたとえばバリア層としてのTi層とこのバリア層上に積層されたシード層としてのCu層とからなる。バリアシード層201Aは、たとえばスパッタリングによって形成される。本実施形態においては、バリアシード層201Aは、絶縁層104A上、絶縁膜400A上および第1素子310A上の所定部位に形成される。
めっき層202Aは、たとえばCuからなりバリアシード層201Aを利用した電解めっきによって形成される。めっき層202Aの厚さは、たとえば5μm程度である。
本実施形態においては、導電部200Aは、第1配線層210A、第2配線層220A、複数の柱状部230A、複数の外部端子240Aおよび連絡経路250Aを有している。
第1配線層210Aは、底面111Aに形成されており、所定のパターン形状を有する。第1配線層210Aは、複数の底面パッド211Aを有する。複数の底面パッド211Aは、第1素子310Aを搭載するために用いられる。
第2配線層220Aは、主面101Aの法線方向(z方向)において第1配線層210Aよりも主面101A寄りに位置する。第2配線層220Aは、絶縁膜400Aと封止樹脂500Aとの間に介在しており、所定のパターン形状を有する。本実施形態においては、第2配線層220Aは、第1素子310Aの上面312A(底面111Aに対向する面とは反対側を向く面)と、これに隣接する絶縁膜400A(後述の傾斜部420A)とに跨って形成される。第2配線層220Aは、複数の第2素子用パッド221A、およびシールド層222Aを有する。複数の第2素子用パッド221Aは、第2素子320Aを搭載するために用いられる。シールド層222Aは、第1素子310Aおよび第2素子320Aの間に介在しており、第1素子310Aの上面312Aの全体を覆っている。本実施形態においては、シールド層222Aは、上面312Aと、これに隣接する絶縁膜400Aの傾斜部420Aとに跨って形成されている。シールド層222Aは、後述の連絡経路250Aに導通接続されており、グランド端子用の外部端子240Aにも導通している。
柱状部230Aは、図2に示すように、凹部105Aの深さ方向に延びている。本実施形態において、柱状部230Aの下端は、第2素子用パッド221A(第2配線層220A)に接続され、封止樹脂500Aの内部において延びている。柱状部230Aの上端には、はんだ351Aを介して第2素子320Aが搭載されている。柱状部230Aは、たとえばCuからなり、第2素子用パッド221Aを利用した電解めっきによって形成される。
外部端子240Aは、主面101Aに形成されており、半導体装置1Aをたとえば図示しない電子機器の回路基板に面実装するために用いられる。本実施形態においては、主面101Aのうち凹部105Aを挟んでy方向に離れて配置された2つの部位に、4つずつの外部端子240Aが形成されている。また、各外部端子240Aは、その一辺が凹部105Aの外縁に接している。外部端子240Aは、上述したバリアシード層201Aおよびめっき層202A上に、さらにたとえばNi,Pd,Auなどの金属を無電解めっきすることによって得られたバンプが形成された構造とされている。これにより、図2に示すように、外部端子240Aは、z方向に膨出した形状となっている。
連絡経路250Aは、傾斜内側面112Aに形成されており、外部端子240Aと、第1配線層210Aあるいは第2配線層220Aとを導通させる経路を構成している。なお、連絡経路250Aは、外部端子240Aの配置、および第1素子310A、第2素子320Aの端子の配置等に応じて適宜形成位置が決定される。図2において、連絡経路250Aが傾斜内側面112Aに形成される態様を表すが、詳細な形成位置については省略している。また、図1においては、連絡経路250Aを省略している。
なお、本実施形態においては、図1における図中上方の左から2番目に位置する外部端子240Aがいわゆるグランド端子とされている。この外部端子240Aに導通する連絡経路250A、およびシールド層222Aがグランド接続される。
第1素子310Aは、底面111Aに支持されており、複数の底面パッド211Aを利用してはんだ351Aを介して搭載されている。第1素子310Aは、第2素子320Aを制御するためのものであり、たとえば集積回路素子である。
絶縁膜400Aは、底面111Aに形成されており、第1素子310Aの一部および第1配線層210Aを覆っている。絶縁膜400Aは、第1素子310Aの下面311A(底面111Aと対向する面)を覆う一方、第1素子310Aの上面312Aを覆っていない。絶縁膜400Aは、平坦部410Aと、第1素子310Aに隣接する傾斜部420Aとを含んで構成される。平坦部410Aは、底面111Aと平行な平坦面411Aを有する。傾斜部420Aは、傾斜面421Aを有する。傾斜面421Aは、第1素子310Aに近づくほど主面101Aの法線方向(z方向)において主面101A側に変位するように傾く。絶縁膜400Aを構成する材料としては、たとえばポリイミド樹脂、窒化エポキシ樹脂、フェノール樹脂、ポリベンゾオキサゾール(PBO)樹脂、シリコン樹脂が挙げられる。また、絶縁膜400Aは、CVD法によるシリコン酸化膜あるいはシリコン窒化膜として形成されたものでもよい。
第2素子320Aは、たとえばBluetooth(登録商標)規格に準拠した近距離無線データ通信用の素子であり、複数の柱状部230Aを介して絶縁膜400Aに支持されている。第2素子320Aは、はんだ351Aを介して柱状部230Aに搭載されている。
封止樹脂500Aは、第2配線層220Aおよび第2素子320Aを覆っており、凹部105Aに充填されている。本実施形態においては、封止樹脂500Aは、シールド層222Aを含む第2配線層220Aの全体、および第2素子320Aの全体を覆っている。封止樹脂500Aの材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール(PBO)樹脂、シリコン樹脂が挙げられる。封止樹脂500Aは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
次に、半導体装置1Aの製造方法について、図4〜図26を参照しつつ以下に説明する。なお、これらの図においては、図1のII−II線に沿うyz平面における断面を示している。
まず、図4に示すように基板材料100A’を用意する。基板材料100A’は、半導体材料の単結晶からなり、本実施形態においては、Si単結晶からなる。基板材料100A’の厚さは、たとえば600μm程度である。基板材料100A’は、上述した半導体装置1Aの基板100Aが複数個取りできるサイズである。すなわち、以降の製造工程においては、複数の半導体装置1Aを一括して製造する手法を前提としている。1つの半導体装置1Aを製造する方法であっても構わないが、工業上の効率を考慮すると、複数の半導体装置1Aを一括して製造する手法が現実的である。
基板材料100A’は、z方向において互いに反対側を向く主面101Aおよび裏面102Aを有している。本実施形態においては、主面101Aとして結晶方位が(100)である面、(100)面を採用する。次いで、主面101Aをたとえば酸化させることによりSiO2からなるマスク層191Aを形成する。マスク層191Aの厚さは、たとえば0.7〜1.0μm程度である。
次いで、図5に示すように、マスク層191Aに対してたとえばエッチングによるパターニングを行う。これにより、マスク層191Aに開口を形成する。この開口の形状および大きさは、最終的に得ようとする凹部105Aの形状および大きさに応じて設定する。開口は、たとえば矩形状である。
次いで、図6に示すように、凹部105Aを形成する。凹部105Aの形成は、たとえばKOHを用いた異方性エッチングによって行う。KOHは、Si単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。この異方性エッチングを行うことにより、底面111Aおよび4つの傾斜内側面112Aを有する凹部105Aが形成される。傾斜内側面112Aがxy平面に対してなす角度は、55°程度となる。本実施形態においては、凹部105Aの深さが440μm程度である。
次いで、図7に示すように、マスク層191Aを除去する。この除去は、たとえばHFを用いたエッチングによって行う。
次いで、図8に示すように、たとえばSiO2からなる絶縁層104Aを形成する。絶縁層104Aの形成は、基板材料100A’のうち裏面102Aとは反対側部分全体を酸化させることにより行う。これにより、厚さがたとえば0.7〜1.0μm程度の絶縁層104Aが得られる。
次いで、図9に示すように、バリアシード層201Aを形成する。バリアシード層201Aの形成は、たとえばスパッタリングによって行う。具体的には、絶縁層104A上にTiからなる層をスパッタリングによって形成する。このTiからなる層は、バリア層として機能する。次いで、上記バリア層上にCuからなる層をスパッタリングによって形成する。このCuからなる層は、シード層として機能する。このようなスパッタリングによってバリアシード層201Aが得られる。
次いで、図10に示すように、マスク層291Aを形成する。マスク層291Aの形成は、たとえば感光性のレジスト樹脂をスプレー塗布することによって行う。
次いで、図11に示すように、マスク層291Aに対してパターニングを施す。このパターニングは、マスク層291Aに対してたとえばフォトリソグラフィの手法を用いた露光および現像を行うことにより、所望の部位を削除することによって行う。このパターニングによって得られたマスク層291Aの形状は、上述した導電部200Aにおける第1配線層210A、外部端子240A、連絡経路250Aの形状に対応している。なお、凹部105Aがある程度の深さを有することに対応して、上記露光の焦点深さを変化させながら、複数回の上記露光を行なってもよい。
次いで、図12に示すように、めっき層202Aを形成する。めっき層202Aの形成は、たとえばバリアシード層201Aの上記シード層を利用した電解メッキによって行う。この結果、たとえばCuからなるめっき層202Aが得られる。めっき層202Aの厚さは、たとえば5μm程度である。めっき層202Aは、上述した第1配線層210Aおよび連絡経路250Aの形状となっている。
次いで、図13に示すように、マスク層291Aを削除する。次いで、図14に示すように、バリアシード層201Aのうちめっき層202Aから露出した部分を除去する。バリアシード層201Aの除去は、たとえばウエットエッチングによって行う。これにより、ともにパターニングが施されたバリアシード層201Aおよびめっき層202Aからなる第1配線層210Aおよび連絡経路250Aが得られる。
次いで、図15に示すように、第1素子310Aを搭載する。第1素子310Aには、はんだ351Aとなるはんだボールを形成しておく。また、これらのはんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、第1素子310Aを底面111Aに載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、第1素子310Aの搭載が完了する。
次いで、図16に示すように、絶縁膜400Aを形成する。絶縁膜400Aの形成は、たとえばポリイミド樹脂をスプレー塗布することによって行う。たとえば所定パターン形状を有するマスクを用いてスプレー塗布を行う。これにより、第1素子310Aの上面312Aを除いた底面111A上に、平坦部410Aおよび傾斜部420Aを含んだ絶縁膜400Aが形成される。
次いで、第2配線層220Aを形成する。まず、図17に示すように、絶縁膜400A上にバリアシード層201Aを形成する。バリアシード層201Aの形成は、たとえばマスク蒸着の手法によって行う。具体的には、絶縁膜400A上の所定部位にTiからなる層をマスク蒸着によって形成する。このTiからなる層は、バリア層として機能する。次いで、上記バリア層上にCuからなる層をマスク蒸着によって形成する。このCuからなる層は、シード層として機能する。このようなスパッタリングによってバリアシード層201Aが得られる。
次いで、図18に示すように、めっき層202Aを形成する。めっき層202Aの形成は、たとえばバリアシード層201Aの上記シード層を利用した電解メッキによって行う。この結果、たとえばCuからなるめっき層202Aが得られる。めっき層202Aの厚さは、たとえば5μm程度である。めっき層202Aは、上述した第2配線層220Aの形状となっている。このようにして、第2素子用パッド221Aおよびシールド層222Aを含んだ第2配線層220Aが形成される。
次いで、図19に示すように、レジスト層292Aを形成する。レジスト層292Aの形成は、たとえば感光性のレジスト樹脂をスプレー塗布することによって行う。
次いで、図20に示すように、レジスト層292Aに対してパターニングを施す。このパターニングは、レジスト層292Aに対してたとえばフォトリソグラフィの手法を用いた露光および現像を行うことにより、所望の部位を削除することによって行う。このパターニングによって得られたレジスト層292Aの形状は、上述した柱状部230Aの形状に対応している。ここで、レジスト層には柱状部230Aの形状に対応する開口293Aが形成され、第2素子用パッド221Aの一部が露出する。なお、凹部105Aがある程度の深さを有することに対応して、上記露光の焦点深さを変化させながら、複数回の上記露光を行なってもよい。
次いで、図21に示すように、柱状部230Aを形成する。柱状部230Aの形成は、たとえば第2素子用パッド221Aを利用した電解めっきによって行う。この結果、たとえばCuからなる柱状部230Aが得られる。次に、図22に示すようにレジスト層292Aを除去する。この除去は、たとえばHFを用いたエッチングによって行う。
次に、図22に示すようにレジスト層292Aを除去する。この除去は、たとえばHFを用いたエッチングによって行う。
次いで、図23に示すように、第2素子320Aを搭載する。第2素子320Aには、はんだ351Aとなるはんだボールを形成しておく。また、これらのはんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、第2素子320Aを柱状部230Aに載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、第2素子320Aの搭載が完了する。
次いで、図24に示すように、封止樹脂500Aを形成する。封止樹脂500Aの形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を主に凹部105Aに充填し、これを硬化させることによって行う。この際、この樹脂材料によって第2素子320Aの全体を覆っておく。一方、主面101A上のめっき層202Aの一部を確実に露出させておく。また、後述する切断領域には、封止樹脂500Aが重ならないように形成する。なお、封止樹脂500Aを形成するための材料を例示すると、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール(PBO)樹脂、シリコン樹脂が挙げられる。封止樹脂500Aは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
次いで、図25に示すように、外部端子240Aに、たとえばNi,Pd,Auなどの金属を無電解めっきすることによってz方向に膨出するバンプを形成する。
次いで、図26に示すように、基板材料100A’をたとえばダイサーDcによって切断する。この際、ダイサーDcによって基板材料100A’のみを切断し、たとえば封止樹脂500Aは切断しない。この切断を経ることにより、図1、図2に示した半導体装置1Aが得られる。
次に、半導体装置1Aの作用について説明する。
本実施形態によれば、第1素子310Aおよび第2素子320Aが半導体材料からなる基板100Aの凹部105Aに積層状に配置されて収容されている。このため、第1素子310Aおよび第2素子320Aを支持するためのリードを設ける必要がない。リードを金型成形する場合と比較して、半導体材料からなる基板100Aは、形状を作り変えるために発生する費用が少ない。したがって、半導体装置1Aのコストを低減することができる。特に、半導体装置1Aを少量生産する場合に、コスト低減効果が顕著である。
導電部200Aは、凹部105Aの底面111Aに形成された第1配線層210Aと、主面101Aの法線方向(z方向)において第1配線層210Aよりも主面101A寄りに位置する第2配線層220Aとを含む。このように第1配線層210Aおよび第2配線層220Aがz方向において積層状に配置される構成によれば、これら第1配線層210Aおよび第2配線層220Aに搭載される第1素子310Aおよび第2素子320Aの端子の位置に応じての配線の自由度が確保される。したがって、半導体装置1Aの小型化を図りつつ、凹部105Aに収容された複数の第1素子310Aおよび第2素子320Aを適切に機能させるのに適する。
底面111Aに形成された第1配線層210Aは、絶縁膜400Aによって覆われており、第2配線層220Aは、絶縁膜400A上あるいは第1素子310A上に形成される。これにより、第1配線層210Aおよび第2配線層220Aの間には絶縁膜400Aあるいは第1素子310Aが介在しており、第1配線層210Aと第2配線層220Aとが不当に導通してしまうことを適切に回避することができる。
第2配線層220Aは、第1素子310Aの上面312A(底面111Aに対向する面とは反対側を向く面)と、これに隣接する絶縁膜400Aとに跨って形成される。より具体的には、絶縁膜400Aは、底面111Aと平行な平坦面411Aを有する平坦部410Aと、第1素子310Aに隣接し、第1素子310Aに近づくほどz方向において主面101A側に変位するように傾く傾斜面421Aを有する傾斜部420Aとを含む。そして、第2配線層220Aは、第1素子310Aの上面312Aと、傾斜部420Aとに跨って形成される。このような構成によれば、絶縁膜400Aに覆われていない第1素子310Aの上面312Aについても、第2配線層220Aを適切に形成することができる。
第2配線層220Aは、第1素子310Aおよび第2素子320Aの間に介在するシールド層222Aを有し、このシールド層222Aは、第1素子310Aの上面312Aの全体を覆っている。半導体装置1Aの実装時には、シールド層222Aは、連絡経路250Aおよび外部端子240Aを介してグランド接続される。無線通信素子である第2素子320Aに覆われた第1素子310Aは、電磁波の影響を受けやすい。本実施形態においては、上記構成のシールド層222Aを具備することにより、電磁波の影響を防止して、第1素子310Aの誤動作を防止することができる。
基板100Aが、Siに代表される半導体材料の単結晶からなることにより傾斜内側面112Aを底面111Aに対して既知の所定角度だけ正確に傾いた面として仕上げることができる。特に、基板100AがSiからなり、主面101Aとして(100)面を採用することにより、底面111Aに対する4つの傾斜内側面112Aの角度をいずれも55°程度に設定することができる。これにより、半導体装置1Aをバランスの良い形状構成とすることが可能である。
凹部105A内の底面111Aには、第1素子310Aの少なくとも一部を覆うように絶縁膜400Aが形成される。底面111Aに第1素子310Aを搭載し、絶縁膜400Aに第2素子320Aを搭載することにより、z方向において異なる位置に第1素子310Aおよび第2素子320Aを立体的に配置することができる。これにより、半導体装置1Aの小型化と高機能化とを両立することができる。
導電部200Aは、複数の柱状部230Aを有する。これら柱状部230Aは、各々の端部が第2配線層220Aに接続され、かつ封止樹脂500Aの内部において凹部105Aの深さ方向に延びている。そして、柱状部230Aの上端に第2素子320Aが搭載されている。このような構成によれば、第1素子310Aおよび第2素子320Aについて、互いの干渉を避けつつ狭いスペースでの立体的な配置が実現される。
図27および図28は、本発明の第2実施形態に基づく半導体装置を示している。本実施形態の半導体装置1Bは、基板100B、導電部200B、第1素子310B、第2素子320B、絶縁膜400Bおよび封止樹脂500Bを備えている。なお、図27においては、理解の便宜上、封止樹脂500Bを省略している。半導体装置1Bは、たとえば無線通信モジュールとして構成されている。半導体装置1Bのサイズの一例を挙げると、平面視寸法が1.5mmX2.5mm程度、厚さが0.6mm程度である。
基板100Bは、半導体装置1Bの土台となるものであり、基材103Bおよび絶縁層104Bからなる。基板100Bは、主面101B、裏面102Bおよび凹部105Bを有する。基板100Bの厚さは、たとえば600μm程度である。なお、本実施形態においては、主面101Bおよび裏面102Bがz方向において互いに反対側を向いており、z方向が半導体装置1Bの厚さ方向に相当する。また、x方向およびy方向は、いずれもz方向に対して直角である。
基材103Bは、半導体材料の単結晶からなり、本実施形態においては、Si単結晶からなる。また、絶縁層104Bは、本実施形態においては、SiO2からなる。なお、基材103Bの材質は、Siに限定されず、後述する意図を満たす凹部105Bを形成可能なものであればよい。絶縁層104Bは、基材103Bのうち裏面102Bとは反対側から臨む部分を覆っている。絶縁層104Bの厚さは、たとえば0.1〜1.0μm程度である。
本実施形態においては、主面101Bとして、基材103Bの(100)面が採用されている。凹部105Bは、主面101Bから裏面102Bに向かって凹んでいる。本実施形態においては、凹部105Bは、底面111Bおよび4つの傾斜内側面112Bを有する。凹部105Bの形状は、主面101Bとして(100)面が採用されていることに依存している。
凹部105Bが形成されていることにより、主面101Bは、平面視矩形環状とされている。より具体的には、主面101Bのうち凹部105Bを挟んでy方向に離れて位置する2つの部位が、凹部105Bを挟んでx方向に離れて位置する2つの部位よりも顕著に大とされている。
凹部105Bは、平面視矩形状である。凹部105Bの深さは、たとえば440μm程度である。底面111Bは、平面視矩形状である。4つの傾斜内側面112Bは、平面視において底面111Bを囲んでおり、底面111Bと接する部分を上底とする略台形状である。各傾斜内側面112Bは、底面111Bに対して傾いている。本実施形態においては、傾斜内側面112Bのxy平面に対する傾斜角度が55°程度である。なお、傾斜内側面112Bが略台形状であり、かつ上記傾斜角度が55°である点は、主面101Bとして(100)面を採用したことに依存している。
導電部200Bは、第1素子310Bおよび第2素子320Bを搭載し、これらに入出力する電流経路を構成するためのものである。導電部200Bは、主に絶縁層104B上に形成されており、本実施形態においては、バリアシード層201Bとめっき層202Bとが積層された構造を有する。
バリアシード層201Bは、所望のめっき層202Bを形成するためのいわゆる下地層であり、主に絶縁層104B上に形成されている。バリアシード層201Bは、絶縁層104B上に形成されたたとえばバリア層としてのTi層とこのバリア層上に積層されたシード層としてのCu層とからなる。バリアシード層201Bは、たとえばスパッタリングによって形成される。本実施形態においては、バリアシード層201Bは、絶縁層104B上、絶縁膜400B上および第1素子310B上の所定部位に形成される。
めっき層202Bは、たとえばCuからなりバリアシード層201Bを利用した電解めっきによって形成される。めっき層202Bの厚さは、たとえば5μm程度である。
本実施形態においては、導電部200Bは、第1配線層210B、第2配線層220B、複数の柱状部230B、複数の外部端子240B、連絡経路250Bおよび連絡路260Bを有している。
第1配線層210Bは、底面111Bに形成されており、所定のパターン形状を有する。第1配線層210Bは、複数の底面パッド211Bを有する。複数の底面パッド211Bは、第1素子310Bを搭載するために用いられる。
第2配線層220Bは、主面101Bの法線方向(z方向)において第1配線層210Bよりも主面101B寄りに位置する。第2配線層220Bは、絶縁膜400Bと封止樹脂500Bとの間に介在しており、所定のパターン形状を有する。本実施形態においては、第2配線層220Bは、絶縁膜400B上に形成される。第2配線層220Bは、複数の第2素子用パッド221B、およびシールド層222Bを有する。複数の第2素子用パッド221Bは、第2素子320Bを搭載するために用いられる。シールド層222Bは、第1素子310Bおよび第2素子320Bの間に介在しており、主面101Bの法線方向視(z方向視)において第1素子310Bの全体と重なっている。シールド層222Bは、後述の連絡経路250Bに導通接続されており、グランド端子用の外部端子240Bにも導通している。
柱状部230Bは、図28に示すように、凹部105Bの深さ方向に延びている。本実施形態において、柱状部230Bの下端は、第2素子用パッド221B(第2配線層220B)に接続され、封止樹脂500Bの内部において延びている。柱状部230Bの上端には、はんだ351Bを介して第2素子320Bが搭載されている。柱状部230Bは、たとえばCuからなり、第2素子用パッド221Bを利用した電解めっきによって形成される。
外部端子240Bは、主面101Bに形成されており、半導体装置1Bをたとえば図示しない電子機器の回路基板に面実装するために用いられる。本実施形態においては、主面101Bのうち凹部105Bを挟んでy方向に離れて配置された2つの部位に、4つずつの外部端子240Bが形成されている。また、各外部端子240Bは、その一辺が凹部105Bの外縁に接している。外部端子240Bは、上述したバリアシード層201Bおよびめっき層202B上に、さらにたとえばNi,Pd,Auなどの金属を無電解めっきすることによって得られたバンプが形成された構造とされている。これにより、図28に示すように、外部端子240Bは、z方向に膨出した形状となっている。
連絡経路250Bは、傾斜内側面112Bに形成されており、外部端子240Bと、第1配線層210Bあるいは第2配線層220Bとを導通させる経路を構成している。なお、連絡経路250Bは、外部端子240Bの配置、および第1素子310B、第2素子320Bの端子の配置等に応じて適宜形成位置が決定される。図28において、連絡経路250Bが傾斜内側面112Bに形成される態様を表すが、詳細な形成位置については省略している。また、図27においては、連絡経路250Bを省略している。
なお、本実施形態においては、図27における図中上方の左から2番目に位置する外部端子240Bがいわゆるグランド端子とされている。この外部端子240Bに導通する連絡経路250B、およびシールド層222Bがグランド接続される。
連絡路260Bは、図28に示すように、絶縁膜400Bを厚さ方向(凹部105Bの深さ方向)に貫通している。連絡路260Bは、第1配線層210Bおよび第2配線層220Bを導通させるものであり、絶縁膜400Bの適所に設けられた貫通孔401Bの内部に充填された金属からなる。連絡路260Bの下端は第1配線層210Bに接続され、連絡路260Bの上端は第2配線層220Bに接続されている。連絡路260Bは、たとえばCuからなり、第1配線層210Bを利用した電解めっきによって形成される。
第1素子310Bは、底面111Bに支持されており、複数の底面パッド211Bを利用してはんだ351Bを介して搭載されている。第1素子310Bは、第2素子320Bを制御するためのものであり、たとえば集積回路素子である。
絶縁膜400Bは、底面111Bに形成されており、第1素子310Bおよび第1配線層210Bを覆っている。本実施形態においては、絶縁膜400Bは、第1素子310Bの全体を覆っている。絶縁膜400Bを構成する材料としては、たとえばポリイミド樹脂、窒化エポキシ樹脂、フェノール樹脂、ポリベンゾオキサゾール(PBO)樹脂、シリコン樹脂が挙げられる。また、絶縁膜400Bは、CVD法によるシリコン酸化膜あるいはシリコン窒化膜として形成されたものでもよい。本実施形態においては、絶縁膜400Bの形成時に連絡路260B用の貫通孔401Bが形成される。貫通孔401Bの形成は、たとえばエッチングなどの手法を用いて行う。
第2素子320Bは、たとえばBluetooth(登録商標)規格に準拠した近距離無線データ通信用の素子であり、複数の柱状部230Bを介して絶縁膜400Bに支持されている。第2素子320Bは、はんだ351Bを介して柱状部230Bに搭載されている。
封止樹脂500Bは、第2配線層220Bおよび第2素子320Bを覆っており、凹部105Bに充填されている。本実施形態においては、封止樹脂500Bは、シールド層222Bを含む第2配線層220Bの全体、および第2素子320Bの全体を覆っている。封止樹脂500Bの材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール(PBO)樹脂、シリコン樹脂が挙げられる。封止樹脂500Bは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
次に、半導体装置1Bの作用について説明する。
本実施形態によれば、第1素子310Bおよび第2素子320Bが半導体材料からなる基板100Bの凹部105Bに積層状に配置されて収容されている。このため、第1素子310Bおよび第2素子320Bを支持するためのリードを設ける必要がない。リードを金型成形する場合と比較して、半導体材料からなる基板100Bは、形状を作り変えるために発生する費用が少ない。したがって、半導体装置1Bのコストを低減することができる。特に、半導体装置1Bを少量生産する場合に、コスト低減効果が顕著である。
導電部200Bは、凹部105Bの底面111Bに形成された第1配線層210Bと、主面101Bの法線方向(z方向)において第1配線層210Bよりも主面101B寄りに位置する第2配線層220Bとを含む。このように第1配線層210Bおよび第2配線層220Bがz方向において積層状に配置される構成によれば、これら第1配線層210Bおよび第2配線層220Bに搭載される第1素子310Bおよび第2素子320Bの端子の位置に応じての配線の自由度が確保される。したがって、半導体装置1Bの小型化を図りつつ、凹部105Bに収容された複数の第1素子310Bおよび第2素子320Bを適切に機能させるのに適する。
底面111Bに形成された第1配線層210Bは、絶縁膜400Bによって覆われており、第2配線層220Bは、絶縁膜400B上に形成される。これにより、第1配線層210Bおよび第2配線層220Bの間には絶縁膜400Bが介在しており、第1配線層210Bと第2配線層220Bとが不当に導通してしまうことを適切に回避することができる。
導電部200Bは、絶縁膜400Bの貫通孔401Bの内部に形成され、第1配線層210Bおよび第2配線層220Bの各々に繋がる連絡路260Bを有する。このような構成によれば、第1配線層210Bおよび第2配線層220Bの適所を導通させることができ、配線の自由度を高めるのに適する。
第2配線層220Bは、第1素子310Bおよび第2素子320Bの間に介在するシールド層222Bを有し、このシールド層222Bは、主面101Bの法線方向視(z方向視)において第1素子310Bの全体と重なっている。半導体装置1Bの実装時には、シールド層222Bは、連絡経路250Bおよび外部端子240Bを介してグランド接続される。無線通信素子である第2素子320Bに覆われた第1素子310Bは、電磁波の影響を受けやすい。本実施形態においては、上記構成のシールド層222Bを具備することにより、電磁波の影響を防止して、第1素子310Bの誤動作を防止することができる。
基板100Bが、Siに代表される半導体材料の単結晶からなることにより傾斜内側面112Bを底面111Bに対して既知の所定角度だけ正確に傾いた面として仕上げることができる。特に、基板100BがSiからなり、主面101Bとして(100)面を採用することにより、底面111Bに対する4つの傾斜内側面112Bの角度をいずれも55°程度に設定することができる。これにより、半導体装置1Bをバランスの良い形状構成とすることが可能である。
凹部105B内の底面111Bには、第1素子310Bを覆うように絶縁膜400Bが形成される。底面111Bに第1素子310Bを搭載し、絶縁膜400Bに第2素子320Bを搭載することにより、z方向において異なる位置に第1素子310Bおよび第2素子320Bを立体的に配置することができる。これにより、半導体装置1Bの小型化と高機能化とを両立することができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の具体的な構成は、種々に設計変更自在である。
上記実施形態において、導電部200A(200B)は、凹部105A(105B)に形成されて当該凹部105A(105B)の深さ方向位置が異なる第1配線層210A(220A)および第2配線層220A(220B)の2層構造を有する場合について説明したが、凹部に形成される配線層が3層以上の積層構造であってもよい。
1A,1B 半導体装置
100A,100B 基板
101A,101B 主面
102A,102B 裏面
103A,103B 基材
104A,104B 絶縁層
105A,105B 凹部
111A,111B 底面
112A,112B 傾斜内側面
200A,200B 導電部
210A,210B 第1配線層
211A,211B 底面パッド
220A,220B 第2配線層
221A,221B 第2素子用パッド
222A,222B シールド層
230A,230B 柱状部
240A,240B 外部端子
250A,250B 連絡経路
260B 連絡路
310A,310B 第1素子
311A,311B 下面(底面に対向する面)
312A,312B 上面(底面に対向する面とは反対側を向く面)
320A,320B 第2素子
351A,351B はんだ
400A,400B 絶縁膜
401B 貫通孔
410A 平坦部
411A 平坦面
420A 傾斜部
421A 傾斜面
500A,500B 封止樹脂

Claims (21)

  1. 主面、およびこの主面から凹む凹部を有し、かつ半導体材料からなる基板と、
    上記基板に形成された導電部と、
    上記凹部に充填される封止樹脂と、を備え、
    上記導電部は、各々が上記凹部に形成された、第1配線層と、上記主面の法線方向において上記第1配線層よりも上記主面寄りに位置する第2配線層と、を含むことを特徴とする、半導体装置。
  2. 上記凹部は、上記主面に対して傾いた傾斜内側面と、上記傾斜内側面に繋がる底面と、を有し、
    上記第1配線層は、上記底面に形成される、請求項1に記載の半導体装置。
  3. 上記底面を覆う絶縁膜を備え、
    上記第2配線層は、上記絶縁膜と上記封止樹脂との間に介在する、請求項2に記載の半導体装置。
  4. 上記絶縁膜には、厚さ方向に貫通する貫通孔が形成されており、
    上記導電部は、上記貫通孔の内部に形成され、上記第1配線層および上記第2配線層の各々に繋がる連絡路を有する、請求項3に記載の半導体装置。
  5. 上記凹部に収容された第1素子を備える、請求項3または4に記載の半導体装置。
  6. 上記第1素子は、上記底面に支持されている、請求項5に記載の半導体装置。
  7. 上記絶縁膜は、上記第1素子の少なくとも一部を覆っている、請求項6に記載の半導体装置。
  8. 上記第1素子のうち上記底面に対向する面とは反対側を向く面は、上記絶縁膜に覆われておらず、
    上記第2配線層は、上記反対側を向く面と、これに隣接する上記絶縁膜とに跨って形成される、請求項7に記載の半導体装置。
  9. 上記絶縁膜は、上記底面と平行な平坦面を有する平坦部と、上記第1素子に近づくほど上記主面の法線方向において上記主面側に変位するように傾く傾斜面を有する傾斜部と、を含み、
    上記第2配線層は、上記反対側を向く面と、上記傾斜部とに跨って形成される、請求項8に記載の半導体装置。
  10. 上記絶縁膜は、上記第1素子の全体を覆っている、請求項7に記載の半導体装置。
  11. 上記主面の法線方向視において上記第1素子の少なくとも一部と重なる第2素子を備える、請求項7に記載の半導体装置。
  12. 上記第2配線層は、上記第2素子を搭載するための複数の第2素子用パッドを有する、請求項11に記載の半導体装置。
  13. 上記第1素子のうち、上記底面に対向する面とは反対側を向く面は、上記絶縁膜に覆われておらず、
    上記第2配線層は、上記反対側を向く面の全体を覆うシールド層を含む、請求項11または12に記載の半導体装置。
  14. 上記絶縁膜は、上記底面と平行な平坦面を有する平坦部と、上記第1素子に近づくほど上記主面の法線方向において上記主面側に変位するように傾く傾斜面を有する傾斜部と、を含み、
    上記シールド層は、上記反対側を向く面と上記傾斜部とに跨って形成される、請求項13に記載の半導体装置。
  15. 上記導電部は、各々の端部が上記第2配線層に接続され、かつ上記凹部の深さ方向に延びており、上記第2素子を搭載する複数の柱状部を有する、請求項13または14に記載の半導体装置。
  16. 上記絶縁膜は、上記第1素子の全体を覆っており、
    上記第2配線層は、上記第1素子および上記第2素子の間に位置し、上記主面の法線方向視において上記第1素子の全体と重なるシールド層を含む、請求項11または12に記載の半導体装置。
  17. 上記導電部は、上記主面に形成された複数の外部端子を有し、
    上記シールド層は、上記複数の外部端子のうちグランド接続されるいずれかの上記外部端子に導通している、13ないし16のいずれかに記載の半導体装置。
  18. 上記第2素子は、無線通信素子である、請求項17に記載の半導体装置。
  19. 上記基板は、半導体材料の単結晶からなる、2ないし18のいずれかに記載の半導体装置。
  20. 上記半導体材料は、Siである、請求項19に記載の半導体装置。
  21. 上記主面は、(100)面であり、
    上記凹部は、4つの上記傾斜内側面を有する、請求項20に記載の半導体装置。
JP2014238584A 2014-11-26 2014-11-26 半導体装置 Pending JP2016100552A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014238584A JP2016100552A (ja) 2014-11-26 2014-11-26 半導体装置
US14/943,103 US9899360B2 (en) 2014-11-26 2015-11-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014238584A JP2016100552A (ja) 2014-11-26 2014-11-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2016100552A true JP2016100552A (ja) 2016-05-30

Family

ID=56010976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014238584A Pending JP2016100552A (ja) 2014-11-26 2014-11-26 半導体装置

Country Status (2)

Country Link
US (1) US9899360B2 (ja)
JP (1) JP2016100552A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309455A (zh) * 2017-07-27 2019-02-05 通用汽车环球科技运作有限责任公司 功率模块

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424137B1 (ko) * 2007-09-07 2014-08-04 삼성전자주식회사 리세스부를 갖는 수지기판을 구비하는 반도체 패키지 및그의 제조방법
US9337116B2 (en) * 2010-10-28 2016-05-10 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die
JP5779748B2 (ja) 2010-11-02 2015-09-16 リコー電子デバイス株式会社 半導体パッケージ及び電子部品実装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309455A (zh) * 2017-07-27 2019-02-05 通用汽车环球科技运作有限责任公司 功率模块

Also Published As

Publication number Publication date
US20160148919A1 (en) 2016-05-26
US9899360B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
US9258899B2 (en) Method of fabricating a wiring board
JP5185885B2 (ja) 配線基板および半導体装置
TWI473552B (zh) 具有元件設置區之基板結構及其製程
TWI694612B (zh) 半導體模組
US20130003314A1 (en) Multilayer printed circuit board and manufacturing method therefor
TW201709474A (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
TWI544841B (zh) 具有整合雙佈線結構之線路板及其製作方法
US9585254B2 (en) Electronic device
TW201626531A (zh) 中介層嵌置於加強層中之線路板及其製作方法
JP5115573B2 (ja) 接続用パッドの製造方法
JP5147755B2 (ja) 半導体装置及びその製造方法
JP2010109269A (ja) 半導体装置
JP2016100552A (ja) 半導体装置
JP2015181155A (ja) 半導体装置および半導体装置の製造方法
US8723051B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP2004158595A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
TW201508879A (zh) 線路基板、半導體封裝結構及線路基板製程
US10163775B2 (en) Electronic device
JP2009049087A (ja) 電子部品と電子部品の製造方法
CN110087392B (zh) 线路板结构及其制作方法
JP2010021194A (ja) 積層型半導体装置、及び積層型半導体装置の製造方法
JP2016100554A (ja) 半導体装置
TWI472272B (zh) 以感光材料形成介電層半導體結構及其製造方法
JP2006210802A (ja) 半導体装置
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法