JP2016100552A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016100552A
JP2016100552A JP2014238584A JP2014238584A JP2016100552A JP 2016100552 A JP2016100552 A JP 2016100552A JP 2014238584 A JP2014238584 A JP 2014238584A JP 2014238584 A JP2014238584 A JP 2014238584A JP 2016100552 A JP2016100552 A JP 2016100552A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring layer
layer
insulating film
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014238584A
Other languages
English (en)
Inventor
勇 西村
Isamu Nishimura
勇 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014238584A priority Critical patent/JP2016100552A/ja
Priority to US14/943,103 priority patent/US9899360B2/en
Publication of JP2016100552A publication Critical patent/JP2016100552A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

【課題】 製造コストの低減を図ることが可能な半導体装置を提供することを主な課題とする。
【解決手段】 半導体装置１Ａは、主面１０１Ａ、およびこの主面１０１Ａから凹む凹部１０５Ａを有し、かつ半導体材料からなる基板１００Ａと、基板１００Ａに形成された導電部２００Ａと、凹部１０５Ａに充填される封止樹脂５００Ａと、を備え、導電部２００Ａは、各々が凹部１０５Ａに形成された、第１配線層２１０Ａと、主面１０１Ａの法線方向において第１配線層２１０Ａよりも主面１０１Ａ寄りに位置する第２配線層２１０Ａと、を含む。
【選択図】 図２

Description

本発明は、半導体装置に関する。
外部からの電流の入出力に対して特定の機能を果たす半導体装置は、様々な形態のものが提案されている（たとえば、特許文献１参照）。一般的には、この半導体装置の機能を果たすために、各々が電気回路の一部を構成する複数の素子が内蔵されている。これらの素子を支持し、かつ互いに導通させることを目的として、金属製のリードが用いられる。このリードは、上記複数の素子の機能や形状および大きさに応じて、その個数や形状および大きさが決定される。このリードに搭載された上記複数の素子は、封止樹脂によって覆われる。封止樹脂は、これらの素子や上記リードの一部を保護するためのものである。このような半導体装置は、たとえば電子機器の回路基板などに実装されて用いられる。
上記リードの形成は、たとえば金型を用いた打ち抜き加工によってなされることが多い。金型を用いた手法は、上記リードを効率よく正確に形成できるという利点がある。しかし、上記リードは、上記複数の素子によってその個数や大きさおよび形状が異なることが一般的である。このため、上記半導体装置に求められる機能などが変更されると、上記リードのサイズや形状を変更する必要がある。これを実現するには、上記金型を新たに作り直すことが強いられる。上記金型は、比較的高価であるため、上記半導体装置が少量生産される場合には、上記半導体装置のコストを増大させてしまう。
また、上記リードは、金属板を加工したものであるため、一般的に平らな形状である。任意に絞り加工を施すことによって立体的な形状とすることも可能であるが、ある程度の制約が課せられる。上記半導体装置には、年々、高機能化および多機能化が求められる。この要請に応えるには、上記複数の素子の高密度実装化、あるいは平らに配置すること以外の立体的な配置、などが求められる。
特開２０１２−９９６７３号公報
本発明は、上記した事情のもとで考え出されたものであって、製造コストの低減を図ることが可能な半導体装置を提供することをその課題とする。また、本発明は、複数の素子の配置に対する制限を緩和し、小型化を図ることが可能な半導体装置を提供することをその課題とする。
本発明の第１の側面によって提供される半導体装置は、主面、およびこの主面から凹む凹部を有し、かつ半導体材料からなる基板と、上記基板に形成された導電部と、上記凹部に充填される封止樹脂と、を備え、上記導電部は、各々が上記凹部に形成された、第１配線層と、上記主面の法線方向において上記第１配線層よりも上記主面寄りに位置する第２配線層と、を含むことを特徴としている。
本発明の好ましい実施の形態においては、上記凹部は、上記主面に対して傾いた傾斜内側面と、上記傾斜内側面に繋がる底面と、を有し、上記第１配線層は、上記底面に形成される。
本発明の好ましい実施の形態においては、上記底面を覆う絶縁膜を備え、上記第２配線層は、上記絶縁膜と上記封止樹脂との間に介在する。
本発明の好ましい実施の形態においては、上記絶縁膜には、厚さ方向に貫通する貫通孔が形成されており、上記導電部は、上記貫通孔の内部に形成され、上記第１配線層および上記第２配線層の各々に繋がる連絡路を有する。
本発明の好ましい実施の形態においては、上記凹部に収容された第１素子を備える。
本発明の好ましい実施の形態においては、上記第１素子は、上記底面に支持されている。
本発明の好ましい実施の形態においては、上記絶縁膜は、上記第１素子の少なくとも一部を覆っている。
本発明の好ましい実施の形態においては、上記第１素子のうち上記底面に対向する面とは反対側を向く面は、上記絶縁膜に覆われておらず、上記第２配線層は、上記反対側を向く面と、これに隣接する上記絶縁膜とに跨って形成される。
本発明の好ましい実施の形態においては、上記絶縁膜は、上記底面と平行な平坦面を有する平坦部と、上記第１素子に近づくほど上記主面の法線方向において上記主面側に変位するように傾く傾斜面を有する傾斜部と、を含み、上記第２配線層は、上記反対側を向く面と、上記傾斜部とに跨って形成される。
本発明の好ましい実施の形態においては、上記絶縁膜は、上記第１素子の全体を覆っている。
本発明の好ましい実施の形態においては、上記主面の法線方向視において上記第１素子の少なくとも一部と重なる第２素子を備える。
本発明の好ましい実施の形態においては、上記第２配線層は、上記第２素子を搭載するための複数の第２素子用パッドを有する。
本発明の好ましい実施の形態においては、上記第１素子のうち、上記底面に対向する面とは反対側を向く面は、上記絶縁膜に覆われておらず、上記第２配線層は、上記反対側を向く面の全体を覆うシールド層を含む。
本発明の好ましい実施の形態においては、上記絶縁膜は、上記底面と平行な平坦面を有する平坦部と、上記第１素子に近づくほど上記主面の法線方向において上記主面側に変位するように傾く傾斜面を有する傾斜部と、を含み、上記シールド層は、上記反対側を向く面と上記傾斜部とに跨って形成される。
本発明の好ましい実施の形態においては、上記導電部は、各々の端部が上記第２配線層に接続され、かつ上記凹部の深さ方向に延びており、上記第２素子を搭載する複数の柱状部を有する。
本発明の好ましい実施の形態においては、上記絶縁膜は、上記第１素子の全体を覆っており、上記第２配線層は、上記第１素子および上記第２素子の間に位置し、上記主面の法線方向視において上記第１素子の全体と重なるシールド層を含む。
本発明の好ましい実施の形態においては、上記導電部は、上記主面に形成された複数の外部端子を有し、上記シールド層は、上記複数の外部端子のうちグランド接続されるいずれかの上記外部端子に導通している。
本発明の好ましい実施の形態においては、上記第２素子は、無線通信素子である。
本発明の好ましい実施の形態においては、上記基板は、半導体材料の単結晶からなる。
本発明の好ましい実施の形態においては、上記半導体材料は、Ｓｉである。
本発明の好ましい実施の形態においては、上記主面は、（１００）面であり、上記凹部は、４つの上記傾斜内側面を有する。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に基づく半導体装置を示す要部平面図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 図１の半導体装置の基板を示す斜視図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 図１の半導体装置の製造方法の一工程を示す要部断面図である。 本発明の第２実施形態に基づく半導体装置を示す要部平面図である。 図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１および図２は、本発明の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置１Ａは、基板１００Ａ、導電部２００Ａ、第１素子３１０Ａ、第２素子３２０Ａ、絶縁膜４００Ａおよび封止樹脂５００Ａを備えている。なお、図１においては、理解の便宜上、封止樹脂５００Ａを省略している。図２は、図１におけるＩＩ−ＩＩ線に沿うｙｚ平面における断面図である。
半導体装置１Ａは、以下に説明する構成により、無線通信モジュールとして構成されている。半導体装置１Ａのサイズの一例を挙げると、平面視寸法が１．５ｍｍＸ２．５ｍｍ程度、厚さが０．６ｍｍ程度である。
基板１００Ａは、半導体装置１Ａの土台となるものであり、基材１０３Ａおよび絶縁層１０４Ａからなる。基板１００Ａは、主面１０１Ａ、裏面１０２Ａおよび凹部１０５Ａを有する。基板１００Ａの厚さは、たとえば６００μｍ程度である。なお、本実施形態においては、主面１０１Ａおよび裏面１０２Ａがｚ方向において互いに反対側を向いており、ｚ方向が半導体装置１Ａの厚さ方向に相当する。また、ｘ方向およびｙ方向は、いずれもｚ方向に対して直角である。
基材１０３Ａは、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。また、絶縁層１０４Ａは、本実施形態においては、ＳｉＯ2からなる。なお、基材１０３Ａの材質は、Ｓｉに限定されず、後述する意図を満たす凹部１０５Ａを形成可能なものであればよい。絶縁層１０４Ａは、基材１０３Ａのうち裏面１０２Ａとは反対側から臨む部分を覆っている。絶縁層１０４Ａの厚さは、たとえば０．１〜１．０μｍ程度である。
図３は、基板１００Ａを示す斜視図である。本実施形態においては、主面１０１Ａとして、基材１０３Ａの（１００）面が採用されている。凹部１０５Ａは、主面１０１Ａから裏面１０２Ａに向かって凹んでいる。本実施形態においては、凹部１０５Ａは、底面１１１Ａおよび４つの傾斜内側面１１２Ａを有する。凹部１０５Ａの形状は、主面１０１Ａとして（１００）面が採用されていることに依存している。
凹部１０５Ａが形成されていることにより、主面１０１Ａは、平面視矩形環状とされている。より具体的には、主面１０１Ａのうち凹部１０５Ａを挟んでｙ方向に離れて位置する２つの部位が、凹部１０５Ａを挟んでｘ方向に離れて位置する２つの部位よりも顕著に大とされている。
凹部１０５Ａは、平面視矩形状である。凹部１０５Ａの深さは、たとえば４４０μｍ程度である。底面１１１Ａは、平面視矩形状である。４つの傾斜内側面１１２Ａは、平面視において底面１１１Ａを囲んでおり、底面１１１Ａと接する部分を上底とする略台形状である。各傾斜内側面１１２Ａは、底面１１１Ａに対して傾いている。本実施形態においては、傾斜内側面１１２Ａのｘｙ平面に対する傾斜角度が５５°程度である。なお、傾斜内側面１１２Ａが略台形状であり、かつ上記傾斜角度が５５°である点は、主面１０１Ａとして（１００）面を採用したことに依存している。
導電部２００Ａは、第１素子３１０Ａおよび第２素子３２０Ａを搭載し、これらに入出力する電流経路を構成するためのものである。導電部２００Ａは、主に絶縁層１０４Ａ上に形成されており、本実施形態においては、バリアシード層２０１Ａとめっき層２０２Ａとが積層された構造を有する。
バリアシード層２０１Ａは、所望のめっき層２０２Ａを形成するためのいわゆる下地層であり、主に絶縁層１０４Ａ上に形成されている。バリアシード層２０１Ａは、絶縁層１０４Ａ上に形成されたたとえばバリア層としてのＴｉ層とこのバリア層上に積層されたシード層としてのＣｕ層とからなる。バリアシード層２０１Ａは、たとえばスパッタリングによって形成される。本実施形態においては、バリアシード層２０１Ａは、絶縁層１０４Ａ上、絶縁膜４００Ａ上および第１素子３１０Ａ上の所定部位に形成される。
めっき層２０２Ａは、たとえばＣｕからなりバリアシード層２０１Ａを利用した電解めっきによって形成される。めっき層２０２Ａの厚さは、たとえば５μｍ程度である。
本実施形態においては、導電部２００Ａは、第１配線層２１０Ａ、第２配線層２２０Ａ、複数の柱状部２３０Ａ、複数の外部端子２４０Ａおよび連絡経路２５０Ａを有している。
第１配線層２１０Ａは、底面１１１Ａに形成されており、所定のパターン形状を有する。第１配線層２１０Ａは、複数の底面パッド２１１Ａを有する。複数の底面パッド２１１Ａは、第１素子３１０Ａを搭載するために用いられる。
第２配線層２２０Ａは、主面１０１Ａの法線方向（ｚ方向）において第１配線層２１０Ａよりも主面１０１Ａ寄りに位置する。第２配線層２２０Ａは、絶縁膜４００Ａと封止樹脂５００Ａとの間に介在しており、所定のパターン形状を有する。本実施形態においては、第２配線層２２０Ａは、第１素子３１０Ａの上面３１２Ａ（底面１１１Ａに対向する面とは反対側を向く面）と、これに隣接する絶縁膜４００Ａ（後述の傾斜部４２０Ａ）とに跨って形成される。第２配線層２２０Ａは、複数の第２素子用パッド２２１Ａ、およびシールド層２２２Ａを有する。複数の第２素子用パッド２２１Ａは、第２素子３２０Ａを搭載するために用いられる。シールド層２２２Ａは、第１素子３１０Ａおよび第２素子３２０Ａの間に介在しており、第１素子３１０Ａの上面３１２Ａの全体を覆っている。本実施形態においては、シールド層２２２Ａは、上面３１２Ａと、これに隣接する絶縁膜４００Ａの傾斜部４２０Ａとに跨って形成されている。シールド層２２２Ａは、後述の連絡経路２５０Ａに導通接続されており、グランド端子用の外部端子２４０Ａにも導通している。
柱状部２３０Ａは、図２に示すように、凹部１０５Ａの深さ方向に延びている。本実施形態において、柱状部２３０Ａの下端は、第２素子用パッド２２１Ａ（第２配線層２２０Ａ）に接続され、封止樹脂５００Ａの内部において延びている。柱状部２３０Ａの上端には、はんだ３５１Ａを介して第２素子３２０Ａが搭載されている。柱状部２３０Ａは、たとえばＣｕからなり、第２素子用パッド２２１Ａを利用した電解めっきによって形成される。
外部端子２４０Ａは、主面１０１Ａに形成されており、半導体装置１Ａをたとえば図示しない電子機器の回路基板に面実装するために用いられる。本実施形態においては、主面１０１Ａのうち凹部１０５Ａを挟んでｙ方向に離れて配置された２つの部位に、４つずつの外部端子２４０Ａが形成されている。また、各外部端子２４０Ａは、その一辺が凹部１０５Ａの外縁に接している。外部端子２４０Ａは、上述したバリアシード層２０１Ａおよびめっき層２０２Ａ上に、さらにたとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることによって得られたバンプが形成された構造とされている。これにより、図２に示すように、外部端子２４０Ａは、ｚ方向に膨出した形状となっている。
連絡経路２５０Ａは、傾斜内側面１１２Ａに形成されており、外部端子２４０Ａと、第１配線層２１０Ａあるいは第２配線層２２０Ａとを導通させる経路を構成している。なお、連絡経路２５０Ａは、外部端子２４０Ａの配置、および第１素子３１０Ａ、第２素子３２０Ａの端子の配置等に応じて適宜形成位置が決定される。図２において、連絡経路２５０Ａが傾斜内側面１１２Ａに形成される態様を表すが、詳細な形成位置については省略している。また、図１においては、連絡経路２５０Ａを省略している。
なお、本実施形態においては、図１における図中上方の左から２番目に位置する外部端子２４０Ａがいわゆるグランド端子とされている。この外部端子２４０Ａに導通する連絡経路２５０Ａ、およびシールド層２２２Ａがグランド接続される。
第１素子３１０Ａは、底面１１１Ａに支持されており、複数の底面パッド２１１Ａを利用してはんだ３５１Ａを介して搭載されている。第１素子３１０Ａは、第２素子３２０Ａを制御するためのものであり、たとえば集積回路素子である。
絶縁膜４００Ａは、底面１１１Ａに形成されており、第１素子３１０Ａの一部および第１配線層２１０Ａを覆っている。絶縁膜４００Ａは、第１素子３１０Ａの下面３１１Ａ（底面１１１Ａと対向する面）を覆う一方、第１素子３１０Ａの上面３１２Ａを覆っていない。絶縁膜４００Ａは、平坦部４１０Ａと、第１素子３１０Ａに隣接する傾斜部４２０Ａとを含んで構成される。平坦部４１０Ａは、底面１１１Ａと平行な平坦面４１１Ａを有する。傾斜部４２０Ａは、傾斜面４２１Ａを有する。傾斜面４２１Ａは、第１素子３１０Ａに近づくほど主面１０１Ａの法線方向（ｚ方向）において主面１０１Ａ側に変位するように傾く。絶縁膜４００Ａを構成する材料としては、たとえばポリイミド樹脂、窒化エポキシ樹脂、フェノール樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコン樹脂が挙げられる。また、絶縁膜４００Ａは、ＣＶＤ法によるシリコン酸化膜あるいはシリコン窒化膜として形成されたものでもよい。
第２素子３２０Ａは、たとえばＢｌｕｅｔｏｏｔｈ（登録商標）規格に準拠した近距離無線データ通信用の素子であり、複数の柱状部２３０Ａを介して絶縁膜４００Ａに支持されている。第２素子３２０Ａは、はんだ３５１Ａを介して柱状部２３０Ａに搭載されている。
封止樹脂５００Ａは、第２配線層２２０Ａおよび第２素子３２０Ａを覆っており、凹部１０５Ａに充填されている。本実施形態においては、封止樹脂５００Ａは、シールド層２２２Ａを含む第２配線層２２０Ａの全体、および第２素子３２０Ａの全体を覆っている。封止樹脂５００Ａの材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコン樹脂が挙げられる。封止樹脂５００Ａは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
次に、半導体装置１Ａの製造方法について、図４〜図２６を参照しつつ以下に説明する。なお、これらの図においては、図１のＩＩ−ＩＩ線に沿うｙｚ平面における断面を示している。
まず、図４に示すように基板材料１００Ａ’を用意する。基板材料１００Ａ’は、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。基板材料１００Ａ’の厚さは、たとえば６００μｍ程度である。基板材料１００Ａ’は、上述した半導体装置１Ａの基板１００Ａが複数個取りできるサイズである。すなわち、以降の製造工程においては、複数の半導体装置１Ａを一括して製造する手法を前提としている。１つの半導体装置１Ａを製造する方法であっても構わないが、工業上の効率を考慮すると、複数の半導体装置１Ａを一括して製造する手法が現実的である。
基板材料１００Ａ’は、ｚ方向において互いに反対側を向く主面１０１Ａおよび裏面１０２Ａを有している。本実施形態においては、主面１０１Ａとして結晶方位が（１００）である面、（１００）面を採用する。次いで、主面１０１Ａをたとえば酸化させることによりＳｉＯ2からなるマスク層１９１Ａを形成する。マスク層１９１Ａの厚さは、たとえば０．７〜１．０μｍ程度である。
次いで、図５に示すように、マスク層１９１Ａに対してたとえばエッチングによるパターニングを行う。これにより、マスク層１９１Ａに開口を形成する。この開口の形状および大きさは、最終的に得ようとする凹部１０５Ａの形状および大きさに応じて設定する。開口は、たとえば矩形状である。
次いで、図６に示すように、凹部１０５Ａを形成する。凹部１０５Ａの形成は、たとえばＫＯＨを用いた異方性エッチングによって行う。ＫＯＨは、Ｓｉ単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。この異方性エッチングを行うことにより、底面１１１Ａおよび４つの傾斜内側面１１２Ａを有する凹部１０５Ａが形成される。傾斜内側面１１２Ａがｘｙ平面に対してなす角度は、５５°程度となる。本実施形態においては、凹部１０５Ａの深さが４４０μｍ程度である。
次いで、図７に示すように、マスク層１９１Ａを除去する。この除去は、たとえばＨＦを用いたエッチングによって行う。
次いで、図８に示すように、たとえばＳｉＯ2からなる絶縁層１０４Ａを形成する。絶縁層１０４Ａの形成は、基板材料１００Ａ’のうち裏面１０２Ａとは反対側部分全体を酸化させることにより行う。これにより、厚さがたとえば０．７〜１．０μｍ程度の絶縁層１０４Ａが得られる。
次いで、図９に示すように、バリアシード層２０１Ａを形成する。バリアシード層２０１Ａの形成は、たとえばスパッタリングによって行う。具体的には、絶縁層１０４Ａ上にＴｉからなる層をスパッタリングによって形成する。このＴｉからなる層は、バリア層として機能する。次いで、上記バリア層上にＣｕからなる層をスパッタリングによって形成する。このＣｕからなる層は、シード層として機能する。このようなスパッタリングによってバリアシード層２０１Ａが得られる。
次いで、図１０に示すように、マスク層２９１Ａを形成する。マスク層２９１Ａの形成は、たとえば感光性のレジスト樹脂をスプレー塗布することによって行う。
次いで、図１１に示すように、マスク層２９１Ａに対してパターニングを施す。このパターニングは、マスク層２９１Ａに対してたとえばフォトリソグラフィの手法を用いた露光および現像を行うことにより、所望の部位を削除することによって行う。このパターニングによって得られたマスク層２９１Ａの形状は、上述した導電部２００Ａにおける第１配線層２１０Ａ、外部端子２４０Ａ、連絡経路２５０Ａの形状に対応している。なお、凹部１０５Ａがある程度の深さを有することに対応して、上記露光の焦点深さを変化させながら、複数回の上記露光を行なってもよい。
次いで、図１２に示すように、めっき層２０２Ａを形成する。めっき層２０２Ａの形成は、たとえばバリアシード層２０１Ａの上記シード層を利用した電解メッキによって行う。この結果、たとえばＣｕからなるめっき層２０２Ａが得られる。めっき層２０２Ａの厚さは、たとえば５μｍ程度である。めっき層２０２Ａは、上述した第１配線層２１０Ａおよび連絡経路２５０Ａの形状となっている。
次いで、図１３に示すように、マスク層２９１Ａを削除する。次いで、図１４に示すように、バリアシード層２０１Ａのうちめっき層２０２Ａから露出した部分を除去する。バリアシード層２０１Ａの除去は、たとえばウエットエッチングによって行う。これにより、ともにパターニングが施されたバリアシード層２０１Ａおよびめっき層２０２Ａからなる第１配線層２１０Ａおよび連絡経路２５０Ａが得られる。
次いで、図１５に示すように、第１素子３１０Ａを搭載する。第１素子３１０Ａには、はんだ３５１Ａとなるはんだボールを形成しておく。また、これらのはんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、第１素子３１０Ａを底面１１１Ａに載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、第１素子３１０Ａの搭載が完了する。
次いで、図１６に示すように、絶縁膜４００Ａを形成する。絶縁膜４００Ａの形成は、たとえばポリイミド樹脂をスプレー塗布することによって行う。たとえば所定パターン形状を有するマスクを用いてスプレー塗布を行う。これにより、第１素子３１０Ａの上面３１２Ａを除いた底面１１１Ａ上に、平坦部４１０Ａおよび傾斜部４２０Ａを含んだ絶縁膜４００Ａが形成される。
次いで、第２配線層２２０Ａを形成する。まず、図１７に示すように、絶縁膜４００Ａ上にバリアシード層２０１Ａを形成する。バリアシード層２０１Ａの形成は、たとえばマスク蒸着の手法によって行う。具体的には、絶縁膜４００Ａ上の所定部位にＴｉからなる層をマスク蒸着によって形成する。このＴｉからなる層は、バリア層として機能する。次いで、上記バリア層上にＣｕからなる層をマスク蒸着によって形成する。このＣｕからなる層は、シード層として機能する。このようなスパッタリングによってバリアシード層２０１Ａが得られる。
次いで、図１８に示すように、めっき層２０２Ａを形成する。めっき層２０２Ａの形成は、たとえばバリアシード層２０１Ａの上記シード層を利用した電解メッキによって行う。この結果、たとえばＣｕからなるめっき層２０２Ａが得られる。めっき層２０２Ａの厚さは、たとえば５μｍ程度である。めっき層２０２Ａは、上述した第２配線層２２０Ａの形状となっている。このようにして、第２素子用パッド２２１Ａおよびシールド層２２２Ａを含んだ第２配線層２２０Ａが形成される。
次いで、図１９に示すように、レジスト層２９２Ａを形成する。レジスト層２９２Ａの形成は、たとえば感光性のレジスト樹脂をスプレー塗布することによって行う。
次いで、図２０に示すように、レジスト層２９２Ａに対してパターニングを施す。このパターニングは、レジスト層２９２Ａに対してたとえばフォトリソグラフィの手法を用いた露光および現像を行うことにより、所望の部位を削除することによって行う。このパターニングによって得られたレジスト層２９２Ａの形状は、上述した柱状部２３０Ａの形状に対応している。ここで、レジスト層には柱状部２３０Ａの形状に対応する開口２９３Ａが形成され、第２素子用パッド２２１Ａの一部が露出する。なお、凹部１０５Ａがある程度の深さを有することに対応して、上記露光の焦点深さを変化させながら、複数回の上記露光を行なってもよい。
次いで、図２１に示すように、柱状部２３０Ａを形成する。柱状部２３０Ａの形成は、たとえば第２素子用パッド２２１Ａを利用した電解めっきによって行う。この結果、たとえばＣｕからなる柱状部２３０Ａが得られる。次に、図２２に示すようにレジスト層２９２Ａを除去する。この除去は、たとえばＨＦを用いたエッチングによって行う。
次に、図２２に示すようにレジスト層２９２Ａを除去する。この除去は、たとえばＨＦを用いたエッチングによって行う。
次いで、図２３に示すように、第２素子３２０Ａを搭載する。第２素子３２０Ａには、はんだ３５１Ａとなるはんだボールを形成しておく。また、これらのはんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、第２素子３２０Ａを柱状部２３０Ａに載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、第２素子３２０Ａの搭載が完了する。
次いで、図２４に示すように、封止樹脂５００Ａを形成する。封止樹脂５００Ａの形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を主に凹部１０５Ａに充填し、これを硬化させることによって行う。この際、この樹脂材料によって第２素子３２０Ａの全体を覆っておく。一方、主面１０１Ａ上のめっき層２０２Ａの一部を確実に露出させておく。また、後述する切断領域には、封止樹脂５００Ａが重ならないように形成する。なお、封止樹脂５００Ａを形成するための材料を例示すると、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコン樹脂が挙げられる。封止樹脂５００Ａは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
次いで、図２５に示すように、外部端子２４０Ａに、たとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることによってｚ方向に膨出するバンプを形成する。
次いで、図２６に示すように、基板材料１００Ａ’をたとえばダイサーＤｃによって切断する。この際、ダイサーＤｃによって基板材料１００Ａ’のみを切断し、たとえば封止樹脂５００Ａは切断しない。この切断を経ることにより、図１、図２に示した半導体装置１Ａが得られる。
次に、半導体装置１Ａの作用について説明する。
本実施形態によれば、第１素子３１０Ａおよび第２素子３２０Ａが半導体材料からなる基板１００Ａの凹部１０５Ａに積層状に配置されて収容されている。このため、第１素子３１０Ａおよび第２素子３２０Ａを支持するためのリードを設ける必要がない。リードを金型成形する場合と比較して、半導体材料からなる基板１００Ａは、形状を作り変えるために発生する費用が少ない。したがって、半導体装置１Ａのコストを低減することができる。特に、半導体装置１Ａを少量生産する場合に、コスト低減効果が顕著である。
導電部２００Ａは、凹部１０５Ａの底面１１１Ａに形成された第１配線層２１０Ａと、主面１０１Ａの法線方向（ｚ方向）において第１配線層２１０Ａよりも主面１０１Ａ寄りに位置する第２配線層２２０Ａとを含む。このように第１配線層２１０Ａおよび第２配線層２２０Ａがｚ方向において積層状に配置される構成によれば、これら第１配線層２１０Ａおよび第２配線層２２０Ａに搭載される第１素子３１０Ａおよび第２素子３２０Ａの端子の位置に応じての配線の自由度が確保される。したがって、半導体装置１Ａの小型化を図りつつ、凹部１０５Ａに収容された複数の第１素子３１０Ａおよび第２素子３２０Ａを適切に機能させるのに適する。
底面１１１Ａに形成された第１配線層２１０Ａは、絶縁膜４００Ａによって覆われており、第２配線層２２０Ａは、絶縁膜４００Ａ上あるいは第１素子３１０Ａ上に形成される。これにより、第１配線層２１０Ａおよび第２配線層２２０Ａの間には絶縁膜４００Ａあるいは第１素子３１０Ａが介在しており、第１配線層２１０Ａと第２配線層２２０Ａとが不当に導通してしまうことを適切に回避することができる。
第２配線層２２０Ａは、第１素子３１０Ａの上面３１２Ａ（底面１１１Ａに対向する面とは反対側を向く面）と、これに隣接する絶縁膜４００Ａとに跨って形成される。より具体的には、絶縁膜４００Ａは、底面１１１Ａと平行な平坦面４１１Ａを有する平坦部４１０Ａと、第１素子３１０Ａに隣接し、第１素子３１０Ａに近づくほどｚ方向において主面１０１Ａ側に変位するように傾く傾斜面４２１Ａを有する傾斜部４２０Ａとを含む。そして、第２配線層２２０Ａは、第１素子３１０Ａの上面３１２Ａと、傾斜部４２０Ａとに跨って形成される。このような構成によれば、絶縁膜４００Ａに覆われていない第１素子３１０Ａの上面３１２Ａについても、第２配線層２２０Ａを適切に形成することができる。
第２配線層２２０Ａは、第１素子３１０Ａおよび第２素子３２０Ａの間に介在するシールド層２２２Ａを有し、このシールド層２２２Ａは、第１素子３１０Ａの上面３１２Ａの全体を覆っている。半導体装置１Ａの実装時には、シールド層２２２Ａは、連絡経路２５０Ａおよび外部端子２４０Ａを介してグランド接続される。無線通信素子である第２素子３２０Ａに覆われた第１素子３１０Ａは、電磁波の影響を受けやすい。本実施形態においては、上記構成のシールド層２２２Ａを具備することにより、電磁波の影響を防止して、第１素子３１０Ａの誤動作を防止することができる。
基板１００Ａが、Ｓｉに代表される半導体材料の単結晶からなることにより傾斜内側面１１２Ａを底面１１１Ａに対して既知の所定角度だけ正確に傾いた面として仕上げることができる。特に、基板１００ＡがＳｉからなり、主面１０１Ａとして（１００）面を採用することにより、底面１１１Ａに対する４つの傾斜内側面１１２Ａの角度をいずれも５５°程度に設定することができる。これにより、半導体装置１Ａをバランスの良い形状構成とすることが可能である。
凹部１０５Ａ内の底面１１１Ａには、第１素子３１０Ａの少なくとも一部を覆うように絶縁膜４００Ａが形成される。底面１１１Ａに第１素子３１０Ａを搭載し、絶縁膜４００Ａに第２素子３２０Ａを搭載することにより、ｚ方向において異なる位置に第１素子３１０Ａおよび第２素子３２０Ａを立体的に配置することができる。これにより、半導体装置１Ａの小型化と高機能化とを両立することができる。
導電部２００Ａは、複数の柱状部２３０Ａを有する。これら柱状部２３０Ａは、各々の端部が第２配線層２２０Ａに接続され、かつ封止樹脂５００Ａの内部において凹部１０５Ａの深さ方向に延びている。そして、柱状部２３０Ａの上端に第２素子３２０Ａが搭載されている。このような構成によれば、第１素子３１０Ａおよび第２素子３２０Ａについて、互いの干渉を避けつつ狭いスペースでの立体的な配置が実現される。
図２７および図２８は、本発明の第２実施形態に基づく半導体装置を示している。本実施形態の半導体装置１Ｂは、基板１００Ｂ、導電部２００Ｂ、第１素子３１０Ｂ、第２素子３２０Ｂ、絶縁膜４００Ｂおよび封止樹脂５００Ｂを備えている。なお、図２７においては、理解の便宜上、封止樹脂５００Ｂを省略している。半導体装置１Ｂは、たとえば無線通信モジュールとして構成されている。半導体装置１Ｂのサイズの一例を挙げると、平面視寸法が１．５ｍｍＸ２．５ｍｍ程度、厚さが０．６ｍｍ程度である。
基板１００Ｂは、半導体装置１Ｂの土台となるものであり、基材１０３Ｂおよび絶縁層１０４Ｂからなる。基板１００Ｂは、主面１０１Ｂ、裏面１０２Ｂおよび凹部１０５Ｂを有する。基板１００Ｂの厚さは、たとえば６００μｍ程度である。なお、本実施形態においては、主面１０１Ｂおよび裏面１０２Ｂがｚ方向において互いに反対側を向いており、ｚ方向が半導体装置１Ｂの厚さ方向に相当する。また、ｘ方向およびｙ方向は、いずれもｚ方向に対して直角である。
基材１０３Ｂは、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。また、絶縁層１０４Ｂは、本実施形態においては、ＳｉＯ2からなる。なお、基材１０３Ｂの材質は、Ｓｉに限定されず、後述する意図を満たす凹部１０５Ｂを形成可能なものであればよい。絶縁層１０４Ｂは、基材１０３Ｂのうち裏面１０２Ｂとは反対側から臨む部分を覆っている。絶縁層１０４Ｂの厚さは、たとえば０．１〜１．０μｍ程度である。
本実施形態においては、主面１０１Ｂとして、基材１０３Ｂの（１００）面が採用されている。凹部１０５Ｂは、主面１０１Ｂから裏面１０２Ｂに向かって凹んでいる。本実施形態においては、凹部１０５Ｂは、底面１１１Ｂおよび４つの傾斜内側面１１２Ｂを有する。凹部１０５Ｂの形状は、主面１０１Ｂとして（１００）面が採用されていることに依存している。
凹部１０５Ｂが形成されていることにより、主面１０１Ｂは、平面視矩形環状とされている。より具体的には、主面１０１Ｂのうち凹部１０５Ｂを挟んでｙ方向に離れて位置する２つの部位が、凹部１０５Ｂを挟んでｘ方向に離れて位置する２つの部位よりも顕著に大とされている。
凹部１０５Ｂは、平面視矩形状である。凹部１０５Ｂの深さは、たとえば４４０μｍ程度である。底面１１１Ｂは、平面視矩形状である。４つの傾斜内側面１１２Ｂは、平面視において底面１１１Ｂを囲んでおり、底面１１１Ｂと接する部分を上底とする略台形状である。各傾斜内側面１１２Ｂは、底面１１１Ｂに対して傾いている。本実施形態においては、傾斜内側面１１２Ｂのｘｙ平面に対する傾斜角度が５５°程度である。なお、傾斜内側面１１２Ｂが略台形状であり、かつ上記傾斜角度が５５°である点は、主面１０１Ｂとして（１００）面を採用したことに依存している。
導電部２００Ｂは、第１素子３１０Ｂおよび第２素子３２０Ｂを搭載し、これらに入出力する電流経路を構成するためのものである。導電部２００Ｂは、主に絶縁層１０４Ｂ上に形成されており、本実施形態においては、バリアシード層２０１Ｂとめっき層２０２Ｂとが積層された構造を有する。
バリアシード層２０１Ｂは、所望のめっき層２０２Ｂを形成するためのいわゆる下地層であり、主に絶縁層１０４Ｂ上に形成されている。バリアシード層２０１Ｂは、絶縁層１０４Ｂ上に形成されたたとえばバリア層としてのＴｉ層とこのバリア層上に積層されたシード層としてのＣｕ層とからなる。バリアシード層２０１Ｂは、たとえばスパッタリングによって形成される。本実施形態においては、バリアシード層２０１Ｂは、絶縁層１０４Ｂ上、絶縁膜４００Ｂ上および第１素子３１０Ｂ上の所定部位に形成される。
めっき層２０２Ｂは、たとえばＣｕからなりバリアシード層２０１Ｂを利用した電解めっきによって形成される。めっき層２０２Ｂの厚さは、たとえば５μｍ程度である。
本実施形態においては、導電部２００Ｂは、第１配線層２１０Ｂ、第２配線層２２０Ｂ、複数の柱状部２３０Ｂ、複数の外部端子２４０Ｂ、連絡経路２５０Ｂおよび連絡路２６０Ｂを有している。
第１配線層２１０Ｂは、底面１１１Ｂに形成されており、所定のパターン形状を有する。第１配線層２１０Ｂは、複数の底面パッド２１１Ｂを有する。複数の底面パッド２１１Ｂは、第１素子３１０Ｂを搭載するために用いられる。
第２配線層２２０Ｂは、主面１０１Ｂの法線方向（ｚ方向）において第１配線層２１０Ｂよりも主面１０１Ｂ寄りに位置する。第２配線層２２０Ｂは、絶縁膜４００Ｂと封止樹脂５００Ｂとの間に介在しており、所定のパターン形状を有する。本実施形態においては、第２配線層２２０Ｂは、絶縁膜４００Ｂ上に形成される。第２配線層２２０Ｂは、複数の第２素子用パッド２２１Ｂ、およびシールド層２２２Ｂを有する。複数の第２素子用パッド２２１Ｂは、第２素子３２０Ｂを搭載するために用いられる。シールド層２２２Ｂは、第１素子３１０Ｂおよび第２素子３２０Ｂの間に介在しており、主面１０１Ｂの法線方向視（ｚ方向視）において第１素子３１０Ｂの全体と重なっている。シールド層２２２Ｂは、後述の連絡経路２５０Ｂに導通接続されており、グランド端子用の外部端子２４０Ｂにも導通している。
柱状部２３０Ｂは、図２８に示すように、凹部１０５Ｂの深さ方向に延びている。本実施形態において、柱状部２３０Ｂの下端は、第２素子用パッド２２１Ｂ（第２配線層２２０Ｂ）に接続され、封止樹脂５００Ｂの内部において延びている。柱状部２３０Ｂの上端には、はんだ３５１Ｂを介して第２素子３２０Ｂが搭載されている。柱状部２３０Ｂは、たとえばＣｕからなり、第２素子用パッド２２１Ｂを利用した電解めっきによって形成される。
外部端子２４０Ｂは、主面１０１Ｂに形成されており、半導体装置１Ｂをたとえば図示しない電子機器の回路基板に面実装するために用いられる。本実施形態においては、主面１０１Ｂのうち凹部１０５Ｂを挟んでｙ方向に離れて配置された２つの部位に、４つずつの外部端子２４０Ｂが形成されている。また、各外部端子２４０Ｂは、その一辺が凹部１０５Ｂの外縁に接している。外部端子２４０Ｂは、上述したバリアシード層２０１Ｂおよびめっき層２０２Ｂ上に、さらにたとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることによって得られたバンプが形成された構造とされている。これにより、図２８に示すように、外部端子２４０Ｂは、ｚ方向に膨出した形状となっている。
連絡経路２５０Ｂは、傾斜内側面１１２Ｂに形成されており、外部端子２４０Ｂと、第１配線層２１０Ｂあるいは第２配線層２２０Ｂとを導通させる経路を構成している。なお、連絡経路２５０Ｂは、外部端子２４０Ｂの配置、および第１素子３１０Ｂ、第２素子３２０Ｂの端子の配置等に応じて適宜形成位置が決定される。図２８において、連絡経路２５０Ｂが傾斜内側面１１２Ｂに形成される態様を表すが、詳細な形成位置については省略している。また、図２７においては、連絡経路２５０Ｂを省略している。
なお、本実施形態においては、図２７における図中上方の左から２番目に位置する外部端子２４０Ｂがいわゆるグランド端子とされている。この外部端子２４０Ｂに導通する連絡経路２５０Ｂ、およびシールド層２２２Ｂがグランド接続される。
連絡路２６０Ｂは、図２８に示すように、絶縁膜４００Ｂを厚さ方向（凹部１０５Ｂの深さ方向）に貫通している。連絡路２６０Ｂは、第１配線層２１０Ｂおよび第２配線層２２０Ｂを導通させるものであり、絶縁膜４００Ｂの適所に設けられた貫通孔４０１Ｂの内部に充填された金属からなる。連絡路２６０Ｂの下端は第１配線層２１０Ｂに接続され、連絡路２６０Ｂの上端は第２配線層２２０Ｂに接続されている。連絡路２６０Ｂは、たとえばＣｕからなり、第１配線層２１０Ｂを利用した電解めっきによって形成される。
第１素子３１０Ｂは、底面１１１Ｂに支持されており、複数の底面パッド２１１Ｂを利用してはんだ３５１Ｂを介して搭載されている。第１素子３１０Ｂは、第２素子３２０Ｂを制御するためのものであり、たとえば集積回路素子である。
絶縁膜４００Ｂは、底面１１１Ｂに形成されており、第１素子３１０Ｂおよび第１配線層２１０Ｂを覆っている。本実施形態においては、絶縁膜４００Ｂは、第１素子３１０Ｂの全体を覆っている。絶縁膜４００Ｂを構成する材料としては、たとえばポリイミド樹脂、窒化エポキシ樹脂、フェノール樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコン樹脂が挙げられる。また、絶縁膜４００Ｂは、ＣＶＤ法によるシリコン酸化膜あるいはシリコン窒化膜として形成されたものでもよい。本実施形態においては、絶縁膜４００Ｂの形成時に連絡路２６０Ｂ用の貫通孔４０１Ｂが形成される。貫通孔４０１Ｂの形成は、たとえばエッチングなどの手法を用いて行う。
第２素子３２０Ｂは、たとえばＢｌｕｅｔｏｏｔｈ（登録商標）規格に準拠した近距離無線データ通信用の素子であり、複数の柱状部２３０Ｂを介して絶縁膜４００Ｂに支持されている。第２素子３２０Ｂは、はんだ３５１Ｂを介して柱状部２３０Ｂに搭載されている。
封止樹脂５００Ｂは、第２配線層２２０Ｂおよび第２素子３２０Ｂを覆っており、凹部１０５Ｂに充填されている。本実施形態においては、封止樹脂５００Ｂは、シールド層２２２Ｂを含む第２配線層２２０Ｂの全体、および第２素子３２０Ｂの全体を覆っている。封止樹脂５００Ｂの材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコン樹脂が挙げられる。封止樹脂５００Ｂは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
次に、半導体装置１Ｂの作用について説明する。
本実施形態によれば、第１素子３１０Ｂおよび第２素子３２０Ｂが半導体材料からなる基板１００Ｂの凹部１０５Ｂに積層状に配置されて収容されている。このため、第１素子３１０Ｂおよび第２素子３２０Ｂを支持するためのリードを設ける必要がない。リードを金型成形する場合と比較して、半導体材料からなる基板１００Ｂは、形状を作り変えるために発生する費用が少ない。したがって、半導体装置１Ｂのコストを低減することができる。特に、半導体装置１Ｂを少量生産する場合に、コスト低減効果が顕著である。
導電部２００Ｂは、凹部１０５Ｂの底面１１１Ｂに形成された第１配線層２１０Ｂと、主面１０１Ｂの法線方向（ｚ方向）において第１配線層２１０Ｂよりも主面１０１Ｂ寄りに位置する第２配線層２２０Ｂとを含む。このように第１配線層２１０Ｂおよび第２配線層２２０Ｂがｚ方向において積層状に配置される構成によれば、これら第１配線層２１０Ｂおよび第２配線層２２０Ｂに搭載される第１素子３１０Ｂおよび第２素子３２０Ｂの端子の位置に応じての配線の自由度が確保される。したがって、半導体装置１Ｂの小型化を図りつつ、凹部１０５Ｂに収容された複数の第１素子３１０Ｂおよび第２素子３２０Ｂを適切に機能させるのに適する。
底面１１１Ｂに形成された第１配線層２１０Ｂは、絶縁膜４００Ｂによって覆われており、第２配線層２２０Ｂは、絶縁膜４００Ｂ上に形成される。これにより、第１配線層２１０Ｂおよび第２配線層２２０Ｂの間には絶縁膜４００Ｂが介在しており、第１配線層２１０Ｂと第２配線層２２０Ｂとが不当に導通してしまうことを適切に回避することができる。
導電部２００Ｂは、絶縁膜４００Ｂの貫通孔４０１Ｂの内部に形成され、第１配線層２１０Ｂおよび第２配線層２２０Ｂの各々に繋がる連絡路２６０Ｂを有する。このような構成によれば、第１配線層２１０Ｂおよび第２配線層２２０Ｂの適所を導通させることができ、配線の自由度を高めるのに適する。
第２配線層２２０Ｂは、第１素子３１０Ｂおよび第２素子３２０Ｂの間に介在するシールド層２２２Ｂを有し、このシールド層２２２Ｂは、主面１０１Ｂの法線方向視（ｚ方向視）において第１素子３１０Ｂの全体と重なっている。半導体装置１Ｂの実装時には、シールド層２２２Ｂは、連絡経路２５０Ｂおよび外部端子２４０Ｂを介してグランド接続される。無線通信素子である第２素子３２０Ｂに覆われた第１素子３１０Ｂは、電磁波の影響を受けやすい。本実施形態においては、上記構成のシールド層２２２Ｂを具備することにより、電磁波の影響を防止して、第１素子３１０Ｂの誤動作を防止することができる。
基板１００Ｂが、Ｓｉに代表される半導体材料の単結晶からなることにより傾斜内側面１１２Ｂを底面１１１Ｂに対して既知の所定角度だけ正確に傾いた面として仕上げることができる。特に、基板１００ＢがＳｉからなり、主面１０１Ｂとして（１００）面を採用することにより、底面１１１Ｂに対する４つの傾斜内側面１１２Ｂの角度をいずれも５５°程度に設定することができる。これにより、半導体装置１Ｂをバランスの良い形状構成とすることが可能である。
凹部１０５Ｂ内の底面１１１Ｂには、第１素子３１０Ｂを覆うように絶縁膜４００Ｂが形成される。底面１１１Ｂに第１素子３１０Ｂを搭載し、絶縁膜４００Ｂに第２素子３２０Ｂを搭載することにより、ｚ方向において異なる位置に第１素子３１０Ｂおよび第２素子３２０Ｂを立体的に配置することができる。これにより、半導体装置１Ｂの小型化と高機能化とを両立することができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の具体的な構成は、種々に設計変更自在である。
上記実施形態において、導電部２００Ａ（２００Ｂ）は、凹部１０５Ａ（１０５Ｂ）に形成されて当該凹部１０５Ａ（１０５Ｂ）の深さ方向位置が異なる第１配線層２１０Ａ（２２０Ａ）および第２配線層２２０Ａ（２２０Ｂ）の２層構造を有する場合について説明したが、凹部に形成される配線層が３層以上の積層構造であってもよい。
１Ａ，１Ｂ 半導体装置
１００Ａ，１００Ｂ 基板
１０１Ａ，１０１Ｂ 主面
１０２Ａ，１０２Ｂ 裏面
１０３Ａ，１０３Ｂ 基材
１０４Ａ，１０４Ｂ 絶縁層
１０５Ａ，１０５Ｂ 凹部
１１１Ａ，１１１Ｂ 底面
１１２Ａ，１１２Ｂ 傾斜内側面
２００Ａ，２００Ｂ 導電部
２１０Ａ，２１０Ｂ 第１配線層
２１１Ａ，２１１Ｂ 底面パッド
２２０Ａ，２２０Ｂ 第２配線層
２２１Ａ，２２１Ｂ 第２素子用パッド
２２２Ａ，２２２Ｂ シールド層
２３０Ａ，２３０Ｂ 柱状部
２４０Ａ，２４０Ｂ 外部端子
２５０Ａ，２５０Ｂ 連絡経路
２６０Ｂ 連絡路
３１０Ａ，３１０Ｂ 第１素子
３１１Ａ，３１１Ｂ 下面（底面に対向する面）
３１２Ａ，３１２Ｂ 上面（底面に対向する面とは反対側を向く面）
３２０Ａ，３２０Ｂ 第２素子
３５１Ａ，３５１Ｂ はんだ
４００Ａ，４００Ｂ 絶縁膜
４０１Ｂ 貫通孔
４１０Ａ 平坦部
４１１Ａ 平坦面
４２０Ａ 傾斜部
４２１Ａ 傾斜面
５００Ａ，５００Ｂ 封止樹脂

Claims (21)

  1. 主面、およびこの主面から凹む凹部を有し、かつ半導体材料からなる基板と、
    上記基板に形成された導電部と、
    上記凹部に充填される封止樹脂と、を備え、
    上記導電部は、各々が上記凹部に形成された、第１配線層と、上記主面の法線方向において上記第１配線層よりも上記主面寄りに位置する第２配線層と、を含むことを特徴とする、半導体装置。
  2. 上記凹部は、上記主面に対して傾いた傾斜内側面と、上記傾斜内側面に繋がる底面と、を有し、
    上記第１配線層は、上記底面に形成される、請求項１に記載の半導体装置。
  3. 上記底面を覆う絶縁膜を備え、
    上記第２配線層は、上記絶縁膜と上記封止樹脂との間に介在する、請求項２に記載の半導体装置。
  4. 上記絶縁膜には、厚さ方向に貫通する貫通孔が形成されており、
    上記導電部は、上記貫通孔の内部に形成され、上記第１配線層および上記第２配線層の各々に繋がる連絡路を有する、請求項３に記載の半導体装置。
  5. 上記凹部に収容された第１素子を備える、請求項３または４に記載の半導体装置。
  6. 上記第１素子は、上記底面に支持されている、請求項５に記載の半導体装置。
  7. 上記絶縁膜は、上記第１素子の少なくとも一部を覆っている、請求項６に記載の半導体装置。
  8. 上記第１素子のうち上記底面に対向する面とは反対側を向く面は、上記絶縁膜に覆われておらず、
    上記第２配線層は、上記反対側を向く面と、これに隣接する上記絶縁膜とに跨って形成される、請求項７に記載の半導体装置。
  9. 上記絶縁膜は、上記底面と平行な平坦面を有する平坦部と、上記第１素子に近づくほど上記主面の法線方向において上記主面側に変位するように傾く傾斜面を有する傾斜部と、を含み、
    上記第２配線層は、上記反対側を向く面と、上記傾斜部とに跨って形成される、請求項８に記載の半導体装置。
  10. 上記絶縁膜は、上記第１素子の全体を覆っている、請求項７に記載の半導体装置。
  11. 上記主面の法線方向視において上記第１素子の少なくとも一部と重なる第２素子を備える、請求項７に記載の半導体装置。
  12. 上記第２配線層は、上記第２素子を搭載するための複数の第２素子用パッドを有する、請求項１１に記載の半導体装置。
  13. 上記第１素子のうち、上記底面に対向する面とは反対側を向く面は、上記絶縁膜に覆われておらず、
    上記第２配線層は、上記反対側を向く面の全体を覆うシールド層を含む、請求項１１または１２に記載の半導体装置。
  14. 上記絶縁膜は、上記底面と平行な平坦面を有する平坦部と、上記第１素子に近づくほど上記主面の法線方向において上記主面側に変位するように傾く傾斜面を有する傾斜部と、を含み、
    上記シールド層は、上記反対側を向く面と上記傾斜部とに跨って形成される、請求項１３に記載の半導体装置。
  15. 上記導電部は、各々の端部が上記第２配線層に接続され、かつ上記凹部の深さ方向に延びており、上記第２素子を搭載する複数の柱状部を有する、請求項１３または１４に記載の半導体装置。
  16. 上記絶縁膜は、上記第１素子の全体を覆っており、
    上記第２配線層は、上記第１素子および上記第２素子の間に位置し、上記主面の法線方向視において上記第１素子の全体と重なるシールド層を含む、請求項１１または１２に記載の半導体装置。
  17. 上記導電部は、上記主面に形成された複数の外部端子を有し、
    上記シールド層は、上記複数の外部端子のうちグランド接続されるいずれかの上記外部端子に導通している、１３ないし１６のいずれかに記載の半導体装置。
  18. 上記第２素子は、無線通信素子である、請求項１７に記載の半導体装置。
  19. 上記基板は、半導体材料の単結晶からなる、２ないし１８のいずれかに記載の半導体装置。
  20. 上記半導体材料は、Ｓｉである、請求項１９に記載の半導体装置。
  21. 上記主面は、（１００）面であり、
    上記凹部は、４つの上記傾斜内側面を有する、請求項２０に記載の半導体装置。
JP2014238584A 2014-11-26 2014-11-26 半導体装置 Pending JP2016100552A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014238584A JP2016100552A (ja) 2014-11-26 2014-11-26 半導体装置
US14/943,103 US9899360B2 (en) 2014-11-26 2015-11-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014238584A JP2016100552A (ja) 2014-11-26 2014-11-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2016100552A true JP2016100552A (ja) 2016-05-30

Family

ID=56010976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014238584A Pending JP2016100552A (ja) 2014-11-26 2014-11-26 半導体装置

Country Status (2)

Country Link
US (1) US9899360B2 (ja)
JP (1) JP2016100552A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309455A (zh) * 2017-07-27 2019-02-05 通用汽车环球科技运作有限责任公司 功率模块

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424137B1 (ko) * 2007-09-07 2014-08-04 삼성전자주식회사 리세스부를 갖는 수지기판을 구비하는 반도체 패키지 및그의 제조방법
US9337116B2 (en) * 2010-10-28 2016-05-10 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die
JP5779748B2 (ja) 2010-11-02 2015-09-16 リコー電子デバイス株式会社 半導体パッケージ及び電子部品実装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309455A (zh) * 2017-07-27 2019-02-05 通用汽车环球科技运作有限责任公司 功率模块

Also Published As

Publication number Publication date
US20160148919A1 (en) 2016-05-26
US9899360B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
US9258899B2 (en) Method of fabricating a wiring board
JP5185885B2 (ja) 配線基板および半導体装置
TWI473552B (zh) 具有元件設置區之基板結構及其製程
TWI694612B (zh) 半導體模組
US20130003314A1 (en) Multilayer printed circuit board and manufacturing method therefor
TW201709474A (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
TW201626531A (zh) 中介層嵌置於加強層中之線路板及其製作方法
TWI544841B (zh) 具有整合雙佈線結構之線路板及其製作方法
US9585254B2 (en) Electronic device
JP5115573B2 (ja) 接続用パッドの製造方法
JP5147755B2 (ja) 半導体装置及びその製造方法
JP2010109269A (ja) 半導体装置
JP2016100552A (ja) 半導体装置
JP2015181155A (ja) 半導体装置および半導体装置の製造方法
US8723051B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP2004158595A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
TW201508879A (zh) 線路基板、半導體封裝結構及線路基板製程
US10163775B2 (en) Electronic device
JP2009049087A (ja) 電子部品と電子部品の製造方法
CN110087392B (zh) 线路板结构及其制作方法
JP2010021194A (ja) 積層型半導体装置、及び積層型半導体装置の製造方法
JP2016100554A (ja) 半導体装置
TWI472272B (zh) 以感光材料形成介電層半導體結構及其製造方法
JP2006210802A (ja) 半導体装置
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法