JP2004158595A - 回路装置、回路モジュールおよび回路装置の製造方法 - Google Patents

回路装置、回路モジュールおよび回路装置の製造方法 Download PDF

Info

Publication number
JP2004158595A
JP2004158595A JP2002322110A JP2002322110A JP2004158595A JP 2004158595 A JP2004158595 A JP 2004158595A JP 2002322110 A JP2002322110 A JP 2002322110A JP 2002322110 A JP2002322110 A JP 2002322110A JP 2004158595 A JP2004158595 A JP 2004158595A
Authority
JP
Japan
Prior art keywords
conductive pattern
circuit device
insulating resin
circuit
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002322110A
Other languages
English (en)
Inventor
Takeshi Nakamura
岳史 中村
Yuusuke Igarashi
優助 五十嵐
Noriaki Sakamoto
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2002322110A priority Critical patent/JP2004158595A/ja
Priority to TW092128519A priority patent/TWI228950B/zh
Priority to KR1020030076179A priority patent/KR100611291B1/ko
Priority to US10/701,915 priority patent/US20040124516A1/en
Priority to CNA2003101181631A priority patent/CN1509134A/zh
Publication of JP2004158595A publication Critical patent/JP2004158595A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Abstract

【課題】回路装置１０の上面に第２の導電パターン１４を設け、３次元実装を行う。
【解決手段】内蔵される第１の回路素子１２等を封止する絶縁性樹脂１３の上面に第２の導電パターン１４を設け、第１の導電パターン１１と第２の導電パターン１４とを接続手段１５で電気的に接続する。第２の導電パターン１４上に第２の回路素子２２を実装する。このことで回路を構成する素子を３次元的に実装することができる。更に回路装置１０は実装基板を不要にしているので、薄型な回路装置となっている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、樹脂層の上面に導電パターンを形成することにより、第１の回路素子を３次元に実装する回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１８のように、プリント基板ＰＳに実装される（例えば、特許文献１参照）。
【０００３】
またこのパッケージ型半導体装置６１は、半導体チップ６２の周囲を樹脂層６３で被覆し、この樹脂層６３の側部から外部接続用のリード端子６４が導出されたものである。しかし、このパッケージ型半導体装置６１は、リード端子６４が樹脂層６３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００４】
図１９は、支持基板としてガラスエポキシ基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここではガラスエポキシ基板６５にトランジスタチップＴが実装されたものとして説明していく。
【０００５】
このガラスエポキシ基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０と第２の裏面電極７１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極６７と第１の裏面電極７０が、第２の電極６８と第２の裏面電極７１が電気的に接続されている。またダイパッド６９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続され、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板６５に樹脂層７３が設けられている。
【０００６】
前記ＣＳＰ６６は、ガラスエポキシ基板６５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極７０、７１までの延在構造が簡単であり、安価に製造できるメリットを有する。また前記ＣＳＰ６６は、図１８のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６６、パッケージ型半導体装置６１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられていた。
【０００７】
【特許文献１】
特開２００１−３３９１５１号公報（第１頁、第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、上述したＣＳＰ等の半導体装置は、トランジスタチップＴは樹脂層７３の表面にパターンが設けられていないので、半導体装置の３次元実装は困難であった。従って、多数個の半導体装置をプリント基板ＰＳに実装するためには、平面的に半導体装置を実装しなければならず、このことがプリント基板ＰＳの大型化を招いていた。
【０００９】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、内蔵される第１の回路素子の封止を行う樹脂の表面に導電パターンを設けることにより立体的な実装構造を有する回路装置、回路モジュールおよび回路装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、第１の回路素子が実装される第１の導電パターンと、少なくとも前記第１の回路素子および前記第１の導電パターンを被覆する絶縁性樹脂と、前記絶縁性樹脂の上面に設けた第２の導電パターンと、前記第１の導電パターンの表面が部分的に露出するように設けた貫通孔の底面および側面に設けられて前記第１の導電パターンと前記第２の導電パターンとを電気的に接続する接続手段と、前記第２の導電パターンに実装された第２の回路素子とを有することを特徴とする。
【００１１】
このように、第１の回路素子の封止を行う絶縁性樹脂の上面に第２の導電パターンを形成して第２の回路素子を実装することにより、３次元に素子の配置を行うことができるので、実装密度を向上させることができる。
【００１２】
更に、本発明は、第１の回路素子が実装される第１の導電パターンと、少なくとも前記第１の回路素子を被覆する絶縁性樹脂と、前記絶縁性樹脂の上面に設けた第２の導電パターンと、前記第１の導電パターンと前記第２の導電パターンとを電気的に接続する接続手段と、前記第１の導電パターンの裏面に設けた外部電極とを有する第１の回路装置と、前記第１の回路装置と同様の構成を有する第２の回路装置を有し、前記第１の回路装置が有する外部電極を介して、前記第２の回路装置の上部に前記第１の回路装置をスタック構造で固着することを特徴とする。
【００１３】
上記のように、絶縁性樹脂の上面に形成された第２の導電パターンを介して、第１の回路装置と第２の回路装置をスタック構造にすることにより、ＬＳＩ等の半導体素子が内蔵された回路装置を３次元に配置することができる。
【００１４】
更に、本発明は、第１の導電パターンを形成する工程と、前記第１の導電パターンに第１の回路素子を固着する工程と、少なくとも前記第１の回路素子を被覆するように絶縁性樹脂でモールドする工程と、前記第１の導電パターンが露出するように前記絶縁性樹脂に貫通孔を形成する工程と、前記絶縁性樹脂の表面に第２の導電パターンを形成し、更に前記貫通孔の側面および底面に接続手段を形成する工程と、前記第２の導電パターンに第２の回路素子を実装する工程と、前記絶縁性樹脂をダイシングすることにより各回路装置に分離する工程とを有することを特徴とする。
【００１５】
上記のように、絶縁性樹脂の上面に形成する第２の導電パターンと接続手段を同時に形成することにより、できるだけ工数を減らして３次元配置を行う導電パターンを形成することができる。
【００１６】
【発明の実施の形態】
（回路装置１０の構成を説明する第１の実施の形態）
図１を参照して、本発明の回路装置１０の構成等を説明する。図１（Ａ）は回路装置１０の断面図であり、図１（Ｂ）は上面図であり、図１（Ｃ）は図１（Ａ）Ｘ−Ｘ’線での平面図である。
【００１７】
図１（Ａ）から図１（Ｃ）を参照して、回路装置１０は次のような構成を有する。即ち、第１の回路素子１２が実装される第１の導電パターン１１と、少なくとも第１の回路素子１２および第１の導電パターンを被覆する絶縁性樹脂１３と、絶縁性樹脂１３の上面に設けた第２の導電パターン１４と、第１の導電パターン１１と第２の導電パターン１４とを電気的に接続する接続手段１５と、第２の導電パターン１４に実装された第２の回路素子２２とから回路装置１０は構成されている。このような各構成要素を以下にて説明する。なお、上記した第１の導電パターンは、単層又は多層の配線構造を形成することが可能であるが、ここでは単層の配線構造を説明する。
【００１８】
第１の導電パターン１１は、銅箔等の金属から成り、裏面を露出させて絶縁性樹脂１３に埋め込まれている。ここでは、第１の導電パターン１１は、半導体素子等である第１の回路素子１２が実装されるダイパッドを形成する第１の導電パターン１１Ａと、ボンディングパッドとなる第１の導電パターン１１Ｂを形成している。第１の導電パターン１１Ａは、中央部に配置されており、その上部にはロウ材を介して第１の回路素子１２が固着されている。絶縁性樹脂１３から露出する第１の導電パターン１１Ａの裏面は、ソルダーレジスト１９により保護されている。第１の導電パターン１１Ｂは、第１の導電パターン１１Ａを囲むように複数個が回路装置の周辺部に配置されており、金属細線１６を介して第１の回路素子１２の電極と電気的に接続されている。また、第１の導電パターン１１Ｂの裏面には、半田等のロウ材から成る外部電極１８が形成されている。更に、第１の導電パターン１１Ｂの表面には、露出部２１が形成されており、絶縁性樹脂１３に形成された貫通孔に第１の導電パターン１１Ｂの表面の一部が露出している。
【００１９】
ここで、第１の導電パターンの側面は模式的に直静的に描かれているが、実際には湾曲して形成され、湾曲に形成された第１の導電パターン１１の側面と絶縁性樹脂１３との間にはアンカー効果が発生し両者は強固に接合される。
【００２０】
絶縁性樹脂１３は、第１の導電パターン１１の裏面を露出させて、全体を封止している。ここでは、半導体素子１３、金属細線１６および第１の導電パターン１１を封止しており、更に全体を支持する働きも有する。従って、本発明の回路装置は支持基板を不要にして構成されている。また、絶縁性樹脂１３の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【００２１】
第１の回路素子１２は例えば半導体素子であり、ここでは、ＩＣチップがフェイスアップで第１の導電パターン１１Ａ上に固着されている。そして、第１の回路素子の電極と第１の導電パターン１１Ｂとは、金属細線１６を介して電気的に接続されている。半導体素子である第１の回路素子１２は、フェイスアップで固着されているが、フェイスダウンで固着されても良い。また、第１の回路素子１２としては、ＩＣチップ等の他にも、トランジスタチップ、ダイオード等の能動素子や、チップ抵抗、チップコンデンサ等の受動素子を採用することができる。更にまた、これらの能動素子および受動素子の複数個を、第１の導電パターン１１上に配置することも可能である。
【００２２】
貫通孔２０は、絶縁性樹脂１３の一部を穿削することにより形成され、底部には第１の導電パターン１１Ｂの表面の一部である露出部２１が露出している。この貫通孔２０の側面部および露出部２１には、金属膜から成る接続手段１５が形成され、絶縁性樹脂１３の表面に形成された第２の導電パターン１４と、露出部２１が形成された第１の導電パターン１１Ｂとを電気的に接続する働きを有する。また、貫通孔２０の形状は、平面方向の断面がほぼ円形に形成され、絶縁性樹脂１３の表面付近の断面が、露出部２１付近の断面よりも大きく形成されている。
【００２３】
第２の導電パターン１４は、銅等の金属から形成されており、電界メッキ法または無電界メッキ法により絶縁性樹脂１３の上面に形成されている。そして、接続手段１５により第２の導電パターン１４と第１の導電パターン１１とは電気的に接続されている。また、図１（Ｂ）を参照して、第２の導電パターン１４は、４つの第２の回路素子２２が実装されるようなパターンを形成している。
【００２４】
第２の回路素子２２は、絶縁性樹脂１３の表面に形成された第２の導電パターン１４にロウ材を介して固着されている。第２の回路素子２２としては、チップ抵抗やチップコンデンサ等の受動素子を採用することができる。更に、ＬＳＩチップやトランジスタ等を第２の回路素子２２として、第２の導電パターン１４上に実装することも可能である。
【００２５】
接続手段１５は、絶縁性樹脂１３を穿削することにより形成された貫通孔２０の側面および底面に形成された金属層であり、第１の導電パターン１１と第２の導電パターン１４とを電気的に接続する働きを有する。また、図１（Ａ）を参照して、貫通孔２０に充填されるように接続手段１５を形成することも可能である。
【００２６】
上記した第２の導電パターン１４と接続手段１５とは、メッキ法により一体して形成されている。メッキ法により、絶縁性樹脂１３の表面、貫通孔２０の側面および第１の導電パターン１１Ｂの露出部２１に均等な厚みの金属層を形成することができる。従って、シールド層１４と一体化して形成された接続手段１５により、第１の導電パターン１１と第２の導電パターン１４とは電気的に確実に接続される。
【００２７】
図２を参照して、絶縁性樹脂１３の上面にシールド層１４Ａを設けた場合の回路装置１０の構造を説明する。ここでは、絶縁性樹脂１３の上面には第２の導電パターン１４が設けられており、他の部分の絶縁性樹脂１３の上面にはシールド層１４Ａが設けられている。シールド層１４Ａは、第２の導電パターン１４とは電気的に分離して形成され、外部からの電磁波の進入を抑制する働きを有する。また、シールド層１４Ａは接続手段１５を介して第１の導電パターン１１と電気的に接続し、接地電位とすることにより、このシールドの効果を更に向上させることができる。
【００２８】
図３を参照して、図１に示したような回路装置がスタック構造にされた回路モジュール５の構成を説明する。
【００２９】
回路モジュール５は、第１の回路素子１２が実装される第１の導電パターン１１と、少なくとも第１の回路素子１２を被覆する絶縁性樹脂１３と、絶縁性樹脂１３の上面に設けた第２の導電パターン１４と、第１の導電パターン１１と第２の導電パターン１４とを電気的に接続する接続手段１５と、第１の導電パターン１１の裏面に設けた外部電極１８とを有する第１の回路装置１０Ａと、第１の回路装置と同様の構成を有する第２の回路装置１０Ｂを有し、第１の回路装置１０Ａが有する外部電極１８を介して、第２の回路装置１０Ｂの上部に第１の回路装置１０Ａをスタック構造で固着する構成となっている。
【００３０】
上記したように、ここでは、第１および第２の回路装置１０Ａ、１０Ｂが外部電極１８を介してスタック構造で固着されている。従って、第２の回路装置１０Ｂの絶縁性樹脂１３の上面に設けられる第２の導電パターン１４は、第１の回路装置１０Ａが有する外部電極１８の位置に対応している。
【００３１】
ここでは、二つの回路装置１０がスタック構造で固着されているが、更に多数個の回路装置１０を積層させることも可能であり、このことにより、実装密度を更に向上させることができる。
【００３２】
図４を参照して、第１の導電パターン１１が多層に形成された回路装置１０Ｃの構成を説明する。ここで説明する回路装置１０Ｃは、図１を参照して説明した回路装置１０と類似した構成を有し、第１の導電パターン１１は多層に形成されている。
【００３３】
第１の導電パターン１１は、層間絶縁膜２３を介して多層に積層され、上層の第１の導電パターン１１が金属細線１６を介して第１の回路素子１２と電気的に接続され、下層の第１の導電パターン１１の所望の箇所に外部電極１８が形成されている。そして、上部の第１の導電パターン１１が接続手段１５を介して第２の導電パターン１４と電気的に接続されている。ここでは、第１の導電パターンは２層の配線構造を有するが、更に多層の配線構造を形成することも可能である。
【００３４】
本発明の特徴は、第１の回路素子１２を被覆する絶縁性樹脂１３の上面に第２の導電パターンを設けたことにある。このことにより、図１に示すように、第２の導電パターン１４上に第２の回路素子２２を固着して３次元の実装構造を実現することが可能となる。更に、図３に示すように、第２の導電パターン１４を介して複数個の回路装置１０をスタック構造に実装することが可能となる。従って、実装密度を向上させることができる。
【００３５】
更に、本発明の特徴は、絶縁性樹脂１３の一部を穿削することにより設けた貫通孔２０を介して、第２の導電パターン１４と第１の導電パターン１１とを電気的に接続することにある。具体的には、貫通孔２０の側面およびその底面から露出する露出部２１には、金属膜から成る接続手段１５が形成される。そして接続手段１５と第２の導電パターン１４とはメッキ法等により一体的に形成されるので、第１の導電パターン１１と第２の導電パターン１４とは電気的に接続されている。このことにより、両者を電気的に接続するための他の構成要素を追加する必要が無い。
【００３６】
更にまた、本発明の特徴は、実装基板を不要にして回路装置１０を構成したことにある。具体的には、回路装置１０は第１の導電パターン１１および第１の回路素子１２等を封止する絶縁性樹脂１３により全体が支持されており、従来例に於ける実装基板を不要にした構成となっている。従って、回路装置１０は非常に薄型に構成されており、装置の厚みの増加を抑制して３次元の実装を可能にすることができる。
【００３７】
（回路装置１０の製造方法を説明する第２の実施の形態）
本実施の形態では、回路装置１０は次の様な工程で製造される。即ち、第１の導電パターン１１を形成する工程と、第１の導電パターン１１に第１の回路素子１２を固着する工程と、少なくとも第１の回路素子を被覆するように絶縁性樹脂１３でモールドする工程と、第１の導電パターン１１が露出するように絶縁性樹脂１３に貫通孔を形成する工程と、絶縁性樹脂１３の表面に第２の導電パターン１４を形成し、更に貫通孔２０の側面および底面に接続手段１５を形成する工程と、第２の導電パターン１４に第２の回路素子２２を実装する工程と、絶縁性樹脂１３をダイシングすることにより各回路装置１０に分離する工程から構成されている。以下に、本発明の各工程を図５〜図１７を参照して説明する。なお、ここでは第１の導電パターン１１が単層の配線構造である場合の回路装置の製造方法を説明する。第１の導電パターン１１が多層の配線構造である場合も、第１の導電パターン１１を形成する工程以外の工程は同様である。
【００３８】
第１工程：図５から図７参照
本工程は、第１の導電パターン１１を形成する工程である。ここでは単層の配線構造を有する第１の導電パターン１１形成する方法を説明する。従って、具体的には、導電箔３０を用意し、導電箔３０にその厚みよりも浅い分離溝３２を形成して複数個の第１の導電パターン１１を形成することにある。
【００３９】
本工程では、まず図５の如く、シート状の導電箔３０を用意する。この導電箔３０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００４０】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましいが、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔３０の厚みよりも浅い分離溝３２が形成できればよい。尚、シート状の導電箔３０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔３０が用意され、後述する各工程に搬送されても良い。続いて、導電パターンを形成する。
【００４１】
まず、図６に示す如く、導電箔３０の上に、ホトレジスト（耐エッチングマスク）３１を形成し、第１の導電パターン１１となる領域を除いた導電箔３０が露出するようにホトレジストＰＲをパターニングする。
【００４２】
そして、図７を参照して、導電箔３０を選択的にエッチングする。ここでは、第１の導電パターン１１は、ダイパッドを形成する第１の導電パターン１１Ａと、ボンディングパッドを構成する第１の導電パターン１１Ｂを構成する。
【００４３】
第２工程：図８参照
本工程は、第１の導電パターン１１に第１の回路素子１２を固着することにある。
【００４４】
図８を参照して、第１の導電パターン１１Ａにロウ材を介して第１の回路素子１２を実装する。ここで、ロウ材としては、半田またはＡｇペースト等の導電性のペーストが使用される。更に、第１の回路素子１２の電極と所望の第１の導電パターン１１Ｂとのワイヤボンディングを行う。具体的には、第１の導電パターン１１Ａに実装された第１の回路素子１２の電極と所望の第１の導電パターン１１Ｂとを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００４５】
ここでは、第１の回路素子１２として、１つのＩＣチップが第１の導電パターン１１Ａに固着されているが、第１の回路素子１２としては、ＩＣチップ以外の素子を採用することもできる。具体的には、第１の回路素子１２として、ＩＣチップ等の他にも、トランジスタチップ、ダイオード等の能動素子や、チップ抵抗、チップコンデンサ等の受動素子を採用することができる。更にまた、これらの能動素子および受動素子の複数個を、第１の導電パターン１１上に配置することも可能である。
【００４６】
第３工程：図９参照
本工程は、少なくとも第１の回路素子１２を被覆するように絶縁性樹脂１３でモールドすることにある。具体的には、第１の回路素子１２を被覆し、分離溝３２に充填されるように絶縁性樹脂１３でモールドすることにある。
【００４７】
本工程では、図９に示すように、絶縁性樹脂１３は第１の回路素子１２および複数の第１の導電パターン１１を完全に被覆し、分離溝３２には絶縁性樹脂１３が充填され、分離溝３２と嵌合して強固に結合する。そして絶縁性樹脂１３により第１の導電パターン１１が支持されている。また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００４８】
本工程の特徴は、絶縁性樹脂１３を被覆するまでは、第１の導電パターン１１となる導電箔３０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔３０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。また分離溝３２は、導電箔の厚みよりも浅く形成されているため、導電箔３０が第１の導電パターン１１として個々に分離されていない。従ってシート状の導電箔３０として一体で取り扱え、絶縁性樹脂１３をモールドする際、金型への搬送、金型への実装の作業が非常に容易になる特徴を有する。
【００４９】
第４工程：図１０参照
本工程は、第１の導電パターン１１が露出するように絶縁性樹脂１３に貫通孔２０を形成することにある。
【００５０】
本工程では、絶縁性樹脂１３の一部を穿削して貫通孔２０を形成することにより、第１の導電パターン１１Ｂの表面を露出させる。具体的には、レーザーで絶縁性樹脂１３の一部を取り除くことにより貫通孔２０を形成して、露出部２１を露出させる。ここで、レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁性樹脂１３を蒸発させた後、露出部２１に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
【００５１】
レーザーにより形成された貫通孔２０の平面的な形状は円形に形成される。また、貫通孔２０の平面的な断面の大きさは、貫通孔２０の底部に近い方が小さく形成される。
【００５２】
第５工程：図１１から図１４参照
本工程は、絶縁性樹脂１３の表面に第２の導電パターン１４を形成し、更に貫通孔２０の側面および底面に接続手段１５を形成することにある。
【００５３】
図１１を参照して、本工程では、電界メッキ法または無電界メッキ法により、絶縁性樹脂１３の上面、貫通孔２０の側面部および露出部２１に銅等の金属から成るメッキ膜を形成して、第２の導電パターン１４および接続手段１５を構成する。電界メッキ法によりメッキ膜を構成する場合は、導電箔３０の裏面を電極として用いる。図１１では、貫通孔２０の側面部および露出部２１にも、導電膜２４と同等の厚みを有するメッキ膜が形成されているが、貫通孔２０をメッキ材で埋め込むことも可能である。貫通孔２０を金属で埋め込む場合には、添加剤を加えられたメッキ液を使用し、このようなメッキは一般的にフィリングメッキと呼ばれている。
【００５４】
次に、図１２を参照して、絶縁性樹脂１３の上面に形成された導電膜２４の上部に所望の第２の導電パターン１４が形成されるように、レジスト３５を形成する。
【００５５】
次に、図１３を参照して、レジスト３５をマスクとして導電膜２４を選択的にエッチングすることにより、第２の導電パターン１４を形成する。更にここでは、マトリックス状に多数個が形成された各回路装置の境界線に対応する箇所の導電膜２４も除去される。また、エッチングが終了した後に、レジスト３５は剥離される。更にまた、この工程では、エッチングにより導電膜２４を形成すると同時にシールド層を形成してもよい。この場合は、絶縁性樹脂１３の上面に於いて、第２の導電パターン１４が形成されない残余部にシールド層を設ける。またシールド層を接続手段で第１の導電パターン１１Ｂと電気的に接続しても良い。
【００５６】
更にまた、導電箔３０裏面をマスク無しで全面的に除去することにより各第１の導電パターン１１を電気的に分離している。具体的には、導電箔３０の裏面を化学的および／または物理的に除き、第１の導電パターン１１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。実験では導電箔３０を全面ウェトエッチングし、分離溝３２から絶縁性樹脂１３を露出させている。その結果、第１の導電パターン１１Ａおよび第１の導電パターン１１Ｂとなって分離され、絶縁性樹脂１３に第１の導電パターン１１の裏面が露出する構造となる。
【００５７】
次に、図１４を参照して、外部電極１８が形成される箇所に開口部を形成して、絶縁性樹脂１３の裏面はソルダーレジスト１９が塗布される。この開口部３３は、露光および現像を行うことにより形成される。
【００５８】
第６工程：図１５および図１６参照
本工程は、第２の導電パターン１４に第２の回路素子２２を実装することにある。図１５を参照して、絶縁性樹脂１３の上面に形成された第２の導電パターン１４上に半田等のロウ材を介して第２の回路素子２２を固着する。第２の回路素子２２としては、チップ抵抗やチップコンデンサ等の受動部品を採用することができきる。更に、ＩＳＩ等の半導体素子を採用することも可能である。
【００５９】
次に図１６を参照して、ソルダーレジスト１９の開口部から露出する第１の導電パターン１１Ｂの裏面に外部電極１８を形成する。具体的には、スクリーン印刷等により開口部３３に半田等のロウ材を塗布し、融解させることにより、外部電極１８は形成される。
【００６０】
第７工程：図１７参照
本工程は、絶縁性樹脂１３をダイシングすることにより各回路装置に分離することにある。
【００６１】
本工程では、各回路装置１０の境界線に対応する箇所の絶縁性樹脂１３をダイシングすることにより、個別の回路装置に分離する。ダイシングライン３４に対応する箇所の導電箔３０は、裏面からの導電箔をエッチングする工程で除去されている。また、ダイシングライン３４に対応する箇所の第２の導電パターン１４も、エッチングにより除去されている。従って、本工程では、ダイシングを行うブレードは、絶縁性樹脂１３のみを切除するので、ブレードの摩耗を最小限に押さえることができる。
【００６２】
以上の工程で回路装置１０は製造され、図１または図２に示すような最終形状を得ることができる。
【００６３】
本発明の特徴は、絶縁性樹脂１３の上面に設けた第２の導電パターン１４と接続手段１５とを一括して形成することにある。具体的には、第２の導電パターン１４および接続手段１５は、一体化したメッキ膜であり、電界メッキ法または無電界メッキ法により形成される。従って、シールド層１４を形成することによる工程数の増加を極力抑えることができる。
【００６４】
更に、本発明の特徴は、レーザーを用いて絶縁性樹脂１３に貫通孔２０を形成することにある。具体的には、レーザーの出力を調節することにより、絶縁性樹脂１３のみを除去することが可能なので、レーザーによる除去を絶縁性樹脂１３と第１の導電パターン１１との界面でストップさせることができる。
【００６５】
なお、上記の説明では、レーザーを用いることにより貫通孔２０を形成したが、レーザー以外の方法でも貫通孔２０を形成することは可能である。具体的には、絶縁性樹脂１３をモールドする工程に於いて、絶縁性樹脂１３の上面に当接する金型に貫通孔２０の形状に対応した凸部を設ける。そして、凸部の先端部を導電パターンの表面に当接させながら絶縁性樹脂１３による封止をおこなうことで、この凸部の形状に対応した形状の貫通孔２０を形成することができる。
【００６６】
また、上記の説明では、接続手段１５は第２の導電パターン１４と共にメッキ法により形成されていたが、接続手段１４をＡｇペースト等の導電性ペーストで形成することも可能である。更に、接続手段１４および第２の導電パターン１４を両者共に導電性ペーストで形成することも可能である。
【００６７】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００６８】
第１に、全体を封止する絶縁性樹脂１３の上面に第２の導電パターン１４を設け、第２の導電パターン１４上に第２の回路素子２２を実装することにより、素子を３次元に実装することが可能となる。更に、回路装置１０は絶縁性樹脂１３の上面で全体が支持されており、実装基板を不要にして構成されているので、薄型・軽量のものとなっている。
【００６９】
第２に、絶縁性樹脂１３の上面に於いて、第２の導電パターン１４が設けられない箇所にシールド層１４Ａを設けることにより、外部からのノイズが装置内部に進入してしまうのを防止することができる。
【００７０】
第３に、第２の導電パターンと接続手段１５とは一体したメッキ膜で形成されているので、第２の導電パターンおよび接続手段を一括して形成することが可能となり、工数を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する断面図（Ａ）、平面図（Ｂ）、平面図（Ｃ）である。
【図２】本発明の回路装置を説明する平面図である。
【図３】本発明の回路モジュールを説明する断面図である。
【図４】本発明の回路装置の製造方法を説明する断面図である。
【図５】本発明の回路装置の製造方法を説明する断面図である。
【図６】本発明の回路装置の製造方法を説明する断面図である。
【図７】本発明の回路装置の製造方法を説明する断面図である。
【図８】本発明の回路装置の製造方法を説明する断面図である。
【図９】本発明の回路装置の製造方法を説明する断面図である。
【図１０】本発明の回路装置の製造方法を説明する断面図である。
【図１１】本発明の回路装置の製造方法を説明する断面図である。
【図１２】本発明の回路装置の製造方法を説明する断面図である。
【図１３】本発明の回路装置の製造方法を説明する断面図である。
【図１４】本発明の回路装置の製造方法を説明する断面図である。
【図１５】本発明の回路装置の製造方法を説明する断面図である。
【図１６】本発明の回路装置の製造方法を説明する断面図である。
【図１７】本発明の回路装置の製造方法を説明する断面図である。
【図１８】従来の回路装置を説明する断面図である。
【図１９】従来の回路装置を説明する断面図である。

Claims (14)

  1. 第１の回路素子が実装される第１の導電パターンと、
    少なくとも前記第１の回路素子および前記第１の導電パターンを被覆する絶縁性樹脂と、
    前記絶縁性樹脂の上面に設けた第２の導電パターンと、
    前記第１の導電パターンの表面が部分的に露出するように設けた貫通孔の底面および側面に設けられて前記第１の導電パターンと前記第２の導電パターンとを電気的に接続する接続手段と、
    前記第２の導電パターンに実装された第２の回路素子とを有することを特徴とする回路装置。
  2. 前記第１の導電パターンは単層の配線構造を有し、前記第１の導電パターンの裏面は前記絶縁性樹脂から露出することを特徴とする請求項１記載の回路装置。
  3. 前記第１の導電パターンおよび前記第２の導電パターンは銅等の金属から形成されることを特徴とする請求項１記載の回路装置。
  4. 前記第２の導電パターンと前記接続手段は、一体して同一材料で形成されることを特徴とする請求項１記載の回路装置。
  5. 前記第２の導電パターンと前記接続手段は、メッキ膜により形成されることを特徴とする請求項１記載の回路装置。
  6. 前記第２の回路素子は、チップ抵抗またはチップコンデンサであることを特徴とする請求項１記載の回路装置。
  7. 前記第２の導電パターンを設けていない前記絶縁性樹脂の上面にシールド層を設けることを特徴とする請求項１記載の回路装置。
  8. 前記シールド層と前記第１の導電パターンとを前記接続手段で電気的に接続することを特徴とする請求項７記載の回路装置。
  9. 第１の回路素子が実装される第１の導電パターンと、少なくとも前記第１の回路素子を被覆する絶縁性樹脂と、前記絶縁性樹脂の上面に設けた第２の導電パターンと、前記第１の導電パターンと前記第２の導電パターンとを電気的に接続する接続手段と、前記第１の導電パターンの裏面に設けた外部電極とを有する第１の回路装置と、
    前記第１の回路装置と同様の構成を有する第２の回路装置を有し、
    前記第１の回路装置が有する外部電極を介して、前記第２の回路装置の上部に前記第１の回路装置をスタック構造で固着することを特徴とする回路モジュール。
  10. 前記第１回路装置が有する第２の導電パターンには、第２の回路素子を固着することを特徴とする請求項９記載の回路モジュール。
  11. 第１の導電パターンを形成する工程と、
    前記第１の導電パターンに第１の回路素子を固着する工程と、
    少なくとも前記第１の回路素子を被覆するように絶縁性樹脂でモールドする工程と、
    前記第１の導電パターンが露出するように前記絶縁性樹脂に貫通孔を形成する工程と、
    前記絶縁性樹脂の表面に第２の導電パターンを形成し、更に前記貫通孔の側面および底面に接続手段を形成する工程と、
    前記第２の導電パターンに第２の回路素子を実装する工程と、
    前記絶縁性樹脂をダイシングすることにより各回路装置に分離する工程とを有することを特徴とする回路装置の製造方法。
  12. 前記貫通孔は、レーザーを用いて形成されることを特徴とする請求項１１記載の回路装置の製造方法。
  13. 前記第２の導電パターンおよび前記接続層は、メッキ法により形成されることを特徴とする請求項１１記載の回路装置の製造方法。
  14. 導電箔に分離溝を形成することにより、単層の前記第１の導電パターンを形成し、前記分離溝にも充填されるように前記絶縁性樹脂の充填を行い、前記絶縁性樹脂が露出するまで前記導電箔の裏面を除去することで各第１の導電パターンを電気的に分離することを特徴とする請求項１５記載の回路装置の製造方法。
JP2002322110A 2002-11-06 2002-11-06 回路装置、回路モジュールおよび回路装置の製造方法 Pending JP2004158595A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002322110A JP2004158595A (ja) 2002-11-06 2002-11-06 回路装置、回路モジュールおよび回路装置の製造方法
TW092128519A TWI228950B (en) 2002-11-06 2003-10-15 Circuit device, circuit module, and method for making a circuit device
KR1020030076179A KR100611291B1 (ko) 2002-11-06 2003-10-30 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US10/701,915 US20040124516A1 (en) 2002-11-06 2003-11-05 Circuit device, circuit module, and method for manufacturing circuit device
CNA2003101181631A CN1509134A (zh) 2002-11-06 2003-11-06 电路装置、电路模块及电路装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002322110A JP2004158595A (ja) 2002-11-06 2002-11-06 回路装置、回路モジュールおよび回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004158595A true JP2004158595A (ja) 2004-06-03

Family

ID=32652543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002322110A Pending JP2004158595A (ja) 2002-11-06 2002-11-06 回路装置、回路モジュールおよび回路装置の製造方法

Country Status (5)

Country Link
US (1) US20040124516A1 (ja)
JP (1) JP2004158595A (ja)
KR (1) KR100611291B1 (ja)
CN (1) CN1509134A (ja)
TW (1) TWI228950B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
US9418940B2 (en) 2007-04-26 2016-08-16 Cypress Semiconductor Corporation Structures and methods for stack type semiconductor packaging

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930377B1 (en) * 2002-12-04 2005-08-16 National Semiconductor Corporation Using adhesive materials as insulation coatings for leadless lead frame semiconductor packages
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP2005268404A (ja) * 2004-03-17 2005-09-29 Sanyo Electric Co Ltd 回路モジュール
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US7477811B1 (en) * 2008-03-25 2009-01-13 International Business Machines Corporation Method of forming a three-dimensional stacked optical device
US7480426B1 (en) * 2008-03-25 2009-01-20 International Business Machines Corporation Method of forming a three-dimensional stacked optical device
US8106520B2 (en) 2008-09-11 2012-01-31 Micron Technology, Inc. Signal delivery in stacked device
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8115260B2 (en) * 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
KR102123813B1 (ko) 2017-08-23 2020-06-18 스템코 주식회사 연성 회로 기판 및 그 제조 방법
CN111200902B (zh) * 2020-01-07 2021-06-29 深圳市江霖电子科技有限公司 三维陶瓷电路基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418940B2 (en) 2007-04-26 2016-08-16 Cypress Semiconductor Corporation Structures and methods for stack type semiconductor packaging
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール

Also Published As

Publication number Publication date
US20040124516A1 (en) 2004-07-01
KR20040040348A (ko) 2004-05-12
KR100611291B1 (ko) 2006-08-10
CN1509134A (zh) 2004-06-30
TWI228950B (en) 2005-03-01
TW200410605A (en) 2004-06-16

Similar Documents

Publication Publication Date Title
JP2004119863A (ja) 回路装置およびその製造方法
US7405486B2 (en) Circuit device
JP4093818B2 (ja) 半導体装置の製造方法
JPWO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
US20050212107A1 (en) Circuit device and manufacturing method thereof
JP2004158595A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
JPWO2008069260A1 (ja) 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
JP2004071899A (ja) 回路装置およびその製造方法
US10062649B2 (en) Package substrate
JP4073308B2 (ja) 回路装置の製造方法
JP3561683B2 (ja) 回路装置の製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP4183500B2 (ja) 回路装置およびその製造方法
JP2004254138A (ja) コンデンサマイクロホン
JP2007180445A (ja) 回路装置およびその製造方法
JP4166065B2 (ja) 回路装置の製造方法
JP2001250884A (ja) 回路装置の製造方法
JP2004165429A (ja) 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
JP2019197817A (ja) 半導体装置および半導体装置の製造方法
JP2005175509A (ja) 回路装置
US20230092639A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP4097486B2 (ja) 回路装置の製造方法
JP4166097B2 (ja) 混成集積回路装置
JP3778783B2 (ja) 回路装置およびその製造方法