JP4183500B2 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP4183500B2
JP4183500B2 JP2002371028A JP2002371028A JP4183500B2 JP 4183500 B2 JP4183500 B2 JP 4183500B2 JP 2002371028 A JP2002371028 A JP 2002371028A JP 2002371028 A JP2002371028 A JP 2002371028A JP 4183500 B2 JP4183500 B2 JP 4183500B2
Authority
JP
Japan
Prior art keywords
conductive pattern
circuit device
conductive
separation groove
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002371028A
Other languages
English (en)
Other versions
JP2004207278A (ja
Inventor
優助 五十嵐
宣久 高草木
純 坂野
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002371028A priority Critical patent/JP4183500B2/ja
Priority to TW92132371A priority patent/TWI234420B/zh
Priority to US10/733,730 priority patent/US6972477B2/en
Priority to CNB2003101202943A priority patent/CN100397641C/zh
Priority to KR20030090508A priority patent/KR100662687B1/ko
Publication of JP2004207278A publication Critical patent/JP2004207278A/ja
Application granted granted Critical
Publication of JP4183500B2 publication Critical patent/JP4183500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に、比較的薄い素子が実装される導電パターンを厚く形成し、厚みを有する回路素子が実装される導電パターンを薄く形成することにより、装置全体を薄くすることができる回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００４】
図１２は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここではガラスエポキシ基板６５にトランジスタチップＴが実装されたものとして説明していく。
【０００５】
このガラスエポキシ基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０と第２の裏面電極７１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極６７と第１の裏面電極７０が、第２の電極６８と第２の裏面電極７１が電気的に接続されている。またダイパッド６９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続され、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板６５に樹脂層７３が設けられている。
【０００６】
前記ＣＳＰ６６は、ガラスエポキシ基板６５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極７０、７１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【０００７】
しかしながら、上記したＣＳＰ６６は、ガラスエポキシ基板６５をインターポーザとして用いており、このことによりＣＳＰ６６の小型化および薄型化には限界があった。このことから図１３に示すような実装基板を不要にした回路装置８０が開発された（例えば、特許文献１を参照）。
【０００８】
図１３を参照して、回路装置８０は導電パターン８１と、導電パターン８１上に固着された回路素子８２と、回路素子８２と導電パターン８１とを電気的に接続する金属細線８４と、導電パターン８１の裏面を露出させて回路素子８２、回路素子８２および導電パターン８１を被覆する絶縁性樹脂８３とから構成されている。従って、回路装置８０は実装基板を不要にして構成されており、ＣＳＰ６６と比較すると、薄型且つ小型に形成されていた。
【０００９】
【特許文献１】
特開２００２−０７６２４６号公報（第７頁、第１図）
【００１０】
【発明が解決しようとする課題】
しかしながら、上記した回路装置８０では、導電パターン８１の厚みは一様に形成されていた。従って、厚みの異なる多種の回路素子８２を導電パターン８１上に固着した場合、厚みを有する回路素子８２が被覆されるように絶縁性樹脂８３も厚く形成される。従って、回路装置８０全体が厚く成ってしまい、回路装置の軽量化・小型化に限界がある問題があった。
【００１１】
また、装置の薄型化の為に、導電パターン８１を薄くすると、回路素子８２が発熱を伴う素子であった場合、過渡熱抵抗が大きく成ってしまう問題があった。
【００１２】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、比較的厚い回路素子が内蔵された場合でも回路装置全体の厚みの増加を抑制することができる回路装置およびその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の回路装置は、第１の分離溝で分離されると共にアイランドおよびボンディングパッドを構成する第１の導電パターンと、前記第１の導電パターンより薄く形成され且つ第２の分離溝により分離される第２の導電パターンと、前記アイランドに固着されて、金属細線を経由して前記ボンディングパッドと電気的に接続された半導体素子である第１の回路素子と、前記第１の導電パターンおよび前記第２の導電パターンの裏面が露出された状態で、前記第１の導電パターン、前記第２の導電パターンおよび前記第１の回路素子を被覆すると共に、前記第１の分離溝および前記第２の分離溝に充填された絶縁性樹脂とを備え、前記第１の分離溝の側部には、少なくとも１つの括れ部が設けられることを特徴とする。
【００１５】
本発明の回路装置の製造方法は、導電箔の上面に第１の耐エッチング材料を塗布する工程と、第１の導電パターンが形成される領域に前記第１の耐エッチング材料を残存させてエッチングを行うことにより、前記第１の導電パターンを分離する第１の分離溝を形成し、更に、第２の導電パターンが形成される領域の前記導電箔を一様に窪ませる工程と、前記第１の導電パターンの上面、前記第１の分離溝の側面および前記第２の導電パターンが形成される領域の前記導電箔の上面を第２の耐エッチング材料で被覆してエッチングを行うことにより、前記第１の分離溝を深く形成すると共に前記第１の分離溝の側部に括れ部を形成し、更に、前記第２の導電パターンを分離する第２の分離溝を形成する工程と、前記第１の導電パターンから成るアイランドに半導体素子を固着し、前記第１の導電パターンから成るボンディングパッドと前記半導体素子とを金属細線を介して電気的に接続する工程と、前記半導体素子を被覆して前記両分離溝に充填されるように絶縁性樹脂を形成する工程と、前記両分離溝に充填された絶縁性樹脂が露出するまで前記導電箔の裏面を除去する工程と、を具備することを特徴とする。
【００１６】
第１の導電パターンよりも第２の導電パターンを薄く形成し、第２の導電パターンに厚い回路素子を固着することにより、装置全体を薄く形成することができる。また、厚く形成される第１の導電パターンに発熱を伴う素子を固着することにより、過渡熱抵抗を小さくすることができる。
【００１７】
【発明の実施の形態】
（回路装置の構成を説明する第１の実施の形態）
図１を参照して、回路装置１０Ａは、厚く形成されて第１の分離溝１６Ａで分離される第１の導電パターン１１Ａと、第１の導電パターン１１Ａよりも薄く形成され且つ第２の分離溝１６Ｂで分離される第２の導電パターン１１Ｂと、第１の導電パターン１１Ａに固着される第１の回路素子１２Ａおよび第２の導電パターン１１Ｂに固着される第２の回路素子１２Ｂと、両導電パターン１１の裏面を露出させて回路素子１２および導電パターン１１を被覆し両分離溝１６に充填される絶縁性樹脂１３とを有する。このような構成を以下にて詳述する。図１（Ａ）は回路装置１０Ａの断面図であり、図１（Ｂ）はその平面図である。
【００１８】
第１の導電パターン１１Ａはロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。ここでは、第１の導電パターン１１Ａは裏面を露出させて絶縁性樹脂１３に埋め込まれた構造になっており、第１の分離溝１６Ａにより電気的に分離されている。第１の導電パターン１１Ａの厚みは、第２の導電パターン１１Ｂよりも厚く形成され、例えば１４０μｍ以上に形成されている。また、絶縁性樹脂１３から露出する第１の導電パターン１１Ａの裏面には半田等のロウ材から成る外部電極１５が設けられている。
【００１９】
更に、第１の分離溝１６Ａにより第１の導電パターン１１Ａは電気的に分離されている。そして、第１の分離溝１６Ａの側部には少なくとも１つの括れ部１７が設けられているので、第１の導電パターン１１Ａと絶縁性樹脂１３との密着は強固に成っている。ここでは、第１の導電パターン１１Ａは、上面に第１の回路素子が実装されるアイランドと、金属細線１４を介して第１の回路素子１２Ａと電気的に接続されるボンディングパッドを形成している。また、装置の裏面で外部電極１５が設けられない箇所は、レジスト１６で被覆されている。
【００２０】
第２の導電パターン１１Ｂは、前述した第１の導電パターン１１Ａと同一の材料から成り、第１の導電パターン１１Ａよりも薄く形成されている。更に、第１の導電パターン１１Ａの裏面と、第２の導電パターン１１Ｂの裏面とは、同一平面上にあるので、第１の導電パターン１１Ａの表面は、第２の導電パターン１１Ｂの表面よりも高く形成されている。ここでは、第２の導電パターン１１Ｂ上面に、厚みを有する第２の回路素子１２Ｂが固着されているが、更に、微細な配線部を構成することも可能である。また、第２の導電パターン１１Ｂの具体的な厚さは、例えば、５０μｍ程度である。更にまた、第１の導電パターン１１Ａと第２の導電パターン１１Ｂとは、配線部を介して電気的に接続されても良い。
【００２１】
第１の回路素子１２Ａは、ここでは半導体素子が採用され、フェイスアップで第１の導電パターン１１Ａから成るアイランド上に固着されている。そして、第１の回路素子１２Ａの電極と、第１の導電パターン１１Ａから成るボンディングパッドとは、金属細線１４を介して電気的に接続されている。上述したように、第１の導電パターン１１Ａは厚く形成されているので、第１の回路素子１２Ａが発熱を伴う素子（例えばパワー系の半導体素子）であっても、第１の導電パターン１１Ａがヒートシンクとして機能して過渡熱抵抗を低減することができる。また、第１の回路素子１２Ａとしては、具体的には、大電流系の半導体素子を採用することができる。大電流系の半導体素子の場合は、動作中に多くの熱を発生する。従って、このような大電流の半導体素子である第1の回路素子１２Ａの熱の放散を促進するために、厚い第1の導電パターンが優位となる。
【００２２】
第２の回路素子１２Ｂは、ここではチップ抵抗またはチップコンデンサ等の厚みを有するチップ部品が採用されており、半田等の導電性接着剤を介して第２の導電パターン１１Ｂに固着されている。特に、前述した第1の回路素子１２Ａとして大電流系の半導体素子を採用した場合、その近傍にノイズ対策としての大容量のコンデンサが必要となるが、大容量のコンデンサは一般的に背が高く形成される。従って、この様な背が高い大容量のコンデンサを、第1の導電パターン１１Ａよりも薄い第２の導電パターンに固着することにより、回路装置１０Ａ全体の厚さを薄くすることができる。
【００２３】
絶縁性樹脂１３は、第１の導電パターン１１Ａおよび第２の導電パターン１１Ｂの裏面を露出させて回路素子１２、金属細線１４および導電パターン１１を被覆している。絶縁性樹脂１３としては、熱硬化性樹脂または熱可塑性樹脂を全般的に採用することができる。また、各導電パターン１１を分離する分離溝１６には絶縁性樹脂１３が充填されている。更に、本発明の回路装置１０Ａは、絶縁性樹脂１３により全体が支持されている。
【００２４】
上記のように、厚みを異ならせた第１の導電パターン１１Ａおよび第２の導電パターン１１Ｂを有することのメリットを説明する。比較的に厚く形成された第１の導電パターン１１Ｂには薄い第１の回路素子１２Ａが固着され、第１の導電パターン１１Ａよりも薄く形成された第２の導電パターン１１Ｂには厚い回路素子１２Ｂが実装される。このことから、厚みが異なる多種の回路素子１２が回路装置１０Ａに内蔵される場合でも、厚い回路素子１２Ｂを薄く形成された第２の導電パターン１１Ｂに実装することにより、全体の厚みを押さえることができる。更に、第１の導電パターン１１Ａの高さと第１の回路素子１２Ａの高さを加算した高さが、第２の導電パターン１１Ｂの高さと第２の回路素子１２Ｂの高さを加算した高さと同程度になるように、両導電パターンの高さの差を調節することができる。このことから、それらを被覆する絶縁性樹脂１３の厚みを最小にすることができるので、装置全体の厚みを薄くすることができる。
【００２５】
第１の分離溝１６Ａは、複数回のエッチングにより第１の導電パターン１１Ａ間に形成され中間部には括れ部１７が形成されている。括れ部１７の横方向の幅は、第１の分離溝１６Ａの他の箇所よりも幅狭に形成されている。従って、括れ部１７に絶縁性樹脂１３が密着することにより、括れ部１７の側面は第１の導電パターン１１Ａの側面に対応しているので、第１の導電パターン１１Ａと絶縁性樹脂１３との密着強度を向上させることができる。上記のように第１の分離溝１６Ａは、導電パターン１１の材料である導電箔の同一箇所を複数回に渡りエッチングすることにより形成される。従って、第１の分離溝１６Ａの深さは、その幅よりも深く形成されている。また、括れ部１７は、第１の分離溝１１Ａの側面部全てに渡り連続的に形成されている。
【００２６】
ここでは、２回のエッチングにより第１の分離溝１６Ａが形成されているので、第１の分離溝１６Ａの深さはその幅の２倍程度に形成されている。更に多数回のエッチングにより第１の分離溝１６Ａを形成した場合は、その幅に対して深さを更に深くすることが可能である。また、第１の導電パターン１１Ａの厚みは第１の分離溝１６Ａの深さに対応しているので、本発明では、第１の分離溝１１Ａの幅よりも厚く形成された第１の導電パターン１１Ａを形成することができる。
【００２７】
図２を参照して、他の形態の回路装置１０Ｂの構成を説明する。回路装置１０Ｂは、厚く形成されて第１の分離溝１６Ａで分離される第１の導電パターン１１Ａと、第１の導電パターン１１Ａよりも薄く形成され且つ第２の分離溝１６Ｂで分離されて微細な配線を構成する第２の導電パターン１１Ｂと、第１の導電パターン１１Ａに固着される回路素子１２と、両導電パターン１１の裏面を露出させて回路素子１２および導電パターン１１を被覆し両分離溝１６に充填される絶縁性樹脂１３とを有する。
【００２８】
このような構成を有する回路装置１０Ｂと、図１を参照して説明した回路装置１０Ａとの違いは、第２の導電パターン１１Ｂが微細な配線を構成している点にある。具体的には、第２の導電パターン１１Ｂの厚さは５０μｍ程度に薄く形成することが可能であるので、エッチングにより微細な配線構造を実現することが可能となる。このことにより、発熱を伴う回路素子１２のヒートシンクとして機能するために厚く形成された第１の導電パターンと、微細な配線が形成された第２の導電パターン１１Ｂを同一の回路装置１０Ｂ内部に形成することができる。また、第１の導電パターン１１Ｂと導通させて第２の導電パターン１１Ｂを形成することも可能である。また、回路素子１２としては、図１に於ける第1の回路素子１２Ａと同様のものを採用することが可能である。
【００２９】
（回路装置の製造方法を説明する第２の実施の形態）
図３〜図１１を参照して回路装置１０の製造方法を説明する。本発明の回路装置の製造方法では、導電箔４０を用意して導電箔４０の表面に第１のレジストＰＲ１を塗布する工程と、第１の導電パターン１１Ａが形成される領域に第１のレジストＰＲ１を残存させてエッチングを行うことにより、第１の導電パターン１１Ａを分離する第１の分離溝１６Ａを形成し、更に、第２の導電パターンが形成される領域の導電箔４０を一様に窪ませる工程と、少なくとも第１の導電パターン１１Ａの上面および第２の導電パターン１１Ｂが形成される領域の導電箔４０の表面を第２のレジストＰＲ２で被覆してエッチングを行うことにより、第１の分離溝１１Ａを深く形成し、更に、第２の導電パターン１１Ｂを分離する第２の分離溝１６Ｂを形成する工程と、第１の導電パターン１１Ａおよび第２の導電パターン１１Ｂの両方またはいずれかに回路素子１２を固着する工程と、回路素子１２を被覆して前記両分離溝１６に充填されるように絶縁性樹脂１３を形成する工程と、両分離溝１６に充填された絶縁性樹脂１３が露出するまで導電箔４０の裏面を除去する工程とを具備する。上記各工程を以下にて詳述する。
【００３０】
本発明の第１の工程は、図３から図５に示すように、導電箔４０を用意して導電箔４０の表面に第１のレジストＰＲ１を塗布し、第１の導電パターン１１Ａが形成される領域に第１のレジストＰＲ１を残存させてエッチングを行うことにより、第１の導電パターン１１Ａを分離する第１の分離溝１６Ａを形成し、更に、第２の導電パターンが形成される領域の導電箔４０を一様に窪ませることにある。
【００３１】
本工程では、まず図３の如く、シート状の導電箔４０を用意する。この導電箔４０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましい。
【００３２】
続いて、図４を参照して、導電箔４０の表面に、耐エッチングマスクである第１のレジストＰＲ１を形成し、第１の導電パターン１１Ａとなる領域を除いた導電箔４０が露出するように第１のレジストＰＲ１をパターニングする。また、第２の導電パターン１１Ｂとなる領域が薄く形成されるように、この領域の導電箔４０の表面も露出する。
【００３３】
更に、図５を参照して、エッチングを行うことにより第１の分離溝１６Ａが形成される。エッチングにより形成された分離溝１６Ａの深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂１３との接着性が向上される。ここで使用するエッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。また、第２の導電パターン１１Ｂとなる領域の導電箔４０も、第１の分離溝１６Ａの深さと同程度にエッチングされ、その表面は、基本的には平坦に成る。
【００３４】
本発明の第２の工程は、図６から図８に示すように、少なくとも第１の導電パターン１１Ａの上面および第２の導電パターン１１Ｂが形成される領域の導電箔４０の表面を第２のレジストＰＲ２で被覆してエッチングを行うことにより、第１の分離溝１１Ａを深く形成し、更に、第２の導電パターン１１Ｂを分離する第２の分離溝１６Ｂを形成することにある。
【００３５】
先ず、図６を参照して、第１のレジストＰＲ１を剥離して除去した後に、第１の分離溝１６Ａの表面も含めて導電箔４０の表面に第２のレジストＰＲ２を形成する。
【００３６】
次に、図７（Ａ）を参照して、第２のレジストＰＲ２の露光および現像を行うことにより、第１の分離溝１６Ａの底部および、第２の導電パターン１１Ｂを分離する第２の分離溝１６Ｂとなる領域の導電箔４０の表面を露出させる。第１の分離溝１６Ａについては、その側辺の１部にも第２のレジスト１６ＰＲ２が付着される。
【００３７】
次に、図７（Ｂ）を参照して、第２のレジストＰＲ２から露出する導電箔４０をエッチングすることにより、第１の分離溝１６Ａを更に深くし、第２の分離溝１６Ｂを形成する。第２のレジストＰＲ２から露出した第１の分離溝１６Ａの底面からエッチングが等方性で進行することにより、第１の分離溝１６Ａは深く形成され、その深さ方向の中間部付近に括れ部１７が形成される。このように、複数回のエッチングにより第１の分離溝１６Ａを形成することにより、他の箇所よりも幅が狭く形成された括れ部１７を形成することができる。更に、一回のエッチングにより形成される分離溝と同等の幅で、深い分離溝を形成できる。従って、第１の分離溝１６Ａの幅を広げることなく、第１の導電パターン１１Ａを厚く形成することができる。
【００３８】
図８を参照して、本工程で第２の導電パターン１１Ｂにより微細な配線部を形成する方法について説明する。
【００３９】
先ず、図８（Ａ）を参照して、第１の分離溝１６Ａの底部および形成予定の第２の導電パターン１１Ｂを、第２のレジストＰＲ２で被覆する。ここでは、第２の導電パターン１１Ｂが微細な配線部を構成できるように、第２のレジストＰＲ２も微細に形成される。
【００４０】
次に、図８（Ｂ）を参照して、エッチングを行うことにより、第１の分離溝１６Ａを更に深くし、第２の分離溝１６Ｂを形成する。前述した第１の工程で、第２の導電パターン１１Ｂが形成される領域の導電箔４０は、薄く形成されているので、第２の導電パターン１１Ｂにより微細な配線部を構成することが可能となる。ここで、第２の導電パターン同士の間隔は、例えば５０μｍ程度にすることができる。
【００４１】
本発明の第３の工程は、図９に示すように、第１の導電パターン１１Ａおよび第２の導電パターン１１Ｂの両方またはいずれかに回路素子１２を固着することにある。
【００４２】
図９（Ａ）を参照して、ここでは、第１の導電パターン１１Ａおよび第２の導電パターン１１Ｂの両方に回路素子１２が実装される。好適には、厚く形成された第１の導電パターン１１Ａには薄い回路素子１２Ａが実装され、第１の導電パターン１１Ａよりも薄く形成された第２の導電パターンには厚い第２の回路素子１２Ｂが実装される。ここでは、第１の導電パターン１１Ａから成るアイランド上に半導体素子である第１の回路素子１２Ａがフェイスアップで固着されている。そして、第１の回路素子１２Ａ上面の電極と、ボンディングパッドである第１の導電パターン１１Ａとは、金属細線１４により電気的に接続されている。第２の回路素子１２Ｂは、ここではチップ抵抗やチップコンデンサ等のチップ部品であり、半田等のロウ材を介して第２の導電パターン１１Ｂに固着されている。ここで、第１の回路素子１２Ａとしては、例えば大電流系の半導体素子を採用することが可能である。また、第２の回路素子１２Ｂとしては、例えばチップコンデンサを採用することができる。
【００４３】
図９（Ｂ）を参照して、ここでは、第２の導電パターン１１Ｂは微細な配線部を構成しているので、第１の導電パターン１１Ａのみに回路素子１２が実装される。実装される回路素子１２の種類としては、上記した第１の回路素子１２Ａと同様のものを採用することができる。
【００４４】
本発明の第４の工程は、図１０に示すように、回路素子１２を被覆して前記両分離溝１６に充填されるように絶縁性樹脂１３を形成することにある。
【００４５】
図１０（Ａ）を参照して、絶縁性樹脂１３は回路素子１２および複数の導電パターン１１を被覆し、導電パターン１１間の分離溝１６には絶縁性樹脂１３が充填されて導電パターン１１側面の湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂１３により導電パターン１１が支持されている。
【００４６】
また、第１の分離溝１６には幅が狭く形成された括れ部１７が形成されているので、括れ部１７に絶縁性樹脂１３が密着することにより、絶縁性樹脂１３と導電パターン１１との密着は強固になる。また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００４７】
本工程の利点は、絶縁性樹脂１３を被覆するまでは、導電パターン１１となる導電箔４０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電路を形成しているが、本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００４８】
更に、厚い第２の回路素子１２Ａは、薄く形成された第２の導電パターン１１Ｂに固着されている。このことから、第２の回路素子１２Ｂの最上部と第１の回路素子１２Ａの最上部は同程度の高さに成っている。従って、厚い回路素子１２Ａを内蔵する場合でも、それを被覆する絶縁性樹脂１３の厚みが余分に増してしまうのを抑制することができる。
【００４９】
図１０（Ｂ）を参照して、ここでは、第２の導電パターン１１Ｂが微細な配線部を構成しており、第２の導電パターン１１Ｂを分離する第２の分離溝１６Ｂには絶縁性樹脂１３が充填されている。
【００５０】
本発明の第５の工程は、図１１に示すように、両分離溝１６に充填された絶縁性樹脂１３が露出するまで４０導電箔の裏面を除去することにある。
【００５１】
図１１（Ａ）を参照して、ここでは、第１および第２の分離溝１６Ａ、Ｂに充填された絶縁性樹脂１３が露出するまで導電箔４０の裏面を除去して、各導電パターン１１の分離を行う。本工程は、導電箔４０の裏面を化学的および／または物理的に除き、導電パターン１１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。第１の分離溝１６Ａは深く形成されているので、第１の導電パターン１１もここでは厚く形成することが可能となる。具体的には１５０μｍ程度以上に厚く形成することが可能である。
【００５２】
図１１（Ｂ）を参照して、ここでは、上記した方法と同じ方法で、微細な配線部を構成する第２の導電パターン１１Ｂが電気的に分離されている。第２の導電パターン１１Ｂが形成される領域の導電箔４０は、前述した第１の工程で充分に薄くされているので、微細な配線部を構成することができる。
【００５３】
本工程が終了した後に、導電パターン１１の裏面をレジスト１６で被覆し、所望の箇所に外部電極１５を形成する。また、マトリックス状に形成された各回路装置１０の境界部の絶縁性樹脂１３をダイシングすることにより、個別の回路装置１０に分割する。上記工程を経て、図１または図２に示すような回路装置１０が製造される。
【００５４】
【発明の効果】
本発明の回路装置によれば、厚みを有する第１の導電パターン１１Ａに薄い第１の回路素子１２Ｂを固着し、第１の導電パターン１１Ａよりも薄く形成される第２の導電パターン１１Ｂに厚い回路素子１２Ｂを実装する。このことで、導電パターン１１とその上面に固着される回路素子１２を加算したトータルの厚さを低減することができる。従って、回路装置１０全体の更なる薄型化を行うことができる。
【００５５】
更に、厚く形成された第１の導電パターン１１Ａに、パワー系の半導体素子等の発熱を伴う素子を実装することで、第１の導電パターン１１Ａがヒートシンクとして機能して過渡熱抵抗を低減させることができる。
【００５６】
更にまた、薄い第２の導電パターン１１Ｂにより微細な配線部を構成することができるので、ヒートシンクとして機能する第１の導電パターン１１Ａと、配線部を構成する第２の導電パターン１２Ｂとを有する回路装置１０Ｂを提供することができる。
【００５７】
本発明の回路装置の製造方法によれば、第１のレジストＰＲ２を用いて導電箔４０のエッチングを行うことで、第１の分離溝１６Ａを形成し、第２の導電パターン１１Ｂが形成予定の領域の導電箔４０を一様に薄くする。そして、第２のレジストＰＲ２を用いて再び導電箔４０をエッチングすることにより、第１の分離溝１６Ａを深くして、第２の分離溝１６Ａを形成している。従って、第１の分離溝１６Ａにより分離される厚い第１の導電パターン１１Ａと、第２の分離溝１６Ａにより分離される薄い第２の導電パターン１６Ｂを形成することができる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図２】本発明の回路装置を説明する断面図である。
【図３】本発明の回路装置の製造方法を説明する断面図である。
【図４】本発明の回路装置の製造方法を説明する断面図である。
【図５】本発明の回路装置の製造方法を説明する断面図である。
【図６】本発明の回路装置の製造方法を説明する断面図である。
【図７】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図８】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図９】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１０】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１１】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１２】従来の回路装置を説明する断面図である。
【図１３】従来の回路装置を説明する断面図である。
【符号の説明】
１０ 回路装置
１１Ａ 第１の導電パターン
１１Ｂ 第２の導電パターン
１２Ａ 第１の回路素子
１２Ｂ 第２の回路素子
１３ 絶縁性樹脂
１４ 金属細線
１６Ａ 第１の分離溝
１６Ｂ 第２の分離溝
１７ 括れ部

Claims (11)

  1. 第１の分離溝で分離されると共にアイランドおよびボンディングパッドを構成する第１の導電パターンと、
    前記第１の導電パターンより薄く形成され且つ第２の分離溝により分離される第２の導電パターンと、
    前記アイランドに固着されて、金属細線を経由して前記ボンディングパッドと電気的に接続された半導体素子である第１の回路素子と、
    前記第１の導電パターンおよび前記第２の導電パターンの裏面が露出された状態で、前記第１の導電パターン、前記第２の導電パターンおよび前記第１の回路素子を被覆すると共に、前記第１の分離溝および前記第２の分離溝に充填された絶縁性樹脂とを備え、
    前記第１の分離溝の側部には、少なくとも１つの括れ部が設けられることを特徴とする回路装置。
  2. 前記第１の導電パターンの上面は、前記第２の導電パターンの上面よりも高く形成されることを特徴とする請求項１記載の回路装置。
  3. 前記第２の導電パターンに接続される第２の回路素子を具備することを特徴とする請求項１記載の回路装置。
  4. 前記第１の回路素子よりも前記第２の回路素子が厚いことを特徴とする請求項３記載の回路装置。
  5. 前記第１の回路素子の高さと前記第１の導電パターンの高さとを加算した高さは、前記第２の回路素子の高さと前記第２の導電パターンの高さとを加算した高さと同等に形成されることを特徴とする請求項３記載の回路装置。
  6. 前記第１の回路素子は、パワー系の半導体素子であることを特徴とする請求項１記載の回路装置。
  7. 前記第２の回路素子は、チップコンデンサであることを特徴とする請求項３記載の回路装置。
  8. 前記第２の導電パターンにより、前記第１の導電パターンよりも微細な配線部が構成されることを特徴とする請求項１記載の回路装置。
  9. 導電箔の上面に第１の耐エッチング材料を塗布する工程と、
    第１の導電パターンが形成される領域に前記第１の耐エッチング材料を残存させてエッチングを行うことにより、前記第１の導電パターンを分離する第１の分離溝を形成し、更に、第２の導電パターンが形成される領域の前記導電箔を一様に窪ませる工程と、
    前記第１の導電パターンの上面、前記第１の分離溝の側面および前記第２の導電パターンが形成される領域の前記導電箔の上面を第２の耐エッチング材料で被覆してエッチングを行うことにより、前記第１の分離溝を深く形成すると共に前記第１の分離溝の側部に括れ部を形成し、更に、前記第２の導電パターンを分離する第２の分離溝を形成する工程と、
    前記第１の導電パターンから成るアイランドに半導体素子を固着し、前記第１の導電パターンから成るボンディングパッドと前記半導体素子とを金属細線を介して電気的に接続する工程と、
    前記半導体素子を被覆して前記両分離溝に充填されるように絶縁性樹脂を形成する工程と、
    前記両分離溝に充填された絶縁性樹脂が露出するまで前記導電箔の裏面を除去する工程と、を具備することを特徴とする回路装置の製造方法。
  10. 前記導電箔の裏面を除去する工程では、エッチングにより前記導電箔を除去することを特徴とする請求項９記載の回路装置の製造方法。
  11. 前記第１の耐エッチング材料および前記第２の耐エッチング材料は、レジストであることを特徴とする請求項９記載の回路装置の製造方法。
JP2002371028A 2002-12-20 2002-12-20 回路装置およびその製造方法 Expired - Fee Related JP4183500B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002371028A JP4183500B2 (ja) 2002-12-20 2002-12-20 回路装置およびその製造方法
TW92132371A TWI234420B (en) 2002-12-20 2003-11-19 Circuit device and manufacturing method thereof
US10/733,730 US6972477B2 (en) 2002-12-20 2003-12-11 Circuit device with conductive patterns separated by insulating resin-filled grooves
CNB2003101202943A CN100397641C (zh) 2002-12-20 2003-12-12 电路装置及其制造方法
KR20030090508A KR100662687B1 (ko) 2002-12-20 2003-12-12 회로 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002371028A JP4183500B2 (ja) 2002-12-20 2002-12-20 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004207278A JP2004207278A (ja) 2004-07-22
JP4183500B2 true JP4183500B2 (ja) 2008-11-19

Family

ID=32810025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002371028A Expired - Fee Related JP4183500B2 (ja) 2002-12-20 2002-12-20 回路装置およびその製造方法

Country Status (5)

Country Link
US (1) US6972477B2 (ja)
JP (1) JP4183500B2 (ja)
KR (1) KR100662687B1 (ja)
CN (1) CN100397641C (ja)
TW (1) TWI234420B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930377B1 (en) * 2002-12-04 2005-08-16 National Semiconductor Corporation Using adhesive materials as insulation coatings for leadless lead frame semiconductor packages
US20070176303A1 (en) * 2005-12-27 2007-08-02 Makoto Murai Circuit device
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
US7833649B2 (en) * 2007-04-11 2010-11-16 Eveready Battery Company, Inc. Battery fluid manager using shape memory alloy components with different actuation temperatures
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
JP2014164281A (ja) * 2013-02-28 2014-09-08 Fujifilm Corp 微細凹凸構造体の製造方法およびその方法により製造される微細凹凸構造体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306872A (en) * 1991-03-06 1994-04-26 International Business Machines Corporation Structures for electrically conductive decals filled with organic insulator material
JP2001250887A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP3639514B2 (ja) * 2000-09-04 2005-04-20 三洋電機株式会社 回路装置の製造方法
JP3561683B2 (ja) * 2000-09-04 2004-09-02 三洋電機株式会社 回路装置の製造方法
JP3600131B2 (ja) 2000-09-04 2004-12-08 三洋電機株式会社 回路装置の製造方法
JP2002237559A (ja) * 2001-02-09 2002-08-23 Sanyo Electric Co Ltd 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JP4761662B2 (ja) * 2001-07-17 2011-08-31 三洋電機株式会社 回路装置の製造方法

Also Published As

Publication number Publication date
US6972477B2 (en) 2005-12-06
KR20040055590A (ko) 2004-06-26
KR100662687B1 (ko) 2007-01-02
US20040159913A1 (en) 2004-08-19
CN100397641C (zh) 2008-06-25
CN1510750A (zh) 2004-07-07
JP2004207278A (ja) 2004-07-22
TWI234420B (en) 2005-06-11
TW200421947A (en) 2004-10-16

Similar Documents

Publication Publication Date Title
JP4143345B2 (ja) チップ積層型パッケージ素子及びその製造方法
US7405486B2 (en) Circuit device
JP4785139B2 (ja) 回路装置およびその製造方法
JP5882390B2 (ja) チップ／基板アセンブリを形成する方法
JP3879033B2 (ja) 積層型半導体パッケージ及びその製造方法
JP4353853B2 (ja) 回路装置の製造方法および板状体
US20040136123A1 (en) Circuit devices and method for manufacturing the same
US7420266B2 (en) Circuit device and manufacturing method thereof
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US7417309B2 (en) Circuit device and portable device with symmetrical arrangement
KR100662686B1 (ko) 회로 장치 및 그 제조 방법
JP4183500B2 (ja) 回路装置およびその製造方法
US20050263482A1 (en) Method of manufacturing circuit device
JP4073308B2 (ja) 回路装置の製造方法
JP2006156574A (ja) 回路装置およびその製造方法
JP2007180445A (ja) 回路装置およびその製造方法
JP3863816B2 (ja) 回路装置
JP4168494B2 (ja) 半導体装置の製造方法
KR100593763B1 (ko) 회로 장치
JP4166097B2 (ja) 混成集積回路装置
JP2006339233A (ja) 回路装置およびその製造方法
JP2006128515A (ja) 回路装置
JP3913622B2 (ja) 回路装置
US20030205793A1 (en) Wire-bonded chip on board package
KR100874047B1 (ko) 회로 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees