JP2006128515A - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP2006128515A
JP2006128515A JP2004317108A JP2004317108A JP2006128515A JP 2006128515 A JP2006128515 A JP 2006128515A JP 2004317108 A JP2004317108 A JP 2004317108A JP 2004317108 A JP2004317108 A JP 2004317108A JP 2006128515 A JP2006128515 A JP 2006128515A
Authority
JP
Japan
Prior art keywords
pad
circuit device
external electrode
coating resin
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004317108A
Other languages
English (en)
Inventor
Toshimichi Naruse
俊道 成瀬
Hajime Kobayashi
初 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004317108A priority Critical patent/JP2006128515A/ja
Publication of JP2006128515A publication Critical patent/JP2006128515A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】外部電極の接続構造が強化された回路装置を提供すること。
【解決手段】回路装置10Aでは、上層の第1の配線層22には、回路素子として半導体素子12A等が電気的に接続され、封止樹脂13により被覆されている。回路装置10Aの裏面には、第2の配線層23から成るパッド23Aが構成されている。パッド23Aの側面は、部分的に被覆樹脂16から露出し、パッド23Aの裏面および側面には、外部電極15が接触している。
【選択図】図1

Description

本発明は回路装置に関し、特に、外部接続用の電極を装置の下面に具備する回路装置に関するものである。
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、最近ではCSP(チップサイズパッケージ)と呼ばれる、チップのサイズと同等のウェハスケールCSPが開発されている。
図7(A)は、支持基板として基板65を採用した、チップサイズよりも若干大きいCSP66を示すものである。ここでは基板65にトランジスタチップTが実装されたものとして説明していく。
この基板65の表面には、第1の電極67、第2の電極68およびダイパッド69が形成され、裏面には第1の裏面電極70Aと第2の裏面電極70Bが形成されている。そしてスルーホールTHを介して、第1の電極67と第1の裏面電極70Aが接続されている。更にスルーホールTHを介して、第2の電極68と第2の裏面電極70Bが電気的に接続されている。
ダイパッド69にはトランジスタチップTが固着され、トランジスタのエミッタ電極と第1の電極67が金属細線72を介して接続される。更に、トランジスタのベース電極と第2の電極68が金属細線72を介して接続されている。トランジスタチップTを覆うように基板65に樹脂層73が設けられている。
また、上記したようなCSP等の回路装置では、外部との電気信号の授受を行うために、装置の裏面に半田等から成る外部電極76が形成される(例えば、下記特許文献1を参照。)。
図7(A)を参照して、基板65の裏面に形成される第1の裏面電極70Aおよび第2の裏面電極70Bには、外部電極76が形成されている。また、外部電極76を除外した領域の基板65の裏面は、レジスト74により被覆されている。
外部電極76の形状を規制する構造は、主に2つの構造がある。第1の構造は、solder mask defined(以下、SMD構造と称する)であり、第2の構造は、non solder mask defined(以下、NSMD構造と称する)である。
図7(B)を参照して、SMD構造では、レジスト74に設けた開口部75により、外部電極76の形状と位置が規制されている。この構造では、外部電極76が付着される裏面電極70がレジスト74により被覆され、裏面電極70と基板65との密着強度が補強されている。更に、裏面電極を大きく形成できる利点もある。
図7(C)を参照して、NSMD構造では、レジスト74に設けた開口部75は、裏面電極70よりも大きく形成される。従って、外部電極76は、裏面電極70の濡れ性によりその形状と位置が規制されている。この構造では、裏面電極70の側面も外部電極76により覆われるので、両者の接着強度が強固に成っている。
特開平11−274361号公報
しかしながら、図7(B)に示したSMD構造では、外部電極76が裏面電極70の裏面のみに付着していたので、両者の接着強度が弱い問題があった。更に、外部電極76と裏面電極70との接着力は、両者の界面の状態により低下してしまう恐れがあった。例えば、裏面電極70にメッキ膜が形成された場合、メッキ膜と外部電極76との密着強度が弱いために、外部電極76の接続信頼性が低下してしまう問題があった。
上記のことから、CSP66の使用状況下にて、外部電極76に引張応力が作用した場合、外部電極76と裏面電極70との境界から両者が分離してしまう問題があった。更には、レジスト74に設けた開口部75により外部電極76の形状が規制されるので、外部電極76の断面形状が括れてしまう問題があった。このように外部電極76が括れてしまうと、外部電極76の機械的強度が低下してしまう問題があった。
また、図7(C)に示したNSMD構造では、裏面電極70がレジスト74に被覆されていないために、裏面電極70と基板65との密着極度が弱い問題があった。従って、外部電極76に引張応力が作用すると、裏面電極70が基板65から剥離してしまう問題があった。
従って、本発明の主な目的は、外部電極の接続構造が強化された回路装置を提供することにある。
本発明の回路装置は、回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンと、前記パッドの側面を部分的に露出させて前記導電パターンを被覆する被覆樹脂とを具備することを特徴とする。
更に、本発明の回路装置では、本発明の回路装置は、前記パッドには外部電極が接続され、前記外部電極は、前記パッドの裏面および側辺に接触することを特徴とする。
更に、本発明の回路装置では、前記パッドから一体に外部に延在する突出部が、前記被覆樹脂により被覆されることを特徴とする。
更に本発明の回路装置では、複数個の前記突出部が、前記パッドの中心に対して対称な位置に設けられることを特徴とする。
本発明の回路装置は、回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンと、前記パッドを露出させて前記導電パターンを被覆する被覆樹脂とを具備し、前記パッドから一体に外部に延在する突出部が、前記被覆樹脂により被覆されることを特徴とする。
更に本発明の回路装置では、前記パッドには外部電極が接続され、前記外部電極は、前記被覆樹脂から露出する前記パッドおよび前記突出部に接触することを特徴とする。
更に本発明の回路装置では、複数個の前記突出部が、前記パッドの中心に対して対称な位置に設けられることを特徴とする。
本発明の回路装置に依れば、導電パターンを被覆する被覆樹脂から、パッドの側面が部分的に露出される。従って、パッドの側面に半田等の外部電極を付着させることが可能になり、外部電極とパッドとの接着強度が向上される。更に、パッドを含む導電パターンは被覆樹脂により被覆されている。従って、パッドの剥離も抑止された構造となっている。
更に本発明の回路装置に依れば、パッドから一体に延在する突出部が形成されており、この突出部が被覆樹脂により被覆されている。従って、突出部が被覆樹脂により被覆されることで、パッドの剥離が更に抑止された構造となっている。
図1を参照して、本形態の回路装置10Aの構成を説明する。図1(A)は回路装置10Aの断面図であり、図1(B)は回路装置10Aを裏面から見た平面図であり、図1(C)パッド23Aを拡大した斜視図である。
図1(A)および図1(B)を参照して、本形態の回路装置10Aは、多層の導電パターンが構成されている。また、上層の第1の配線層22には、回路素子として半導体素子12A等が電気的に接続され、封止樹脂13により被覆されている。回路装置10Aの裏面には、第2の配線層23から成るパッド23Aが構成されている。本形態では、パッド23Aの側面が部分的に被覆樹脂16から露出する構成と成っている。回路装置10Aを構成する構成要素を以下にて説明する。
本形態では、絶縁層21を介して積層された第1の配線層22および第2の配線層23により導電パターンが構成されている。第1の配線層22と、第2の配線層23とは、絶縁層21を貫通する接続部19により所望の箇所にて接続されている。ここでは、2層の配線構造が示されているが、3層以上の配線構造が形成されても良い。
第1の配線層22は、絶縁層21の上面に設けられた導電パターンであり、半導体素子12Aやチップ素子12B等の回路素子が電気的に接続されている。具体的には、半導体素子12等が固着されるダイパッド、金属細線14が接続されるボンディングパッド等が第1の配線層22により形成される。更には、これらを接続する配線を、第1の配線層22により構成しても良い。また、第1の配線層22の表面は、回路素子のボンディング性を向上させるために、金属被膜26により被覆されている。また、第1の配線層22は、回路素子が接続される箇所を除いて、樹脂材料により被覆されても良い。
第2の配線層23は、絶縁層21の下面に設けられた導電パターンであり、外部電極15が付着されるパッド23Aを形成している。また、接続部19とパッド23Aとを接続する配線23Dが構成されても良い。
更に、パッド23Aの表面は、メッキ膜から成る金属被膜26が形成される場合がある。金属被膜26が形成されることにより、パッド23Aと外部電極15との密着強度は低下する。そこで本形態では、外部電極15がパッド23Aの裏面および側面も被覆することで、両者が接触する面積を増大させて密着強度を向上させている。
上記した両配線層の材料としては、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択される。具体的には、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等を、配線層の材料として採用することができる。
回路素子としては、トランジスタ、ダイオード、ICチップ等の半導体素子12A、チップコンデンサ、チップ抵抗等のチップ素子12Bである。これらの回路素子は、固着材20を介して第1の配線層22の表面に固着される。また厚みが厚くはなるが、CSP、BGA等のフェイスダウンの半導体素子も実装できる。ここで、複数個の回路素子12から成るシステムが構成されてもよい。
封止樹脂13は半導体素子12A等の回路素子を被覆する働きを有し、熱硬化性樹脂または熱可塑性樹脂がその材料として採用される。
被覆樹脂16は、回路素子10Aの裏面を被覆するように形成されている。また、被覆樹脂16には開口部18が設けられ、この開口部18からはパッド23Aが露出している。パッド23Aおよび開口部18は、略円形に形成され、開口部18の方がパッド23Aよりも大きく形成されている。従って、パッド23Aの側面は被覆樹脂16により被覆されていない。
外部電極15は、半田等から成りパッド23Aの裏面に付着されている。本形態では、パッド23Aの裏面および側面が、外部電極15により覆われている。従って、パッド23Aと外部電極15とが接触する面積が大きいので、両者の接着力が向上されている。ここで、半田の他にも銀ペーストや銅ペースト等を外部電極15の材料として採用することもできる。更にまた、ここでは、外部電極15によるBGA(Ball Grid Array)が形成されているが、外部電極15を省いた構成でも良い。外部電極15が省かれた場合は、裏面に露出するパッド23AによるLGA(Land Grid Array)が形成される。
図1(B)を参照して、第2の配線層23から成るパッド23Aの形状を説明する。パッド23Aには、周囲に突出する突出部23Cが一体に設けられている。具体的には、パッド23Aは、被覆樹脂16に設けた開口部18よりも小さく形成されている。例えば、開口部18の径が0.5mmであるのに対し、パッド23Aの径は、0.4mm程度である。
更に、突出部23Cの形状は、パッド23Aの中心に対して対称な位置に設けられている。具体的には、図1(B)の上部に位置するパッド23Aを参照して、4つの突出部23Cは、パッド23Aの中心点に対して点対称に配置されている。このことにより、突出部23Cによる付着力の向上を最大にすることができる。また、下部に位置するパッド23Bを参照すると、上下方向に2つの突出部23Cが配置されている。
図1(C)を参照して、パッド23Aの構成を更に説明する。突出部23Cはパッド23Aに連続して外部に突出する部位であり、その先端部が被覆樹脂16により被覆されている。この図では、被覆樹脂16により被覆される部分の突出部23Cを点線で示している。具体的には、突出部23Cが周囲に突出する長さは、例えば2mm程度である。突出部23Cの付け根から1mm程度の部分は、開口部18から露出する。そして、突出部23Cの先端部分から1mm程度の部分は、被覆樹脂16により被覆される。このように突出部23Cが部分的に被覆樹脂により被覆されることにより、パッド23Aの剥離が防止されている。
図2を参照して、回路装置10Aが実装基板24に実装された構造を説明する。図2(A)は実装基板24に実装された回路装置10Aの断面図であり、図2(B)はパッド23Aが形成された領域の平面図である。
図2(A)を参照して、ここでは、リフロー工程により溶融された外部電極15を介して、実装基板24の表面に形成された導電路24Aに、回路装置10Aが実装されている。図示するように、パッド23Aの側面は、外部電極15により被覆されている。従って、外部電極15とパッド23Aとの接着強度が大きい。このことから、回路装置10Aと実装基板24との熱膨張係数が異なり、外部電極15に熱応力が作用した場合でも、外部電極15とパッド23Aとの剥離を抑止することができる。更に、実装基板24と回路装置10Aとの間に引張応力が作用した場合でも、外部電極15とパッド23Aとの剥離は抑止されている。
図2(B)を参照して、外部電極15は、パッド23Aの側面の裏面および側面を被覆するように形成されている。更に、開口部18に露出する突出部23Cの裏面および側面も、外部電極15により被覆されている。このように、外部電極15が、パッド23Aに加えて突出部23Cにも密着することにより、外部電極15とパッド23Aとの接着強度が向上されている。
更に、突出部23Cが設けられた領域では、外部電極15は被覆樹脂16に接触するが、この領域以外では外部電極15は被覆樹脂16に接触しない。従って、括れる部分が無い、滑らかな外形の外部電極15を得ることができる。また、括れ部が形成されたとしても、括れる部分が少ない形状の外部電極15を形成することができる。
図3を参照して、他の形態の回路装置10Bの構成を説明する。図3(A)は回路装置10Bの断面図であり、図3(C)は回路装置10Bを裏面から見た平面図である。
図3(A)および図3(B)を参照して、回路装置10Bでは、単層の導電パターン11が形成され、この導電パターン11に半導体素子12Aが電気的に接続されている。また、導電パターン11の裏面が露出された状態で、半導体素子12Aおよび導電パターン11が封止樹脂13により封止されている。
導電パターン11は裏面を露出させて封止樹脂13に埋め込まれた構造になっており、分離溝17により電気的に分離されている。導電パターン11はエッチングにより形成され、その側面は湾曲面に形成されている。
更に、導電パターン11は、中央部付近に配置されたダイパッド11Bと、ダイパッド11Bを囲むよう配置された複数個のボンディングパッド11Aとから成る。ダイパッド11Bの上面には、半田等の固着材20を介して、半導体素子12Aが固着されている。半導体素子12Aの表面に設けられた電極と、ボンディングパッド11Aとは、金属細線14を介して接続される。
ボンディングパッド11Aは、周囲に突出する突出部11Cが設けられており、突出部11Cの構成は、図1を参照して説明した回路装置10Aと同様である。
封止樹脂13から露出する導電パターン11の裏面には半田等のロウ材から成る外部電極15が設けられている。また、装置の裏面で外部電極15が設けられない箇所は、被覆樹脂16で被覆されている。
封止樹脂13は、導電パターン11の裏面を露出させて半導体素子12A、金属細線14および導電パターン11を被覆している。また、各導電パターン11を分離する分離溝17には封止樹脂13が充填されている。
図3(B)を参照して、ボンディングパッド11Aには、周辺部に向かって突出する突出部11Cが一体に形成されている。このことから、突出部11Cの側面も封止樹脂13により被覆されるので、ボンディングパッド11Aと封止樹脂13とが密着する面積が増大し、両者の密着強度が向上されている。
更に、突出部11Cの先端部は、被覆樹脂16により被覆されている。従って、熱応力または引張応力がボンディングパッド11Aに作用しても、ボンディングパッド11Aは封止樹脂13から剥離しづらい構造になっている。
図4を参照して、次に、本形態の回路装置10Aを用いた試験結果を説明する。ここでは、外部電極15に引張応力を加えることにより、本形態の効果を確認した。図4(A)は、本形態の回路装置10Aを裏面から見た平面図である。図4(B)は、比較例の回路装置10Cを裏面から見た平面図である。図4(C)は、押し込み試験の概要を示す断面図である。図4(D)は、この押し込み試験の結果を示すグラフである。
図4(A)を参照して、回路装置10Aの裏面には、マトリックス状にパッド23Aが形成されている。各パッド23Aは、被覆樹脂16に設けた開口部18から露出している。更に、各パッド23Aには、不図示の外部電極が付着されている。ここでは、最外周部に位置するパッド23Aに、突出部23Cを設けている。
図4(B)を参照して、回路装置10Cは、本形態の回路装置10Aの比較対象として用意された回路装置である。この回路装置10Cでは、パッド23Aに突出部23Cが形成されていない。回路装置10Cの他の構成は、回路装置10Aと同様である。
図4(C)を参照して、押し込み試験の具体的な方法を説明する。先ず、回路装置10Aは、実装基板24の下面に実装されている。具体的には、外部電極15を介して、回路装置10Aは実装基板24の下面に実装されている。更に、実装基板24の両端は、支持部25A、25Bにより指示されている。この状態で、実装基板24に、上方から荷重Fを加える。荷重Fが加えられた実装基板24は、下方に凸状に湾曲する。従って、回路装置10Aの周辺部に位置する外部電極15には、大きな引張応力が作用する。ここでは、外部電極15が破断するまで、荷重Fを増加させた。また、比較対象である回路装置10Cに付いても同様の試験を行った。
図4(D)のグラフを参照して、上記した内容の試験結果を説明する。この図に示すグラフの横軸は、荷重Fを加えることにより実装基板24が変形した押し込み量を示している。グラフの縦軸は、荷重Fによる押し込み力を示している。また、回路装置10Aおよび回路装置10Cの外部電極15が破断したポイントを、それぞれP1およびP2で示している。
破断点P1は、本形態の回路装置10Aが破断したポイントを示している。即ち、40N程度の押し込み力にて、回路装置10Aの周辺部に位置する外部電極15は破断した。また、この時の押し込み量は、2.5mm程度である。
破断点P2は、比較対象の回路装置10Cが破断したポイントを示している。即ち、20N程度の押し込み力にて、回路装置10Cの周辺部に位置する外部電極15が破断した。この時点での押し込み量は、1.5mm程度である。
上記の実験結果から、本願の回路装置10Aに設けられた外部電極15は、引張力に対して強い構造であることが判明した。これは、外部電極15がパッド23Aの裏面および側面を被覆しているので、両者の密着強度が強いためである。更に、パッド23Aの突出部23Cが、被覆樹脂16に被覆されることで、パッド23A自体の接着強度も向上されている。特に回路装置10Aの周辺部に於いては、強い引張力が作用する。従って、突出部23Cを有するパッド23Aの構成は、特にこのような領域に於いて有効である。
図5を参照して、次に、図1に示す回路装置10Aの製造方法を説明する。
図5(A)を参照して、先ず、絶縁層21を介して積層された導電箔をパターニングして、第1の配線層22および第2の配線層23を形成する。具体的には、所望の形状にパターニングされたレジストPRを介して、ウェットエッチングを行うことにより、第1の配線層22および第2の配線層23が得られる。この工程にて、図1(B)に示すような突出部23Cが設けられたパッド23Aが形成される。
図5(B)を参照して、次に、第1の配線層22の表面にメッキ膜から成る金属被膜26を形成する。この金属被膜26は、第1の配線層22のボンディング性を向上するために形成される。具体的には、下層から、銅メッキ膜、ニッケルメッキ膜および金メッキ膜が形成される。また、本工程により、第2の配線層23の表面に、金属被膜26を形成しても良い。このことにより、第2の配線層23の表面が酸化してしまうのを防止することができる。
図5(C)を参照して、次に、第1の配線層22に回路素子を電気的に接続する。ここでは、半導体素子12Aおよびチップ素子12Bが第1の配線層22に電気的に接続される。半導体素子12Aの電極と第1の配線層22とは、金属細線14を介して接続される。更に、半導体素子12Aおよびチップ素子12Bが被覆されるように封止樹脂13が形成される。また、第2の配線層23は、被覆樹脂16により被覆される。
図5(D)を参照して、次に、被覆樹脂16の露光および現像を行うことにより、開口部18を形成する。開口部18は、パッド23Aよりも大きく形成され、パッド23Aの側面は開口部18から露出する。また、パッド23Aと一体に形成される突出部23Cは、部分的に被覆樹脂16により被覆される。
図5(E)を参照して、次に、パッド23Aに外部電極15を付着する。本工程では、半田等のロウ材から成る外部電極15は、パッド23Aの裏面および側面を被覆している。従って、外部電極15とパッド23Aとの密着強度は強固になっている。上記の工程により、図1に示すような回路装置10Aが製造される。
図6を参照して、次に、図3に示した単層の配線構造を有する回路装置10Bの製造方法を説明する。
図6(A)を参照して、先ず、銅などの金属から成る導電箔40の表面に分離溝17を設けて、導電パターン11を凸状に形成する。ここでは、ボンディングパッド11Aおよびダイパッド11Bから成る導電パターン11が凸状になるように、分離溝17が形成される。分離溝17の形成は、パターニングされたレジストPRを介したウェットエッチングにより行われる。本工程にて、ボンディングパッド11Aは、図3に示すように突出部を有するように形成される。
図6(B)を参照して、次に、半導体素子12Aをダイパッド11Bに固着して、金属細線14を介して、半導体素子12Aとボンディングパッド11Aとを電気的に接続する。更に、半導体素子12Aが被覆されて分離溝17に充填されるように、封止樹脂13を形成する。
図6(C)を参照して、次に、分離溝17に充填された封止樹脂13が露出するまで、導電箔40を裏面から除去する。ここでは、ウェットエッチングにより、導電箔を裏面から除去する。
図6(D)を参照して、次に、露出する導電パターン11が被覆されるように被覆樹脂16を形成する。更に、封止樹脂16の露光および現像を行うことにより、ボンディングパッド11Aの裏面が露出されるように、開口部18を形成する。ここで、開口部18はボンディングパッド11Aよりも大きく形成される。更に、ボンディングパッド11Aと一体で形成される突出部11Cは、被覆樹脂16により被覆される。
図6(E)を参照して、次に、開口部18から露出するボンディングパッド11Aの裏面に、外部電極15を付着させる。以上の工程により、回路装置10Bが製造される。
本発明の回路装置を示す断面図(A)、平面図(B)、斜視図(C)である。 本発明の回路装置を示す断面図(A)、平面図(B)である。 本発明の回路装置の製造方法を示す断面図(A)、平面図(B)である。 本発明の回路装置を示す平面図(A)、比較例の回路装置を示す平面図(B)、押し込み試験の概要を示す断面図(C)、試験の結果を示すグラフ(D)である。 本発明の回路装置の製造方法を示す断面図(A)−(E)である。 本発明の回路装置の製造方法を示す断面図(A)−(E)である。 従来の回路装置を示す断面図(A)、拡大された断面図(B)、拡大された断面図(C)である。
符号の説明
10A 回路装置
10B 回路装置
11 導電パターン
11A ボンディングパッド
11B ダイパッド
12A 半導体素子
12B チップ素子
13 封止樹脂
14 金属細線
15 外部電極
16 被覆樹脂
17 分離溝
18 開口部
19 接続部
20 固着材
21 絶縁層
23A パッド
23C 突出部

Claims (7)

  1. 回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンと、前記パッドの側面を部分的に露出させて前記導電パターンを被覆する被覆樹脂とを具備することを特徴とする回路装置。
  2. 前記パッドには外部電極が接続され、
    前記外部電極は、前記パッドの裏面および側辺に接触することを特徴とする請求項1記載の回路装置。
  3. 前記パッドから一体に外部に延在する突出部が、前記被覆樹脂により被覆されることを特徴とする請求項1記載の回路装置。
  4. 複数個の前記突出部が、前記パッドの中心に対して対称な位置に設けられることを特徴とする請求項3記載の回路装置。
  5. 回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンと、前記パッドを露出させて前記導電パターンを被覆する被覆樹脂とを具備し、
    前記パッドから一体に外部に延在する突出部が、前記被覆樹脂により被覆されることを特徴とする回路装置。
  6. 前記パッドには外部電極が接続され、
    前記外部電極は、前記被覆樹脂から露出する前記パッドおよび前記突出部に接触することを特徴とする請求項5記載の回路装置。
  7. 複数個の前記突出部が、前記パッドの中心に対して対称な位置に設けられることを特徴とする請求項5記載の回路装置。







JP2004317108A 2004-10-29 2004-10-29 回路装置 Withdrawn JP2006128515A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004317108A JP2006128515A (ja) 2004-10-29 2004-10-29 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004317108A JP2006128515A (ja) 2004-10-29 2004-10-29 回路装置

Publications (1)

Publication Number Publication Date
JP2006128515A true JP2006128515A (ja) 2006-05-18

Family

ID=36722864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004317108A Withdrawn JP2006128515A (ja) 2004-10-29 2004-10-29 回路装置

Country Status (1)

Country Link
JP (1) JP2006128515A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2011254112A (ja) * 2011-09-15 2011-12-15 Renesas Electronics Corp 半導体パッケージ及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2011254112A (ja) * 2011-09-15 2011-12-15 Renesas Electronics Corp 半導体パッケージ及び半導体装置

Similar Documents

Publication Publication Date Title
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006060128A (ja) 半導体装置
JP2009164594A (ja) 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JPH10116935A (ja) 半導体装置及びその製造方法
JP2005317998A5 (ja)
US20050054187A1 (en) Method for forming ball pads of BGA substrate
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US7420129B2 (en) Semiconductor package including a semiconductor device, and method of manufacturing the same
JP2000138317A (ja) 半導体装置及びその製造方法
US20050017375A1 (en) Ball grid array package substrate and method for manufacturing the same
JP2008198916A (ja) 半導体装置及びその製造方法
JP4183500B2 (ja) 回路装置およびその製造方法
JP2006128515A (ja) 回路装置
JP4364181B2 (ja) 半導体装置の製造方法
JP4137981B2 (ja) 半導体装置の製造方法
JPH10284678A (ja) 半導体装置およびその製造方法
JP4168494B2 (ja) 半導体装置の製造方法
JP2006210796A (ja) 回路装置およびその製造方法
JP2970595B2 (ja) Bga型半導体装置
JPH09246416A (ja) 半導体装置
JP4454422B2 (ja) リードフレーム
KR100593763B1 (ko) 회로 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20071017

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090706