JP2970595B2 - Bga型半導体装置 - Google Patents

Bga型半導体装置

Info

Publication number
JP2970595B2
JP2970595B2 JP14958597A JP14958597A JP2970595B2 JP 2970595 B2 JP2970595 B2 JP 2970595B2 JP 14958597 A JP14958597 A JP 14958597A JP 14958597 A JP14958597 A JP 14958597A JP 2970595 B2 JP2970595 B2 JP 2970595B2
Authority
JP
Japan
Prior art keywords
external connection
pad
hole
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14958597A
Other languages
English (en)
Other versions
JPH10340969A (ja
Inventor
芳秋 真田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14958597A priority Critical patent/JP2970595B2/ja
Publication of JPH10340969A publication Critical patent/JPH10340969A/ja
Application granted granted Critical
Publication of JP2970595B2 publication Critical patent/JP2970595B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップとキ
ャリアテープとを積層し、ほとんど半導体チップ程度の
大きさで使用できるBGA(ボールグリッドアレイ)型
半導体装置に関する。
【0002】
【従来の技術】近年、電子部品の高密度実装化が進めら
れ、半導体装置の多ピン狭ピッチ化および小型化が求め
られている。この種の半導体装置の例として、特開平7
−321157号公報および特開平8−102474号
公報に記載されているような、半導体チップに接着剤付
きの可撓性フィルムを貼り合わせた、半導体チップサイ
ズと同等もしくはわずかに大きいサイズのパッケージ
(CSPともいう)がある。
【0003】以下に、図7〜9を参照してこの半導体装
置について説明する。図7は、従来の半導体装置の断面
図である。図8は、図7に示した半導体装置に用いられ
るキャリアテープの平面図であり、図9は図8に示した
キャリアテープのA−A線断面図である。
【0004】図7に示すように、この半導体装置はBG
A型半導体装置であり、表面にアルミニウム等の電極1
02が設けられた半導体チップ101と、半導体チップ
101の電極102が設けられた面に貼り付けられた、
可撓性を有するフィルムであるキャリアテープ104
と、半導体装置を実装用基板に実装するためにキャリア
テープ104に形成された半田ボール106とで構成さ
れる。
【0005】キャリアテープ104は、図8に示すよう
に、複数の外部接続用パッド112がマトリックス状に
配列されるとともに、外部接続用パッド112が配列さ
れた領域の外側には半導体チップ101の電極102と
の接続のための複数のインナーリード110が設けられ
ている。外部接続用パッド112とインナーリード11
0とは、外部接続用引き回し配線111によって接続さ
れている。
【0006】また、図9に示すように、キャリアテープ
104は、それぞれ絶縁性材料からなる接着剤107、
基材108およびカバーコート109が積層された構造
となっている。接着剤107は、キャリアテープ104
を半導体チップ101に貼り付けるための層である。基
材108は、キャリアテープ104のベースとなる層で
あり、ポリイミドなどが用いられる。上述したインナー
リード110、外部接続用引き回し配線111および外
部接続用パッド112は、この基材108上に形成され
る。カバーコート109は、外部接続用引き回し配線1
11が露出しないようにするために外部接続用引き回し
配線111を覆って基材108に形成された層である。
図7に示すように、半田ボール106は、外部接続用パ
ッド112上に形成される。
【0007】次に、上述した半導体装置の製造工程につ
いて、図10(a)〜(c)を参照して説明する。
【0008】まず、図10(a)に示すように、半導体
チップ101の電極102が設けられた面にキャリアテ
ープ104を載置した状態で、ボンディングツール11
7を用いて、電極102とインナーリード110とを接
続する。次いで、図10(b)に示すように、熱圧着ヘ
ッド118を用い、半導体チップ1とキャリアテープ1
04とを熱圧着することにより、半導体チップ101と
キャリアテープ104とを貼り合わせる。その後、図1
0(c)に示すように、キャリアテープ104の外部接
続用パッド112上に半田ボール106を形成する。半
田ボール106の形成方法としては、半田打ち抜き法に
より外部接続用パッド112に半田を転写し、加熱を行
って半田ボール106を形成する方法や、半田ボール1
06を外部接続用パッド112に直接乗せ、加熱して形
成する方法がある。最後に、キャリアテープ104を半
導体チップ101の外形に沿って切断し、図7に示した
ような半導体装置とする。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置では、CSPの特徴である小型化の
利点を生かすためのキャリアテープは、半導体チップに
搭載される領域内に、外部接続用パッドとインナーリー
ドとの接続のための引き回し配線、さらには、引き回し
配線や外部接続用パッドにメッキ処理を行う場合に必要
となるメッキ用引き出し配線が必要となる。そのため、
半導体チップの電極数の増加に伴ってこれらの配線の数
も多くなり、自ずから外部接続用パッドの直径の大きさ
も制限される。これにより半田ボールも直径が制限さ
れ、小さなものとなってしまう。
【0010】半田ボールの直径が小さくなると、半導体
装置を実装用基板に実装したときの接続強度が低いもの
となり、実装後に熱応力等の外部ストレスを受けた場合
に、外部接続用パッドと半田ボールとの界面でクラック
が発生し、電気的にオープンとなってしまうことがあ
る。また、実装の熱応力を緩和するために、半導体装置
と実装用基板との間に液状の樹脂を充填するが、半田ボ
ールの直径が小さくなるほど、半導体装置と実装用基板
との隙間が小さくなり、樹脂の充填が困難になる。さら
に、外部接続用パッドに半田ボールを形成する際、半田
ボールの直径が小さくなるほど、半田ボールが形成され
ない確率が高くなってしまう。
【0011】そこで本発明は、キャリアテープに設けら
れる配線の制約を受けにくくし、より大きな半田ボール
が形成可能なBGA型半導体装置を提供することを目的
とする。
【0012】
【課題を解決するための手段】上記目的を達成するため
本発明の第1のBGA型半導体装置は、表面に電極が設
けられた半導体チップと、前記半導体チップの表面に固
着され、前記電極と接続されるインナーリード、外部接
続用パッド、及び前記インナーリードと前記外部接続用
パッドとを接続する外部接続用引き回し配線が形成され
た基材上に、前記外部配線接続用引き回し配線を覆い且
つ前記外部接続用パッドを露出させる穴が形成されたカ
バーコートが積層されたキャリアテープと、前記カバー
コートの表面の前記穴の周囲に形成され、前記穴の内径
よりも大きな外径を有する拡張電極と、前記拡張電極上
に形成され、前記外部接続用パッドと接続された導電性
ボールとを有する。
【0013】上記の発明のBGA型半導体装置では、半
導体チップの電極は、キャリアテープ内の外部接続用引
き回し配線を介して外部接続用パッドと接続される。キ
ャリアテープのカバーコートには、外部接続用パッドを
露出させる穴が形成されており、この穴の部分に、BG
A型半導体装置を基板に実装させるための導電性ボール
を形成して、外部接続用パッドと導電性ボールとを接続
する。ここで、カバーコートの表面には、上記穴の周囲
に、穴の内径よりも大きな外径を有する拡張電極が形成
され、この拡張電極上に導電性ボールが形成されるの
で、導電性ボールの大きさは、外部接続用パッドや穴の
大きさに拘らず、拡張電極の外径によって決定される。
従って、外部接続用引き回し配線の制約を受けずに、よ
り大きな導電性ボールが形成される。上記拡張電極は、
外部接続用パッドと接触し且つ穴を塞いでカバーコート
の表面に形成されたものであってもよく、このように構
成することにより、外部接続用パッドと拡張電極とが直
接接触するため、拡張電極上に形成される導電性ボール
と外部接続用パッドとの接続がより確実なものとなる。
【0014】また、本発明の第2のBGA型半導体装置
は、表面に電極が設けられた半導体チップと、前記半導
体チップの表面に固着され、前記電極と接続されるイン
ナーリード、外部接続用パッド、及び前記インナーリー
ドと前記外部接続用パッドとを接続する外部接続用引き
回し配線が形成された基材上に、前記外部配線接続用引
き回し配線を覆い且つ前記外部接続用パッドを露出させ
る穴が形成されたカバーコートが積層されたキャリアテ
ープと、前記キャリアテープの表面に固着され、前記穴
に対応する位置にスルーホールが形成されたパッド拡張
用テープと、前記パッド拡張用テープの表面の前記スル
ーホールの周囲に形成され、前記スルーホールの内径よ
りも大きな外径を有する拡張電極と、前記拡張電極上に
形成され、前記外部接続用パッドと接続された導電性ボ
ールとを有する。
【0015】上記の第2の発明は、第1の発明に対して
キャリアテープの表面にパッド拡張用テープを固着した
ものであり、さらに、拡張電極をキャリアテープの表面
でなくパッド拡張用テープの表面に形成している。この
ようにパッド拡張用テープを設けても、第1の発明と同
様に、外部接続用引き回し配線の制約を受けずに、より
大きな導電性ボールが形成される。また、この場合、パ
ッド拡張用テープを、基材層と、パッド拡張用テープを
キャリアテープに固着させるための接着剤層との2層構
造とし、拡張電極を、基材層におけるスルーホールの内
周面、および基材層の表面および裏面のスルーホールの
周囲に形成してもよい。これにより、外部接続用パッド
と拡張電極との距離が小さくなり、導電性ボールを形成
する際の導電性ボールと外部接続用パッドとの接続が安
定する。
【0016】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0017】(第1の実施形態)図1は、本発明のBG
A型半導体装置の第1の実施形態の断面図である。
【0018】図1に示すように、本実施形態のBGA型
半導体装置は、表面にアルミニウム等の電極2が設けら
れた半導体チップ1と、半導体チップ1の電極2が設け
られた面に貼り付けられたキャリアテープ4と、キャリ
アテープ4の表面に貼り付けられたパッド拡張用テープ
5と、この半導体装置を実装用基板に実装するためにパ
ッド拡張用テープ5に形成された導電性ボールである半
田ボール6とで構成される。半導体チップ1の表面に
は、電極2が設けられた部分を除いて、半導体チップ1
の表面の保護のための保護膜3が設けられている。
【0019】キャリアテープ4は、図8および図9を用
いて説明した従来のキャリアテープと同様の、接着剤7
と、基材8と、カバーコート9との3層構造のテープで
あり、電極2と接続されるインナーリード10と、半田
ボール6と接続される外部接続用パッド12と、インナ
ーリード10と外部接続用パッド12とを接続する外部
接続用引き回し配線11とを有する。これらインナーリ
ード10、外部接続用引き出し配線11および外部接続
用パッド12は基材8上に形成され、インナーリード1
0および外部接続用パッド12のみが、カバーコート9
から露出している。インナーリード10は、電極2と対
応する位置に設けられ、外部接続用パッド12は、マト
リックス状に配列される。
【0020】ここで、パッド拡張用テープ5について、
図2および図3を参照しながら説明する。図2は、図1
に示したBGA型半導体装置に用いられるパッド拡張用
テープの平面図であり、図3は、図2に示したパッド拡
張用テープのB−B線断面図である。
【0021】パッド拡張用テープ5はキャリアテープ4
と同様の形態のテープであり、絶縁性および可撓性を有
する基材14と、熱可塑性または熱硬化性の接着剤13
との2層構造となっている。この接着剤13により、パ
ッド拡張用テープ5は、キャリアテープ4に貼り付けら
れる。パッド拡張用テープ5の貼り付けは、熱圧着法に
より行われる。
【0022】パッド拡張用テープ5には、半導体チップ
1の電極2に対応する位置に、電極2とインナーリード
10との接続の際に使用されるボンディングツール17
(図4(a)参照)のためのスルーホール5bが形成さ
れている。さらに、パッド拡張用テープ5には、キャリ
アテープ4の外部接続用パッド12と対応する位置に、
半田ボール6と外部接続用パッド12との接続のための
スルーホール5aが形成されている。
【0023】パッド拡張用テープ5の基材14の表面の
外部接続用パッド12と対応するスルーホール5aの周
囲、および基材部分におけるスルーホール5aの内周面
には、金または銅などからなる導電性を有する拡張電極
15が形成されている。拡張電極15の外径はスルーホ
ール5aの内径よりも大きい。半田ボール6は拡張電極
15上に形成され、スルーホール5a内を満たして外部
接続用パッド12と接続される。
【0024】以上説明したように、拡張電極15を有す
るパッド拡張用テープ5をキャリアテープ4の表面に貼
り付け、拡張電極15上に半田ボール6を形成すること
で、半導体チップ1の電極2の数が多くなるのに伴って
キャリアテープ4における外部接続用引き回し配線11
の数が増え、外部接続用パッド12の大きさが制限され
るような場合であっても、半田ボール6の形成に際して
はそのような制限を受けることはない。
【0025】従って、外部接続用パッド12の配列ピッ
チに応じて、より大きな半田ボール6を形成することが
できるようになる。その結果、半導体装置を実装用基板
に実装したときの、半田ボール6と実装用基板との接続
強度を十分に保つことができ、熱応力などの外部ストレ
スに強い信頼性の高い半導体装置を達成できる。また、
実装後の熱応力を緩和するために半導体装置と実装用基
板との間に液状の樹脂を充填する際にも、半導体装置と
実装用基板との隙間を大きく保てるので、樹脂の充填性
も良好となる。
【0026】次に、本実施形態の半導体装置の製造工程
について、図4(a)〜(c)を参照して説明する。
【0027】予め、キャリアテープ4とパッド拡張用テ
ープ5とを熱圧着により貼り合わせた一体テープ構造1
6を作っておき、図4(a)に示すように、半導体チッ
プ1の電極2が設けられた面に一体テープ構造16を載
置した状態で、ボンディングツール17を用いて、電極
2とインナーリード10とを接続する。
【0028】次いで、図4(b)に示すように、熱圧着
ヘッド18を用い、半導体チップ1とキャリアテープ4
とを熱圧着することにより、半導体チップ1とキャリア
テープ4とを貼り合わせる。
【0029】その後、図4(c)に示すように、パッド
拡張用テープ5の拡張電極15上に、スルーホール5a
を覆って半田ボール6を形成する。半田ボール6は、ス
ルーホール5aの直径よりも大きな外径を有する拡張電
極15上に形成されるので、スルーホール5aが小さい
場合であっても半田ボール6を良好に形成することがで
きる。半田ボール6の形成方法としては、半田打ち抜き
法により拡張電極15に半田を転写し、加熱を行って半
田ボール6を形成する方法を用いてもよいし、半田ボー
ル6を拡張電極15に直接乗せ、加熱して形成する方法
を用いてもよい。
【0030】最後に、一体テープ構造16を半導体チッ
プ1の外形に沿って切断し、図1に示したような、半導
体チップ1と同等もしくは僅かに大きいサイズの半導体
装置とする。
【0031】(第2の実施形態)図5は、本発明のBG
A型半導体装置の第2の実施形態の断面図である。
【0032】本実施形態では、拡張電極35が、パッド
拡張用テープ25の基材34の表面および基材部分にお
けるスルーホール25aの内周面だけでなく、接着剤3
3が設けられている面にも、基材34の表面と同様に形
成されている。接着剤33は、基材34に拡張用電極3
5を形成した後、基材34の裏面に設けられる。
【0033】その他の、半導体チップ21およびキャリ
アテープ24の構造、さらにはパッド拡張用テープ25
とキャリアテープ24と半導体チップ21との貼り合せ
手順や、電極22とインナーリード30との接続方法
や、拡張電極35への半田ボール26の形成方法は第1
の実施形態と同様でよいので、それらの説明は省略す
る。
【0034】このように拡張電極35を設けることで、
拡張電極35と外部接続用パッド32との距離が小さく
なるため、半田ボール26の形成時に、スルーホール2
5aの内部での半田の濡れ性が向上する。その結果、第
1の実施形態と比較して、半田ボール26を形成する際
に半田が外部接続用パッド32まで到達し易くなり、半
田ボール26と外部接続用パッド32との接続がより安
定する。
【0035】(第3の実施形態)図6は、本発明のBG
A型半導体装置の第3の実施形態の断面図である。
【0036】本実施形態では、上述した2つの実施形態
で用いたようなパッド拡張用テープは用いず、キャリア
テープ44に直接、拡張電極55を形成している。拡張
電極55は、キャリアテープ44の外部接続用パッド5
2を露出させる穴を塞ぎ、かつ、外部接続用パッド52
と接触して形成される。半田ボール46は、拡張電極5
5上に形成される。拡張電極55の直径は、上記の外部
接続用パッド52を露出させる穴の内径よりも大きい。
拡張電極55は、例えばアディティブ法により形成する
ことができる。
【0037】その他の、半導体チップ41およびキャリ
アテープ44の構造や、キャリアテープ44と半導体チ
ップ41との貼り合せ手順や、電極42とインナーリー
ド50との接続方法や、拡張電極55への半田ボール4
6の形成方法は第1の実施形態と同様でよいので、それ
らの説明は省略する。
【0038】このように、拡張電極55をキャリアテー
プ44に直接設けることで、上述した第1および第2の
実施形態と比較して、構造が簡単になる。また、拡張電
極55は外部接続用パッド52と接触しており、そのよ
うな拡張電極55上に半田ボール46が形成されるの
で、半田ボール46と外部接続用パッド52との接続が
さらに確実なものとなる。
【0039】
【発明の効果】以上説明したように本発明のBGA型半
導体装置は、半導体チップの電極と接続されるインナー
リード、外部接続用引き回し配線、および外部接続用パ
ッドが設けられたキャリアテープの表面に直接、または
キャリアテープ上に固着されたパッド拡張用テープの表
面に拡張電極が形成されているので、より大きな導電性
ボールを形成することができる。その結果、BGA半導
体装置を基板に実装した状態での、導電性ボールと基板
との接続強度を十分に保つことができる。また、実装後
の熱応力を緩和するために半導体装置と基板との間に液
状の樹脂を充填する場合にも、充填性が良好なものとす
ることができる。
【0040】特に、拡張電極をキャリアテープに形成す
る場合、外部接続用パッドと接続し且つカバーコートに
形成された穴を塞いで拡張電極を形成することで、導電
性ボールとパッドとの接続をさらに確実なものとするこ
とができる。また、パッド拡張用テープがキャリアテー
プの表面に固着された構成の場合、拡張電極を、拡張用
テープの基材層におけるスルーホールの内周面、および
基材層の表面および裏面のスルーホールの周囲に形成す
ることで、導電性ボールを形成する際の導電性ボールと
パッドとの接続を安定させることができる。
【図面の簡単な説明】
【図1】本発明のBGA型半導体装置の第1の実施形態
の断面図である。
【図2】図1に示したBGA型半導体装置に用いられる
パッド拡張用テープの平面図である。
【図3】図2に示したパッド拡張用テープのB−B線断
面図である。
【図4】図1に示した半導体装置の製造工程を説明する
ための断面図である。
【図5】本発明のBGA型半導体装置の第2の実施形態
の断面図である。
【図6】本発明のBGA型半導体装置の第3の実施形態
の断面図である。
【図7】従来の半導体装置の断面図である。
【図8】図7に示した半導体装置に用いられるキャリア
テープの平面図である。
【図9】図8に示したキャリアテープのA−A線断面図
である。
【図10】図7に示した半導体装置の製造工程を説明す
るための断面図である。
【符号の説明】
1,21,41 半導体チップ 2,22,42 電極 3 保護膜 4,24,44 キャリアテープ 5,25 パッド拡張用テープ 5a,5b,25a スルーホール 6,26,46 半田ボール 7,13,33 接着剤 8,14,34 基材 9 カバーコート 10,30,50 インナーリード 11 外部接続用引き回し配線 12,32,52 外部接続用パッド 15,35 拡張電極 16 一体テープ構造 17 ボンディングツール 18 熱圧着ヘッド

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面に電極が設けられた半導体チップ
    と、 前記半導体チップの表面に固着され、前記電極と接続さ
    れるインナーリード、外部接続用パッド、及び前記イン
    ナーリードと前記外部接続用パッドとを接続する外部接
    続用引き回し配線が形成された基材上に、前記外部配線
    接続用引き回し配線を覆い且つ前記外部接続用パッドを
    露出させる穴が形成されたカバーコートが積層されたキ
    ャリアテープと、 前記カバーコートの表面の前記穴の周囲に形成され、前
    記穴の内径よりも大きな外径を有する拡張電極と、 前記拡張電極上に形成され、前記外部接続用パッドと接
    続された導電性ボールとを有するBGA型半導体装置。
  2. 【請求項2】 前記拡張電極は、前記外部接続用パッド
    と接触し且つ前記穴を塞いで前記カバーコートの表面に
    形成されている請求項1に記載のBGA型半導体装置。
  3. 【請求項3】 表面に電極が設けられた半導体チップ
    と、 前記半導体チップの表面に固着され、前記電極と接続さ
    れるインナーリード、外部接続用パッド、及び前記イン
    ナーリードと前記外部接続用パッドとを接続する外部接
    続用引き回し配線が形成された基材上に、前記外部配線
    接続用引き回し配線を覆い且つ前記外部接続用パッドを
    露出させる穴が形成されたカバーコートが積層されたキ
    ャリアテープと、 前記キャリアテープの表面に固着され、前記穴に対応す
    る位置にスルーホールが形成されたパッド拡張用テープ
    と、 前記パッド拡張用テープの表面の前記スルーホールの周
    囲に形成され、前記スルーホールの内径よりも大きな外
    径を有する拡張電極と、 前記拡張電極上に形成され、前記外部接続用パッドと接
    続された導電性ボールとを有するBGA型半導体装置。
  4. 【請求項4】 前記パッド拡張用テープは、基材層と、
    前記パッド拡張用テープを前記キャリアテープに固着さ
    せるための接着剤層との2層構造であり、前記拡張電極
    は、前記基材層における前記スルーホールの内周面、お
    よび前記基材層の表面および裏面の前記スルーホールの
    周囲に形成されている請求項3に記載のBGA型半導体
    装置。
JP14958597A 1997-06-06 1997-06-06 Bga型半導体装置 Expired - Fee Related JP2970595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14958597A JP2970595B2 (ja) 1997-06-06 1997-06-06 Bga型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14958597A JP2970595B2 (ja) 1997-06-06 1997-06-06 Bga型半導体装置

Publications (2)

Publication Number Publication Date
JPH10340969A JPH10340969A (ja) 1998-12-22
JP2970595B2 true JP2970595B2 (ja) 1999-11-02

Family

ID=15478426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14958597A Expired - Fee Related JP2970595B2 (ja) 1997-06-06 1997-06-06 Bga型半導体装置

Country Status (1)

Country Link
JP (1) JP2970595B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
KR100462372B1 (ko) * 2001-02-07 2004-12-17 주식회사 칩팩코리아 칩 스케일 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JPH10340969A (ja) 1998-12-22

Similar Documents

Publication Publication Date Title
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JP3176542B2 (ja) 半導体装置及びその製造方法
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP2679681B2 (ja) 半導体装置、半導体装置用パッケージ及びその製造方法
JP2917868B2 (ja) 半導体装置およびその製造方法
JP4308608B2 (ja) 半導体装置
JP2003522401A (ja) 積層型集積回路パッケージ
JPH07169872A (ja) 半導体装置及びその製造方法
KR20020003305A (ko) 반도체 장치 및 그 제조 방법
JP2001077293A (ja) 半導体装置
JPH10223688A (ja) 半導体装置
US6037656A (en) Semiconductor integrated circuit device having short signal paths to terminals and process of fabrication thereof
JP2770820B2 (ja) 半導体装置の実装構造
JP2970595B2 (ja) Bga型半導体装置
JPH0864635A (ja) 半導体装置
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JPH08330356A (ja) 導体層付異方性導電シートおよびこれを用いた配線基板
JP2006210796A (ja) 回路装置およびその製造方法
JP3508478B2 (ja) 半導体装置の製造方法
JP3337911B2 (ja) 半導体装置及びその製造方法
JP3117688B2 (ja) 表面実装用の半導体パッケージ
JP2743156B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees