KR20020003305A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20020003305A
KR20020003305A KR1020010039668A KR20010039668A KR20020003305A KR 20020003305 A KR20020003305 A KR 20020003305A KR 1020010039668 A KR1020010039668 A KR 1020010039668A KR 20010039668 A KR20010039668 A KR 20010039668A KR 20020003305 A KR20020003305 A KR 20020003305A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
conductive pad
chip
mounting substrate
Prior art date
Application number
KR1020010039668A
Other languages
English (en)
Other versions
KR100427925B1 (ko
Inventor
고바야시유따까
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20020003305A publication Critical patent/KR20020003305A/ko
Application granted granted Critical
Publication of KR100427925B1 publication Critical patent/KR100427925B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

글래스 에폭시 기판의 표면에 랜드(land) 및 Cu 배선이 형성되고, 랜드 및 Cu 배선 상에 솔더 마스크가 형성되어 칩 탑재용 기판이 형성된다. 칩 탑재용 기판의 하면에는 굴곡이 있으며, 칩 탑재용 기판의 상면에 반도체 칩이 탑재된다. Cu 배선과 통하는 쓰루 홀이 솔더 마스크 상에 형성되어 Cu 배선이 노출된다. 열 압축 용접(thermal compression welding)에 의해 Cu 배선 상에 솔더 볼(solder ball)이 형성된다. 칩 탑재용 기판과 프린트 회로 보드 사이에 형성된 틈 내로 언더필재(underfill material)가 주입된다. 칩 탑재용 기판의 표면에 굴곡이 있기 때문에, 칩 탑재용 기판과 언더필재 사이의 첩촉 면적이 증가되어, 칩 탑재용 기판과 프린트 회로 보드 사이의 밀착력이 증가된다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이며, 특히 반도체 회로 보드에 반도체 칩이 실장되는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근에, 전자 회로의 박형화 및 기능의 향상에 따라, 전자 장치가 고도로 집적되고 있으며, 다수의 단자를 가진 반도체 칩이 패키징되고 있다. 따라서, 전자 회로에 사용되는 반도체 칩 패키지가 소형화되고 다수의 핀(pin)이 필요하게 된다. 이러한 경향에 따라, 볼 그리드 어레이 패키지(ball grid array package; BGA), 칩 스케일 패키지(chip scale package; CSP), 베어 칩 패키지(bare chip package)(플립 칩 패키지, FC) 등의 에리어 어레이(area arrey)형 패키지에 의해, 반도체 칩이 프린트 회로 보드에 실장된다.
도 1은 상술한 반도체 칩 패키지 구조의 전형적인 예를 나타내고 있다. 도 1의 패키지에서, 와이어 본딩에 의해 반도체 칩(100)이 탑재된 칩 탑재용 기판(103)은 CSP에 의해 프린트 회로 보드(104)에 실장되며, 여기서, 칩 탑재용 기판(103)은 세라믹, 폴리이미드 등으로 이루어진 절연 기판(101)과 도체 배선(102)을 포함한다.
전술한 구조를 갖는 패키지에서, 칩 탑재용 기판(103)과 프린트 회로 보드(104) 사이의 열 팽창 계수 차이에 의한 응력과 낙하에 의한 충격을 흡수하여 솔더 접합부의 신뢰성을 확보하기 위해, 칩 탑재용 기판(103)과 프린트 회로 보드(104) 사이에 형성된 틈에 언더필재가 충진된다.
그런데, 언데필재(105)에 이물 등이 혼입되거나 장시간 언더필재에 충격이 가해지면, 언더필재(105)의 밀착력이 저하되어, 칩 탑재용 기판(103) 또는 프린트회로 보드(104)의 표면으로부터 언더필재가 박리될 수 있다.
칩 탑재용 기판(103) 및 프린트 회로 보드(104)로부터 언더필재(105)가 박리되면, 솔더 볼(106)의 접합부에 응력이 집중되기 때문에, 칩 탑재용 기판(103)과 프린트 회로 기판(104)의 표면에 각각 형성된 패드(107, 108)에 크랙이 발생되고, 접합부는 단선된다. 전술한 바와 같이, 언더필재(105)의 밀착력의 저하로 인해 반도체 장치의 신뢰성이 저하된다.
일본 특허 출원 공개 공보 소63-94646에는, 칩 탑재용 기판과 기초 기판 사이의 밀착력을 증가시키기 위한 수단으로서, 반도체 칩을 밀봉하기 위한 밀봉 수지와 칩 탑재용 기판의 소정 부분에 각각 요철부가 제공되어 있는 전자 장치가 개시되어 있다. 즉, 전술한 반도체 장치에는, 반도체 칩을 피복하기 위한 밀봉 수지 상에 그리고 칩 탑재용 기판 상에 오목부와 볼록부가 교대로 형성되며, 반도체 칩이 탑재된 칩 탑재용 기판은 기초 기판에 형성된 공동(cavity) 내에 매립된다. 따라서, 전술한 기술은 에리어 어레이형 패키지에는 적용될 수 없다.
패드에 요철부를 제공함으로써 본딩 와이어의 단선이 방지되는 반도체 장치느 일본 특허 제2973988호에 개시되고 있지만, 이러한 기술에 따라 언더필재의 박리가 방지되지는 않는다.
리드 프레임 상에 탑재된 반도체 칩이 프린트 회로 보드로 실장되는 반도체 장치에서는, 프린트 회로 보드의 패드와 리드 프레임 간에 열 팽창 계수 차이가 있기 때문에, 열 쇼크(thermal shock)에 의한 충격으로 인해 그 접촉면에서 프린트 회로 보드로부터 리드 프레임이 박리될 수 있다.
따라서, 본 발명의 한 목적은, 칩 탑재용 기판 또는 리드 프레임이 프린트 회로 보드에 확실히 밀착되는 반도체 장치와 그 제조 방법을 제공하는 것이다.
본 발명은 다른 목적은, 전자 회로 동작의 신뢰성이 높은 반도체 장치와 그 제조 방법을 제공하는 것이다.
본 발명의 제1 관점에 따른 반도체 장치는:
반도체 칩,
상기 반도체 칩이 상면에 탑재되며, 상기 반도체 칩과 전기적으로 접속된 제1 도전성 패드가 하면에 형성되어 있는 칩 탑재용 기판,
상기 제1 도전성 패드 상에 형성된 솔더 볼(solder ball),
상기 솔더 볼과 접속된 제2 도전성 패드가 형성되어 있는 프린트 회로 보드, 및
상기 칩 탑재용 기판과 상기 프린트 회로 보드 사이에 형성된 틈 내로 주입된 언더필재
를 포함하며,
여기서, 칩 탑재용 기판과 상기 프린트 회로 보드 중 적어도 하나에 있어서, 언더필재와 접하는 면에 요철부가 형성된다.
전술한 구성에 따르면, 칩 탑재용 기판과 언더필재 간의 접촉 면적이 증가되기 때문에, 칩 탑재용 기판과 언더필재 간의 밀착력이 증가된다. 따라서, 언더필재로부터 칩 탑재용 기판이 박리되기 어렵게 되고, 칩 탑재용 기판과 프린트 회로보드 간의 밀착력이 증가된다. 또한, 칩 탑재용 기판과 프린트 회로 보드 간의 밀착력이 증가되기 때문에, 솔더 볼과 패드 간의 단선(disconnection)이 발생되기 어렵게 된다. 따라서, 전자 회로 동작의 신뢰성이 높은 반도체 장치를 얻을 수 있게 된다.
상기 요철부는 상기 제1 도전성 패드 또는 상기 제2 도전성 패드 상에 선택적으로 형성될 수 있다.
또한, 상기 요철부는 슬릿(slit) 형상 또는 딤플(dimple) 형상일 수 있다.
본 발명의 제2 관점에 따른 반도체 장치는:
반도체 칩,
상기 반도체 칩이 탑재되며, 상기 반도체 칩과 전기적으로 접속된 리드 프레임, 및
상기 리드 프레임이 접속된 제3 도전성 패드가 형성되어 있는 프린트 회로 보드
를 포함하며,
상기 리드 프레임과 상기 프린트 회로 보드 중 적어도 하나에 있어서, 다른 한쪽과의 접촉면에 요철부가 형성된다.
전술한 구성에 따르면, 프린트 회로 보드와 리드 프레임 사이의 접촉 면적이 증가되기 때문에, 프린트 회로 보드로부터 리드 프레임이 박리되기 어렵게 되고, 리드 프레임과 프린트 회로 보드 간의 밀착력이 증가된다. 또한, 리드 프레임과 프린트 회로 보드 간의 밀착력이 증가되기 때문에, 리드 프레임과 프린트 회로 보드 산의 접합부는 단선되기 어렵게 된다. 따라서, 전자 회로 동작의 신뢰성이 높은 반도체 장치를 얻을 수 있게 된다.
본 발명의 제3 관점에 따른 반도체 장치를 제조 방법은:
칩 탑재용 기판의 하면에 제4 도전성 패드를 형성하는 단계,
상기 칩 탑재용 기판의 상기 하면에 요철부를 형성하는 단계,
상기 칩 탑재용 기판의 상면에 반도체 칩을 탑재하는 단계,
상기 반도체 칩을 상기 제4 도전성 패드와 전기적으로 접속시키는 단계,
상기 제4 도전성 패드 상에 솔더 볼을 형성하는 단계,
상기 프린트 회로 보드 상에 형성된 제5 도전성 패드와 솔더 볼을 접속시킴으로써, 상기 칩 탑재용 기판을 프린트 회로 보드에 실장하는 단계, 및
상기 칩 탑재용 기판과 상기 프린트 회로 보드 사이에 형성된 틈 내로 언더필재를 주입하는 단계
를 포함한다.
전술한 구성에 따르면, 칩 탑재용 기판과 언더필재 사이의 접촉 면적이 증가되기 때문에, 칩 탑재용 기판과 언더필재 간의 밀착력이 증가된다. 따라서, 칩 탑재용 기판이 언더필재로부터 박리되기 어렵게 되고, 칩 탑재용 기판과 프린트 회로 보드 간의 밀착력이 증가된다. 또한, 칩 탑재용 기판과 프린트 회로 보드 간의 밀착력이 증가되기 때문에, 솔더 볼과 패드 간의 단선이 발생되기 어렵게 된다. 따라서, 전자 회로 동작의 신뢰성이 높은 반도체 장치를 얻을 수 있게 된다.
상기 칩 탑재용 기판의 상기 하면 상에 상기 요철부를 형성하는 상기 단계는, 상기 제4 도전성 패드 상에 선택적으로 요철부를 형성하는 단계를 포함할 수 있다.
본 발명의 제4 관점에 따른 반도체 장치 제조 방법은:
칩 탑재용 기판의 하면에 제6 도전성 패드를 형성하는 단계,
상기 칩 탑재용 기판의 상면에 반도체 칩을 탑재하는 단계,
상기 반도체 칩을 상기 제6 도전성 패드와 전기적으로 접속시키는 단계,
상기 제6 도전성 패드 상에 솔더 볼을 형성하는 단계,
제7 도전성 패드가 형성되어 있는 프린트 회로 보드의 표면에 요철부를 형성하는 단계,
상기 프린트 회로 보드 상에 형성된 상기 제7 도전성 패드와 솔더 볼을 접속시킴으로써, 상기 칩 탑재용 기판을 프린트 회로 보드에 실장하는 단계, 및
상기 칩 탑재용 기판과 상기 프린트 회로 보드 사이에 형성된 틈 내로 언더필재를 주입하는 단계
를 포함한다.
전술한 구성에 따르면, 프린트 회로 보드와 언더필재 사이의 접촉 면적이 증가되기 때문에, 프린트 회로 보드와 언더필재 간의 밀착력이 증가된다. 따라서, 프린트 회로 보드로부터 언더필재가 박리되기 어렵게 되고, 칩 탑재용 기판과 프린트 회로 보드 간의 밀착력이 증가된다. 또한, 칩 탑재용 기판과 프린트 회로 보드 간의 밀착력이 증가되기 때문에, 솔더 볼과 패드 간의 단선이 발생되기 어렵게 된다. 따라서, 전자 회로 동작의 신뢰성이 높은 반도체 장치를 얻을 수 있게 된다.
상기 프린트 회로 보드의 상기 표면 상에 상기 요철부를 형성하는 상기 단계는, 상기 제7 도전성 패드 상에 선택적으로 요철부를 형성하는 단계를 포함할 수 있다.
본 발명의 제5 관점에 따른 반도체 장치 제조 방법은:
칩 탑재용 기판의 하면에 제8 도전성 패드를 형성하는 단계,
상기 칩 탑재용 기판의 하면에 제1 요철부를 형성하는 단계,
상기 칩 탑재용 기판의 상면에 반도체 칩을 탑재하는 단계,
상기 반도체 칩을 상기 제8 도전성 패드와 전기적으로 접속시키는 단계,
상기 제8 도전성 패드 상에 솔더 볼을 형성하는 단계,
제9 도전성 패드가 형성되어 있는 프린트 회로 보드의 표면에 제2 요철부를 형성하는 단계,
상기 제9 도전성 패드와 솔더 볼을 접속시킴으로써, 상기 칩 탑재용 기판을 상기 프린트 회로 보드에 실장하는 단계, 및
상기 칩 탑재용 기판과 상기 프린트 회로 보드 사이에 형성된 틈 내로 언더필재를 주입하는 단계
를 포함한다.
전술한 구성에 따르면, 칩 탑재용 기판과 언더필재 사이의 접촉 면적이 증가되기 때문에, 이들 간의 밀착력이 증가된다. 유사하게, 프린트 회로 보드와 언더필재 간의 접촉 면적이 증가되기 때문에, 이들 간의 밀착력이 또한 증가된다. 따라서, 칩 탑재용 기판과 프린트 회로 보드로부터 언더필재가 박리되기 어렵게 되고, 칩 탑재용 기판과 프린트 회로 보드 간의 밀착력이 증가된다. 또한, 칩 탑재용 기판과 프린트 회로 보드 간의 밀착력이 증가되기 때문에, 솔더 볼과 패드 간의 단선이 발생되기 어렵게 된다. 그 결과, 전자 회로 동작의 신뢰성이 높은 반도체 장치를 얻을 수 있게 된다.
상기 제1 요철부를 형성하는 상기 단계는, 상기 제8 도전성 패드의 표면에 선택적으로 요철부를 형성하는 단계를 포함할 수 있으며,
상기 제2 요철부를 형성하는 상기 단계는, 상기 제9 도전성 패드의 표면에 선택적으로 요철을 형성하는 단계를 포함할 수 있다.
본 발명의 제6 관점에 따른 반도체 장치 제조 방법은:
리드 프레임의 소정 부분에 요철부를 형성하는 단계,
상기 리드 프레임 상에 반도체 기판을 탑재하는 단계,
상기 반도체 칩을 상기 리드 프레임에 전기적으로 접속시키는 단계, 및
상기 리드 프레임 상에 형성된 상기 요철부를 상기 프린트 회로 보드 상에 형성된 제10 도전성 패드와 접촉시킴으로써, 상기 반도체 칩이 탑재되어 있는 상기 리드 프레임을 프린트 회로 보드에 실장하는 단계
를 포함한다.
전술한 구성에 따르면, 리드 프레임과 프린트 회로 보드 사이의 접촉 면적이 증가되기 때문에, 프린트 회로 보드로부터 리드 프레임이 박리되기 어렵게 되고, 리드 프레임과 프린트 회로 보드 간의 밀착력이 증가된다. 또한, 리드 프레임과 프린트 회로 보드 간의 밀착력이 증가되기 때문에, 리드 프레임과 프린트 회로 보드 간의 접합부의 단선이 발생되기 어렵게 된다. 따라서, 전자 회로 동작의 신뢰성이 높은 반도체 장치를 얻을 수 있게 된다.
본 발명의 제7 관점에 따른 반도체 장치 제조 방법은:
리드 프레임 상에 반도체 칩을 탑재하는 단계,
프린트 회로 보드 상에 형성된 제11 도전성 패드의 표면에 요철부를 형성하는 단계, 및
상기 요철부가 형성되어 있는 상기 제11 도전성 패드에 상기 리드 프레임을 접속시킴으로써, 상기 반도체 칩이 탑재되어 있는 상기 리드 프레임을 상기 프린트 회로 보드에 실장하는 단계
를 포함한다.
본 발명의 제8 관점에 따른 반도체 장치 제조 방법은:
리드 프레임의 소정 부분에 제1 요철부를 형성하는 단계,
상기 리드 프레임 상에 반도체 칩을 탑재하는 단계,
상기 반도체 칩을 상기 리드 프레임에 전기적으로 접속시키는 단계,
프린트 회로 보드 상에 형성되어 있는 제12 도전성 패드의 표면에 제2 요철부를 형성하는 단계, 및
상기 리드 프레임 상에 형성된 상기 제1 요철부를 제12 도전성 패드 상에 형성된 제2 요철부와 접촉시킴으로써, 상기 반도체 칩이 탑재되어 있는 상기 리드 프레임을 상기 프린트 회로 보드에 실장하는 단계
를 포함한다.
도 1은 종래의 반도체 장치를 나타내기 위한 단면도.
도 2a 내지 2d는 본 발명의 제1 실시예에 따른 반도체 장치를 나타내기 위한 단면도.
도 3a, 3b는 본 발명의 제1 실시예에 따른 반도체 장치의 변형예를 나타내는 단면도.
도 4a, 4b는 본 발명의 제1 실시예에 따른 반도체 장치의 변형예를 나타내는 단면도.
도 5a 내지 5d는 본 발명의 제2 실시예에 따른 반도체 장치를 나타내는 단면도.
도 6a, 6b는 본 발명의 제2 실시예에 따른 반도체 장치의 변형예를 나타내기 위한 단면도.
도 7a는 본 발명의 제3 실시예에 따른 반도체 장치에 사용되는 리드 프레임을 나타내는 평면도.
도 7b는 본 발명의 제3 실시예에 따른 반도체 장치에 사용되는 리드 프레임를 나타내는 단면도.
도 8은 본 발명의 제3 실시예에 따른 반도체 장치를 나타내는 평면도.
도 9a, 9b는 본 발명의 제3 실시에에 따른 반도체 장치를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 칩 탑재용 기판
11: 글래스 에폭시 기판
12: 쓰루 홀
13: 랜드
14: Cu 배선
15: 솔더 마스크
16: 다이 접착재
20: 반도체 칩
21: Au 배선
22: 밀봉 수지
23: 컨택트 홀
24: 솔더 볼
30: 프린트 회로 보드
32: 언더필재
이하, 본 발명의 바람직한 실시예들이 설명될 것이다.
[제1 실시예]
도 2d에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 반도체 장치는, CSP(chip scale package)에 의해 반도체 칩을 패키징함으로써 제조되며, 칩 탑재용 기판(10), 반도체 칩(20), 프린트 회로 보드(30)를 포함한다.
칩 탑재용 기판(10)은, 주변부에 복수의 쓰루 홀(12)이 형성된 단층의 강화 유리 섬유 에폭시 기판(이하, 글래스 에폭시 기판이라 함; 11), 글래스 에폭시 기판(11)의 상면에 형성된 랜드(13), 글래스 에폭시 기판(11)의 하면에 형성되고 쓰루 홀(12)을 통해 랜드(13)에 접속된 Cu 배선(패드; 14), 및 Cu 배선(14) 상에 형성된 솔더 볼(24)을 포함한다. Cu 배선(14)과 랜드(13) 상에 솔더 마스크(15)가 형성된다. 또한, Cu 배선(14) 상에 형성된 솔더 마스크(15)의 하면에 요철부가 형성된다.
반도체 칩(20)은 다이 접착재(16)에 의해 칩 탑재용 기판(10)의 중심 영역에 접착되며, 반도체 칩(20) 상에 형성된 패드(도시 생략)는 Au 배선(본딩 와이어; 21)에 의해 랜드(13)에 접속된다. 또한, 반도체 칩(20), Au 배선(21), 및 랜드(13)는 밀봉 수지(22)에 의해 밀봉된다.
칩 탑재용 기판(10)에 대향하는 프린트 회로 보드(30)에는, 각각 솔더 볼(24)에 접속되는 패드(31)가 제공된다.
칩 탑재용 기판(10)과 프린트 회로 보드(30) 사이에 형성된 틈에는언더필재(32)가 충진된다.
이하, 상기 반도체 장치를 제조하기 위한 방법이 설명될 것이다.
도 2a에 도시된 바와 같이, 글래스 에폭시 기판(11)의 주변부에 포토리쏘그래피 및 레이저 빔 조사에 의해 쓰루 홀(12)이 형성된다. 다음에, 쓰루 홀(12)의 내면을 포함한 글래스 에폭시 기판(11)의 표면에 Cu 층이 형성된다. 다음에, Cu층이 에칭되어 그래스 에폭시 기판(11)의 상면에 랜드(13)가 형성되고 글래스 에폭시 기판(11)의 하면에 Cu 배선(14)이 형성된다. 랜드(13) 및 Cu 배선(14)이 형성된 후에, 쓰루 홀(12)의 내면을 포함한 글래스 에폭시 기판(11)의 양면에 솔더 마스크(15)가 형성된다. 솔더 마스크(15)가 형성된 후에, 랜드(13) 바로 위의 솔더 마스크(15)가 에칭 제거되고, 반도체 칩(20)은 다이 접착재(16)에 의해 글래스 에폭시 기판(11) 중심 영역에 부착된다. 그 후에, 반도체 칩(20) 상에 형성된 패드는 각각 Au 배선(21)을 통해 랜드(13)에 접속된다. 그 후에, 반도체 칩(20), Au 배선(21), 및 랜드(13)는 밀봉 수지(22)로 밀봉된다.
다음에, 도 2b에 도시된 바와 같이, Cu 배선(14) 상에 형성된 솔더 마스크(15)가 버프 브러쉬를 사용하여 기계적으로 연마되고 굴곡이 형성된다. 이에 따라 칩 탑재용 기판(10)의 하면에 요철부가 형성된다. 그 후에, 칩 탑재용 기판(10)의 표면은 세정액으로 세정된다.
다음에, Cu 배선(14) 상에 솔더 볼(24)을 형성하기 위해, 도 2c에 도시된 바와 같이, 솔더 마스크(15)가 에칭되어 Cu 배선(14)과 통하는 컨택트 홀(23)이 형성된다. 다음에, Cu 배선(14) 상에 열 압축 용접에 의해 솔더 볼(24)이 형성된다.
다음에, 도 2d에 도시된 바와 같이, 칩 탑재용 기판(10)을 프린트 회로 보드(30)에 대향 배치시켜, 칩 탑재용 기판(10) 상의 솔더 볼(24)은 프린트 회로 보드(30) 상의 대응하는 패드(31)와 각각 정렬된다. 다음에, 이들이 서로 접촉하고, 리플로우 프로세스가 행해지고, 솔더 볼(24)은 프린트 회로 보드(30) 상의 패드(31)와 접속된다.
최종적으로, 칩 탑재용 기판(10)과 프린트 회로 보드(30) 사이에 형성된 틈 내로 언더필재(32)가 주입되고, 경화된다.
전술한 바와 같이, 칩 탑재용 기판(10)의 하면에 요철부를 제공함으로써 칩 탑재용 기판(10)과 언더필재(32) 간의 접촉면이 증가되기 때문에, 칩 탑재용 기판(10)과 언더필재(32) 간의 밀착력이 증가된다. 따라서, 낙하, 굽힘 또는 열 쇼크에 의한 충격으로 인해 칩 탑재용 기판(10)으로부터 언더필재(32)가 박리되는 것이 방지된다. 그 결과, 전자 회로 동작의 신뢰성이 높은 반도체 장치를 얻을 수 있게 된다.
전술한 실시예에서, 칩 탑재용 기판(10)의 재료로서 글래스 에폭시 기판이 사용되고 있지만, 동일한 목적으로 플라스틱 기판, 폴리이미드 테이프 기판, 또는 세라믹 기판이 채택될 수 있다. 또한, 배선 및 랜드의 재료로서 Cu가 사용되고 본딩 와이어로서 Au 배선이 사용되고 있지만, 동일한 목적으로 다른 재료들이 사용될 수 있다.
전술한 실시예에서 랜드(13) 및 Cu 배선(14)이 형성된 후, 글래스 에폭시 기판(11)의 양면에 솔더 마스크(15)가 형성되고, 그 후에 솔더 마스크(15)의 표면에굴곡이 형성되지만, 솔더 레지스트(15)가 랜드(13) 및 Cu 배선(14)을 기밀될 수 있고 그 표면에 용이하게 굴곡이 형성될 수 있는 한, 솔더 레지스트(15)는 다른 재료로 대체될 수 있다.
전술한 실시예에서 단층의 칩 탑재용 기판이 사용되고 있지만, 다층의 칩 탑재용 기판이 채택될 수 있다. 또한, 칩 탑재용 기판(10) 사에 2 또는 그 이상의 반도체 칩(20)이 적층될 수 있다.
또한, 전술한 실시예에서 CSP가 채택되고 있지만, 다른 실시예에서 BGA 패키지 또는 FC 패키지가 채택될 수 있다.
전술한 실시예에서 칩 탑재용 기판(10)은 기계적으로 연마되었지만, 칩 탑재용 기판(10)은 소프트 에칭에 의해 화학적으로 연마되고 굴곡이 형성될 수 있다.
전술한 실시예에서 칩 탑재용 기판(10)에 굴곡이 형성되었지만, 도 3a에 도시된 바와 같이 프린트 회로 보드(30)에 굴곡이 형성될 수 있다. 또한, 도 3b에 도시된 바와 같이 칩 탑재용 기판(10)과 프린트 회로 보드(30)에 굴곡이 형성될 수 있다.
도 4a 또는 도 4b에 도시된 바와 같이 칩 탑재용 기판(10) 또는 프린트 회로 보드(30)의 표면은 단순히 굴곡을 형성하는 대신에 딤플 형상 또는 슬릿 형성일 수 있다.
[제2 실시예]
다음에, 첨부된 도면을 참조하여 본 발명의 제2 실시예가 설명될 것이다.
제2 실시예에 따른 반도체 장치는 제1 실시예에 따른 반도체 장치와 거의 동일하며, 도 5d에 도시된 바와 같이 칩 탑재용 기판(40), 반도체 칩(50), 및 프린트 회로 보드(60)를 포함한다. 그런데, 요철부는, 프린트 회로 보드(60)에 대향하여 위치하는 칩 탑재용 기판(40)의 표면에 형성되는 것이 아니고, Cu 배선(45)과 솔더 볼 사이의 접촉면에 형성된다.
다음에, 제2 실시예에 따른 반도체 장치를 제조하는 방법이 설명될 것이다.
우선, 도 5a에 도시된 바와 같이, 글래스 에폭시 기판(41)의 주변부 상에 포토리쏘그래피 또는 레이저 조사를 통해 쓰루 홀(42)이 형성되고, 후속하여, 쓰루 홀(42)의 내면을 포함하여 글래스 에폭시 기판(41)의 양면에 Cu 층(43)이 형성된다. 다음에, 글래스 에폭시 기판(41)의 하면에 형성된 Cu 층(43)의 표면(Cu 배선 층이 형성되는 표면)은 버퍼 브러쉬에 의해 기계적으로 연마되고, 굴곡이 형성된다. 그 후에, 굴곡이 형성된 Cu 층(43)의 표면은 세정액에 의해 세정된다.
다음에, 도 5b에 도시된 바와 같이, Cu 층(43)이 에칭된다. 다음에, 글래스 에폭시 기판(41)의 상면(Cu 층(43)에서 굴곡이 형성되지 않은 면)에 랜드(44)가 형성되고, 글래스 에폭시 기판(41)의 하면(Cu 층(43)에서 굴곡이 형성된 면)에 Cu 배선(45)이 형성된다. 후속으로, 글래스 에폭시 기판(41)의 양면에 솔더 마스크(46)가 형성된다. 다음에, 랜드(44) 및 Cu 배선(45) 상에 형성된 솔더 마스크(46)가 에칭되어 Cu 배선(45)과 통하는 컨택트 홀(47)이 형성된다. 전술한 공정에서, Cu 배선(45)이 노출되고, Cu 배선(45)의 표면에 굴곡이 형성된다.
다음에, 도 5c에 도시된 바와 같이, 글래스 에폭시 기판(41)의 중심 영역에 다이 접착재(48)에 의해 반도체 칩(50)이 밀착된다. 후속하여, 반도체 칩(50) 상에 형성된 패드는 Au 배선(51)에 의해 랜드(44)와 접속되고 반도체 칩(50), Au 배선(51), 및 랜드(44)는 수지(52)로 밀봉된다. 그 후에, 솔더 볼(53)은 열 압축 용접에 의해 Cu 배선(45)에 접속되는데, 여기서 Cu 배선(45)의 표면에는 미리 굴곡이 형성되어 있다.
다음에, 도 5d에 도시된 바와 같이, 프린트 회로 보드(60)에 반도체 칩(50)이 탑재된 칩 탑재용 기판(40)을 실장하기 위해, 칩 탑재용 기판(40)에 접속된 솔더 볼(53)은 프린트 회로 보드(60) 상에 형성된 대응하는 패드(61)와 정렬되며, 이들은 서로 접촉하게 된다.
최종적으로, 칩 탑재용 기판(40)과 프린트 회로 보드(60) 사이에 형성된 틈 내로 언더필재(62)가 주입되고, 경화된다.
전술한 바와 같이, Cu 배선(패드; 45)의 표면에 요철부가 제공됨으로 인해 Cu 배선(패드; 45)과 솔더 볼(53) 사이의 접합부 면적이 증가되기 때문에, Cu 배선(45)과 솔더 볼(53) 사이의 밀착력이 증가된다. 그 결과, 패드(45)와 솔더 볼(53) 간의 접합면은, 낙하, 굽힘, 또는 열 쇼크에 기인한 충격으로 인한 크랙이 방지된다. 따라서, 전자 회로 동작의 신뢰성이 높은 반도체 장치가 제공될 수 있다.
전술한 실시예에서 Cu 배선(45)이 형성되기 전에 Cu 층(43)의 표면에 굴곡이 형성되지만, 다음이 방법이 채택될 수도 있다. 즉, Cu 배선(45) 상에 솔더 마스크(46)이 형성되고, 솔더 마스크(46)가 에칭되어 Cu 배선(45)의 표면이 노출되며, 이후에 Cu 배선의 표면에 굴곡이 형성된다.
전술한 실시예에서 칩 탑재용 기판(40) 상에 형성된 패드(45)에 요철부가 형성되지만, 도 6a에 도시된 바와 같이 프린트 회로 보드(60) 상에 형성된 패드(61) 상에 요철부가 형성될 수도 있다. 또한, 도 6b에 도시된 바와 같이, 요철부는 칩 탑재용 기판(40)과 프린트 회로 보드(60) 상에 각각 형성된 패드(45, 61)에 형성될 수도 있다.
[제3 실시예]
다음에, 첨부 도면을 참조하여 본 발명의 제3 실시예가 설명될 것이다.
도 9b에 도시된 바와 같이, 제3 실시예에 따른 반도체 장치는, 리드 프레임(70), 반도체 칩(80), 및 프린트 회로 보드(90)를 포함한다.
리드 프레임(70)은 내부 리드(71)와 외부 리드(72)를 포함하며, 리드 프레임(70)의 중심 영역에 다이 접착제(73)에 의해 반도체 칩(80)이 접착된다. 내부 리드(71)의 일부는 Au로 도금되고(도시 생략), 내부 리드(71)의 Au 도금 부분은 Au 배선(접착 배선; 83)에 의해 반도체 칩(80) 상에 형성된 패드(81)와 접속된다. 외부 리드(72)는 프린트 회로 보드(90) 상에 형성된 패드(91)와 접속된다. 패드(91)와 외부 리드(72) 사이의 접촉면에 요철부가 형성된다.
다음에, 제3 실시예에 따른 반도체 장치의 제조 방법이 설명될 것이다.
우선, 외부 리드(72)가 형성되는 리드 프레임(70)의 하면의 두 부분이 버퍼 브러쉬에 의해 연마되고, 굴곡이 형성된다. 이에 따라 도 7b에 도시된 바와 같이 리드 프레임(70)의 소정의 두 부분 상에 요철부가 형성된다. 후속하여, 리드 프레임(70)은 도 7a에 도시된 바와 같이 내부 리드(71) 및 외부 리드(72)가 형성되도록금속 몰드에 의해 처리된다. 그 후에, 반도체 칩(80)과 전기적으로 접속되는 내부 리드(71)의 일부는 Au로 도금된다.
다음에, 도 8에 도시된 바와 같이, 리드 프레임(70)의 중심 영역에 다이 접착재(73)에 의해 반도체 칩(80)이 접착되고, 반도체 칩(80) 상에 형성된 패드(81)는 Au 배선(83)에 의해 내부 리드(71)와 접속된다. 그 후에, 반도체 칩(80)과 Au 배선(83)은 밀봉 수지(82)로 밀봉된다.
다음에, 도 9b에 도시된 바와 같이, 리드 프레임(70)의 불필요한 부품은 금형에 의해 펀칭되고, 외부 리드의 소정 부분은 굽힘을 받는다.
최종적으로 도 9b에 도시된 바와 같이 프린트 회로 보드(90)에 반도체 칩이 탑재된 리드 프레임(70)을 실장하기 위해, 프린트 회로 보드(90)에 상대적인 리드 프레임의 위치가 조정되고, 외부 리드(72)는 열 압축 용접에 의해 프린트 회로 보드(90) 상에 형성된 패드(91)와 접속된다.
전술한 바와 같이, 외부 리드(72)의 표면에 요철부가 제공됨으로 인해 외부 리드(72)와 프린트 회로 보드(90) 사이의 접촉 면적이 증가되기 때문에, 리드 프레임(70)과 프린트 회로 보드(90) 사이의 밀착력이 증가된다. 따라서, 리드 프레임(70)과 프린트 회로 보드(90) 사이의 접합면은 낙하, 굽힘, 또는 열 쇼크에 기인한 충격에 의한 크랙이 방지된다. 따라서, 전자 회로 동작의 신뢰성이 높은 반도체 장치가 제공될 수 있다.
전술한 실시예에서 프린트 회로 보드(90)와 접촉하는 외부 리드(72)의 표면에 굴곡이 형성되고 있지만, 프린트 회로 보드(90) 상에 형성된 패드(91)의 표면에굴곡이 형성될 수도 있다. 다른 선택 사항으로서 패드(91)과 외부 리드(72) 양면에 굴곡이 형성될 수도 있다.
전술한 바와 같이, 본 발명의 반도체 장치 제조 방법에 따르면, 칩 탑재용 기판과 프린트 회로 보드 사이, 또는 리드 프레임과 프린트 회로 보드 사이의 높은 밀착력을 얻을 수 있다. 또한, 전자 회로 동작의 신뢰성이 높은 반도체 장치를 얻을 수 있다.

Claims (13)

  1. 반도체 장치에 있어서,
    반도체 칩,
    상기 반도체 칩이 상면에 탑재되며, 상기 반도체 칩과 전기적으로 접속된 제1 도전성 패드가 하면에 형성되어 있는 칩 탑재용 기판,
    상기 제1 도전성 패드 상에 형성된 솔더 볼(solder ball),
    상기 솔더 볼과 접속된 제2 도전성 패드가 형성되어 있는 프린트 회로 보드, 및
    상기 칩 탑재용 기판과 상기 프린트 회로 보드 사이에 형성된 틈 내로 주입된 언더필재(underfill material)
    를 포함하며,
    상기 칩 탑재용 기판과 상기 프린트 회로 보드 중 적어도 하나에 있어서, 언더필재와 접하는 면에 요철부가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 요철부는 상기 제1 도전성 패드 또는 상기 제2 도전성 패드 상에 선택적으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 요철부는 슬릿(slit) 형상 또는 딤플(dimple) 형상인 것을 특징으로 하는 반도체 장치.
  4. 반도체 장치에 있어서,
    반도체 칩,
    상기 반도체 칩이 탑재되며, 상기 반도체 칩과 전기적으로 접속된 리드 프레임, 및
    상기 리드 프레임이 접속된 제3 도전성 패드가 형성되어 있는 프린트 회로 보드
    를 포함하며,
    상기 리드 프레임과 상기 프린트 회로 보드 중 적어도 하나에 있어서, 다른 한쪽과의 접촉면에 요철부가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 반도체 장치를 제조하는 방법에 있어서,
    칩 탑재용 기판의 하면에 제4 도전성 패드를 형성하는 단계,
    상기 칩 탑재용 기판의 상기 하면에 요철부를 형성하는 단계,
    상기 칩 탑재용 기판의 상면에 반도체 칩을 탑재하는 단계,
    상기 반도체 칩을 상기 제4 도전성 패드와 전기적으로 접속시키는 단계,
    상기 제4 도전성 패드 상에 솔더 볼을 형성하는 단계,
    상기 프린트 회로 보드 상에 형성된 제5 도전성 패드와 솔더 볼을 접속시킴으로써, 상기 칩 탑재용 기판을 프린트 회로 보드에 실장하는 단계, 및
    상기 칩 탑재용 기판과 상기 프린트 회로 보드 사이에 형성된 틈 내로 언더필재를 주입하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 제5항에 있어서,
    상기 칩 탑재용 기판의 상기 하면 상에 상기 요철부를 형성하는 상기 단계는, 상기 제4 도전성 패드 상에 선택적으로 요철부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 반도체 장치를 제조하는 방법에 있어서,
    칩 탑재용 기판의 하면에 제6 도전성 패드를 형성하는 단계,
    상기 칩 탑재용 기판의 상면에 반도체 칩을 탑재하는 단계,
    상기 반도체 칩을 상기 제6 도전성 패드와 전기적으로 접속시키는 단계,
    상기 제6 도전성 패드 상에 솔더 볼을 형성하는 단계,
    제7 도전성 패드가 형성되어 있는 프린트 회로 보드의 표면에 요철부를 형성하는 단계,
    상기 프린트 회로 보드 상에 형성된 상기 제7 도전성 패드와 솔더 볼을 접속시킴으로써, 상기 칩 탑재용 기판을 프린트 회로 보드에 실장하는 단계, 및
    상기 칩 탑재용 기판과 상기 프린트 회로 보드 사이에 형성된 틈 내로 언더필재를 주입하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제7항에 있어서,
    상기 프린트 회로 보드의 상기 표면 상에 상기 요철부를 형성하는 상기 단계는, 상기 제7 도전성 패드 상에 선택적으로 요철부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 반도체 장치를 제조하는 방법에 있어서,
    칩 탑재용 기판의 하면에 제8 도전성 패드를 형성하는 단계,
    상기 칩 탑재용 기판의 하면에 제1 요철부를 형성하는 단계,
    상기 칩 탑재용 기판의 상면에 반도체 칩을 탑재하는 단계,
    상기 반도체 칩을 상기 제8 도전성 패드와 전기적으로 접속시키는 단계,
    상기 제8 도전성 패드 상에 솔더 볼을 형성하는 단계,
    제9 도전성 패드가 형성되어 있는 프린트 회로 보드의 표면에 제2 요철부를 형성하는 단계,
    상기 제9 도전성 패드와 솔더 볼을 접속시킴으로써, 상기 칩 탑재용 기판을 상기 프린트 회로 보드에 실장하는 단계, 및
    상기 칩 탑재용 기판과 상기 프린트 회로 보드 사이에 형성된 틈 내로 언더필재를 주입하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제9항에 있어서,
    상기 제1 요철부를 형성하는 상기 단계는, 상기 제8 도전성 패드의 표면에 선택적으로 요철부를 형성하는 단계를 포함하며,
    상기 제2 요철부를 형성하는 상기 단계는, 상기 제9 도전성 패드의 표면에 선택적으로 요철을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 반도체 장치를 제조하는 방법에 있어서,
    리드 프레임의 소정 부분에 요철부를 형성하는 단계,
    상기 리드 프레임 상에 반도체 기판을 탑재하는 단계,
    상기 반도체 칩을 상기 리드 프레임에 전기적으로 접속시키는 단계, 및
    상기 리드 프레임 상에 형성된 상기 요철부를 상기 프린트 회로 보드 상에 형성된 제10 도전성 패드와 접촉시킴으로써, 상기 반도체 칩이 탑재되어 있는 상기 리드 프레임을 프린트 회로 보드에 실장하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 반도체 장치를 제조하는 방법에 있어서,
    리드 프레임 상에 반도체 칩을 탑재하는 단계,
    프린트 회로 보드 상에 형성된 제11 도전성 패드의 표면에 요철부를 형성하는 단계, 및
    상기 요철부가 형성되어 있는 상기 제11 도전성 패드에 상기 리드 프레임을 접속시킴으로써, 상기 반도체 칩이 탑재되어 있는 상기 리드 프레임을 상기 프린트 회로 보드에 실장하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  13. 반도체 장치를 제조하는 방법에 있어서,
    리드 프레임의 소정 부분에 제1 요철부를 형성하는 단계,
    상기 리드 프레임 상에 반도체 칩을 탑재하는 단계,
    상기 반도체 칩을 상기 리드 프레임에 전기적으로 접속시키는 단계,
    프린트 회로 보드 상에 형성되어 있는 제12 도전성 패드의 표면에 제2 요철부를 형성하는 단계, 및
    상기 리드 프레임 상에 형성된 상기 제1 요철부를 제12 도전성 패드 상에 형성된 제2 요철부와 접촉시킴으로써, 상기 반도체 칩이 탑재되어 있는 상기 리드 프레임을 상기 프린트 회로 보드에 실장하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR10-2001-0039668A 2000-07-04 2001-07-04 반도체 장치 및 그 제조 방법 KR100427925B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00202690 2000-07-04
JP2000202690A JP2002026198A (ja) 2000-07-04 2000-07-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020003305A true KR20020003305A (ko) 2002-01-12
KR100427925B1 KR100427925B1 (ko) 2004-04-28

Family

ID=18700182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0039668A KR100427925B1 (ko) 2000-07-04 2001-07-04 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US6806560B2 (ko)
JP (1) JP2002026198A (ko)
KR (1) KR100427925B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484890B1 (ko) * 2002-09-19 2005-04-28 재단법인서울대학교산학협력재단 반도체 소자 제조공정의 솔더마스크와 언더필간 결합력증가방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
DE10101359A1 (de) * 2001-01-13 2002-07-25 Conti Temic Microelectronic Verfahren zur Herstellung einer elektronischen Baugruppe
US6888259B2 (en) * 2001-06-07 2005-05-03 Denso Corporation Potted hybrid integrated circuit
JP2003046034A (ja) * 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6989122B1 (en) * 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
US20040154529A1 (en) * 2003-02-07 2004-08-12 Tatsuki Nogiwa Substrate holder, method for producing substrate holder, and method for producing mold
JP2004311784A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
SG148877A1 (en) * 2003-07-22 2009-01-29 Micron Technology Inc Semiconductor substrates including input/output redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
FR2861895B1 (fr) * 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
JP4498842B2 (ja) * 2004-07-05 2010-07-07 新光電気工業株式会社 半導体装置及びその製造方法
KR100688500B1 (ko) * 2004-09-06 2007-03-02 삼성전자주식회사 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법
US7445141B2 (en) * 2004-09-22 2008-11-04 International Business Machines Corporation Solder interconnection array with optimal mechanical integrity
JP4525277B2 (ja) * 2004-09-30 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
DE102004056534A1 (de) * 2004-11-23 2006-06-01 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und mit Außenkontakten sowie Verfahren zur Herstellung desselben
TWI275149B (en) * 2005-05-09 2007-03-01 Phoenix Prec Technology Corp Surface roughing method for embedded semiconductor chip structure
KR100649709B1 (ko) * 2005-10-10 2006-11-27 삼성전기주식회사 보이드 방지형 회로기판과 이를 갖는 반도체 패키지
DE102005055950A1 (de) * 2005-11-24 2007-05-31 Robert Bosch Gmbh Vorrichtung zur Passivierung wenigstens eines Bauelements durch ein Gehäuse und Verfahren zur Herstellung einer Vorrichtung
TW200811554A (en) * 2006-08-29 2008-03-01 Chunghwa Picture Tubes Ltd Bonding structure in LCOS (liquid crystal on silicon) panel
JP2008172172A (ja) * 2007-01-15 2008-07-24 Denso Corp 電子制御装置及びその製造方法
US20080258293A1 (en) * 2007-04-17 2008-10-23 Advanced Chip Engineering Technology Inc. Semiconductor device package to improve functions of heat sink and ground shield
KR100826988B1 (ko) * 2007-05-08 2008-05-02 주식회사 하이닉스반도체 인쇄회로기판 및 이를 이용한 플립 칩 패키지
KR101169686B1 (ko) 2008-11-07 2012-08-06 에스케이하이닉스 주식회사 반도체 패키지용 기판 및 이의 제조 방법
DE102009008738A1 (de) * 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
KR20110050208A (ko) * 2009-11-06 2011-05-13 삼성전자주식회사 반도체 칩의 밑면 구조가 다른 적층형 반도체 소자 및 이를 포함하는 전자장치
JP5197714B2 (ja) * 2010-10-29 2013-05-15 三菱電機株式会社 流量検出装置
JP2013101043A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp 半導体装置の製造方法
CN102543910A (zh) * 2012-02-06 2012-07-04 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
DE102012213917A1 (de) * 2012-08-06 2014-02-20 Robert Bosch Gmbh Bauelemente-Ummantelung für ein Elektronikmodul
JP6182928B2 (ja) * 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
US9530719B2 (en) * 2014-06-13 2016-12-27 Skyworks Solutions, Inc. Direct die solder of gallium arsenide integrated circuit dies and methods of manufacturing gallium arsenide wafers
KR102235489B1 (ko) 2014-08-14 2021-04-02 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
US9449912B1 (en) * 2015-06-11 2016-09-20 Stmicroelectronics Pte Ltd Integrated circuit (IC) card having an IC module and reduced bond wire stress and method of forming
JP6582754B2 (ja) * 2015-08-31 2019-10-02 日亜化学工業株式会社 複合基板、発光装置、及び発光装置の製造方法
WO2018026592A1 (en) * 2016-08-03 2018-02-08 Soliduv, Inc. Strain-tolerant die attach with improved thermal conductivity, and method of fabrication
DE102016117841A1 (de) 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
CN106714451A (zh) * 2016-12-19 2017-05-24 长沙牧泰莱电路技术有限公司 一种复合式印刷电路板及其制作方法
JP6964477B2 (ja) * 2017-09-20 2021-11-10 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
CN107946219B (zh) * 2017-12-11 2024-01-30 扬州扬杰电子科技股份有限公司 一种用于贴片二极管组焊的一体化生产设备
WO2021157368A1 (ja) * 2020-02-03 2021-08-12 株式会社村田製作所 モジュール

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786545A (en) * 1986-02-28 1988-11-22 Seiko Epson Corporation Circuit substrate and method for forming bumps on the circuit substrate
JPS6394646A (ja) 1986-10-08 1988-04-25 Mitsubishi Electric Corp 電子装置
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
JPH0456347A (ja) 1990-06-26 1992-02-24 Hitachi Ltd 半導体装置
JPH05166976A (ja) 1991-12-12 1993-07-02 Matsushita Electron Corp 半導体素子の実装方法
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
US5925403A (en) * 1994-01-31 1999-07-20 Matsushita Electric Works, Ltd. Method of coating a copper film on a ceramic substrate
TW271496B (ko) * 1994-06-09 1996-03-01 Samsung Electronics Co Ltd
US5816478A (en) * 1995-06-05 1998-10-06 Motorola, Inc. Fluxless flip-chip bond and a method for making
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
JPH09148374A (ja) * 1995-11-24 1997-06-06 Hitachi Ltd 半導体装置およびその製造方法
US5810926A (en) * 1996-03-11 1998-09-22 Micron Technology, Inc. Method and apparatus for applying atomized adhesive to a leadframe for chip bonding
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
KR19980048369A (ko) * 1996-12-17 1998-09-15 이대원 반도체 부품 및 그 제조방법
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JPH10256458A (ja) 1997-03-17 1998-09-25 Toshiba Corp 半導体装置
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
KR19980085416A (ko) * 1997-05-29 1998-12-05 윤종용 홈을 갖는 리드 프레임
JP2973988B2 (ja) 1997-10-30 1999-11-08 日本電気株式会社 半導体装置及びその製造方法
EP0926730A3 (en) 1997-12-19 2001-03-21 Texas Instruments Incorporated Ball grid array package and method of construction thereof
KR100328807B1 (ko) * 1998-05-08 2002-03-14 가네코 히사시 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법
JP2914569B1 (ja) 1998-06-01 1999-07-05 松下電器産業株式会社 半導体素子の実装方法とその実装体
US6288451B1 (en) * 1998-06-24 2001-09-11 Vanguard International Semiconductor Corporation Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
JP2001004698A (ja) * 1999-06-18 2001-01-12 Mitsubishi Electric Corp テスト用ソケット、及びその接触端子の製造方法、並びに電子機器あるいは半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484890B1 (ko) * 2002-09-19 2005-04-28 재단법인서울대학교산학협력재단 반도체 소자 제조공정의 솔더마스크와 언더필간 결합력증가방법

Also Published As

Publication number Publication date
US20020003293A1 (en) 2002-01-10
US7109067B2 (en) 2006-09-19
KR100427925B1 (ko) 2004-04-28
JP2002026198A (ja) 2002-01-25
US20020106833A1 (en) 2002-08-08
US6806560B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
KR100253363B1 (ko) 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
JP2015523743A (ja) Ｂｖａインタポーザ
JP2001332644A (ja) 半導体装置及びインターポーザー、並びにこれらの製造方法
US7807510B2 (en) Method of manufacturing chip integrated substrate
KR100265566B1 (ko) 칩 스택 패키지
KR980012316A (ko) 반도체 장치 및 그 제조 방법
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
KR100250562B1 (ko) 반도체장치
KR100334449B1 (ko) 반도체장치의형성방법
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP2949969B2 (ja) フィルムキャリア半導体装置
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JPH09148482A (ja) 半導体装置
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee