JPH10256458A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10256458A JPH10256458A JP6268397A JP6268397A JPH10256458A JP H10256458 A JPH10256458 A JP H10256458A JP 6268397 A JP6268397 A JP 6268397A JP 6268397 A JP6268397 A JP 6268397A JP H10256458 A JPH10256458 A JP H10256458A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- bump
- oxide film
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8134—Bonding interfaces of the bump connector
- H01L2224/81355—Bonding interfaces of the bump connector having an external coating, e.g. protective bond-through coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
Abstract
(57)【要約】
【課題】フラックスの使用が世界規模で禁止される方向
にあり、フラックスを使用しないフリップチップ接続技
術が要求されている。本発明では、容易な方法で、フラ
ックスを用いずフリップチップ接合可能な半導体装置を
提供することを目的とする。 【解決手段】本発明は、半導体チップと実装基板をハン
ダバンプを用いて接続するフリップチップ実装法を用い
る。ハンダバンプを接続する相手側の電極の構造に、１
ミクロン以上の高さの凹凸部を複数形成する。この凹凸
の角部にハンダバンプを押し付けることによって、酸化
膜が破壊され良好な接続を形成できる。
にあり、フラックスを使用しないフリップチップ接続技
術が要求されている。本発明では、容易な方法で、フラ
ックスを用いずフリップチップ接合可能な半導体装置を
提供することを目的とする。 【解決手段】本発明は、半導体チップと実装基板をハン
ダバンプを用いて接続するフリップチップ実装法を用い
る。ハンダバンプを接続する相手側の電極の構造に、１
ミクロン以上の高さの凹凸部を複数形成する。この凹凸
の角部にハンダバンプを押し付けることによって、酸化
膜が破壊され良好な接続を形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ハンダからなるバ
ンプ電極を用いて半導体チップを基板上にフリップフロ
ップ実装する半導体装置に関する。
ンプ電極を用いて半導体チップを基板上にフリップフロ
ップ実装する半導体装置に関する。
【０００２】
【従来の技術】近年、半導体チップはマイクロプロセッ
サに代表されるように、非常に高度な処理を高速に処理
できるようになってきた。半導体チップが高機能化する
にともない半導体チップの入出力端子数は増加し、その
影響で入出力端子は小型化・狭ピッチ化するため、ワイ
ヤーボンディング法やTape Automate Bonding （ＴＡ
Ｂ）法で実装基板上の端子に接続するのが非常に困難に
なってきた。またワイヤーボンディング法やＴＡＢ法で
実装基板上に実装した場合、実装外形が大型化するとい
う問題がある。これらの問題を解決する実装方法とし
て、半導体チップの入出力端子上にバンプと呼ばれる突
起状電極を形成し、対向する実装基板の電極に接続する
フリップチップ接続法が注目を集めている。フリップチ
ップ接続法は、スーパーコンピュータや大型汎用コンピ
ュータの一部に使用されていたが、近年パーソナルコン
ピューターや携帯機器等の民生機器にも使用されようと
している。フリップチップ接続法は、通常半導体チップ
の入出力端子にバンプ電極を形成した後、このバンプ電
極を実装基板上の電極に接続する工程をとる。しかし半
導体チップの種類や実装プロセスの方法によっては、実
装基板上の電極にバンプ電極を形成した後、半導体チッ
プ上の入出力端子に接続する場合もある。フリップチッ
プ接続法を用いれば、実装外形はチップ自体の面積と同
じになり、さらにパッケージを必要としないため、装置
の小型軽量化が容易に行える。また半導体チップの入出
力端子が多くなっても容易に実装できるといった特徴が
ある。バンプ電極は、金を電気めっきやボールボンディ
ングを用いて電極上に形成したり、ハンダを真空蒸着や
電気めっきを用いて電極上に形成する方法がある。特に
はんだバンプは、接続時にハンダを溶融させて接続する
際、半導体チップの位置合わせを自己整合的に行う、い
わゆるセルフアライン効果が大きい。これによって多数
の微細パッドを持つ半導体チップには、一般的にはんだ
バンプが使用されている。一方ハンダは酸化しやすいた
め、その表面は酸化膜に覆われており、フリップチップ
接続する際ハンダ酸化膜を除去しなければならない。こ
の除去方法として、一般的に液体状のフラックスをバン
プ部分に塗布し、酸化膜を還元反応により除去し、接続
工程後残留フラックスをフロン液により洗浄していた。
ところが、近年の環境問題において、フロンの使用を全
廃する方向に世界規模で動いており、フラックスおよび
フロン洗浄液を用いないハンダバンプによるフリップチ
ップ接続プロセスが望まれている。この要求に対して、
超音波を印加することによりハンダ酸化膜を破る方法
（特開昭63-66949）や、レーザー光を照射することによ
りハンダ突起状電極を急激に加熱してはんだ表面の酸化
膜を破る方法（例えばProceeding of 2st Symposium
“Microjoining and Assembly Technology in Ele
ctronics（1996）”,pp45-48）が提案されている。とこ
ろが、超音波を印加する方法では、超音波により半導体
チップが破損する恐れがある。また半導体装置全体に超
音波を印加する必要があるため出力の大きな超音波振動
子が必要となり、実装装置全体が大型化し、コストの増
加につながるという問題がる。またレーザー光を照射す
る方法では、ハンダバンプのみにレーザー光をあてるこ
とができず、ハンダバンプの周辺部分がレーザー光によ
り加熱されて熱変形するという問題がある。また熱変形
を避けるため高耐熱性を有する材料を実装基板に使う
と、基板の加工可能な条件の範囲が狭くなるという問題
がある。
サに代表されるように、非常に高度な処理を高速に処理
できるようになってきた。半導体チップが高機能化する
にともない半導体チップの入出力端子数は増加し、その
影響で入出力端子は小型化・狭ピッチ化するため、ワイ
ヤーボンディング法やTape Automate Bonding （ＴＡ
Ｂ）法で実装基板上の端子に接続するのが非常に困難に
なってきた。またワイヤーボンディング法やＴＡＢ法で
実装基板上に実装した場合、実装外形が大型化するとい
う問題がある。これらの問題を解決する実装方法とし
て、半導体チップの入出力端子上にバンプと呼ばれる突
起状電極を形成し、対向する実装基板の電極に接続する
フリップチップ接続法が注目を集めている。フリップチ
ップ接続法は、スーパーコンピュータや大型汎用コンピ
ュータの一部に使用されていたが、近年パーソナルコン
ピューターや携帯機器等の民生機器にも使用されようと
している。フリップチップ接続法は、通常半導体チップ
の入出力端子にバンプ電極を形成した後、このバンプ電
極を実装基板上の電極に接続する工程をとる。しかし半
導体チップの種類や実装プロセスの方法によっては、実
装基板上の電極にバンプ電極を形成した後、半導体チッ
プ上の入出力端子に接続する場合もある。フリップチッ
プ接続法を用いれば、実装外形はチップ自体の面積と同
じになり、さらにパッケージを必要としないため、装置
の小型軽量化が容易に行える。また半導体チップの入出
力端子が多くなっても容易に実装できるといった特徴が
ある。バンプ電極は、金を電気めっきやボールボンディ
ングを用いて電極上に形成したり、ハンダを真空蒸着や
電気めっきを用いて電極上に形成する方法がある。特に
はんだバンプは、接続時にハンダを溶融させて接続する
際、半導体チップの位置合わせを自己整合的に行う、い
わゆるセルフアライン効果が大きい。これによって多数
の微細パッドを持つ半導体チップには、一般的にはんだ
バンプが使用されている。一方ハンダは酸化しやすいた
め、その表面は酸化膜に覆われており、フリップチップ
接続する際ハンダ酸化膜を除去しなければならない。こ
の除去方法として、一般的に液体状のフラックスをバン
プ部分に塗布し、酸化膜を還元反応により除去し、接続
工程後残留フラックスをフロン液により洗浄していた。
ところが、近年の環境問題において、フロンの使用を全
廃する方向に世界規模で動いており、フラックスおよび
フロン洗浄液を用いないハンダバンプによるフリップチ
ップ接続プロセスが望まれている。この要求に対して、
超音波を印加することによりハンダ酸化膜を破る方法
（特開昭63-66949）や、レーザー光を照射することによ
りハンダ突起状電極を急激に加熱してはんだ表面の酸化
膜を破る方法（例えばProceeding of 2st Symposium
“Microjoining and Assembly Technology in Ele
ctronics（1996）”,pp45-48）が提案されている。とこ
ろが、超音波を印加する方法では、超音波により半導体
チップが破損する恐れがある。また半導体装置全体に超
音波を印加する必要があるため出力の大きな超音波振動
子が必要となり、実装装置全体が大型化し、コストの増
加につながるという問題がる。またレーザー光を照射す
る方法では、ハンダバンプのみにレーザー光をあてるこ
とができず、ハンダバンプの周辺部分がレーザー光によ
り加熱されて熱変形するという問題がある。また熱変形
を避けるため高耐熱性を有する材料を実装基板に使う
と、基板の加工可能な条件の範囲が狭くなるという問題
がある。
【０００３】
【発明が解決しようとする課題】以上述べたようにハン
ダバンプの表面酸化膜を除去する方法として、超音波印
加法やレーザー照射法では、半導体チップの破損、実装
装置の大型化、基板の熱変形、加工困難性といった問題
がある。本発明は上記問題に鑑みてなされたもので、ハ
ンダバンプの酸化膜を容易に除去できる半導体装置の構
造を提供することを目的とする。
ダバンプの表面酸化膜を除去する方法として、超音波印
加法やレーザー照射法では、半導体チップの破損、実装
装置の大型化、基板の熱変形、加工困難性といった問題
がある。本発明は上記問題に鑑みてなされたもので、ハ
ンダバンプの酸化膜を容易に除去できる半導体装置の構
造を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、実装基板と、この実装基板上に形成され
た第１の電極と、この第１の電極上に形成されたハンダ
からなるバンプ電極と、このバンプ電極に、第２の電極
を介して接続された半導体チップとを具備し、前記第１
の電極と第２の電極のうち少なくとも一方の電極の前記
バンプ電極と接している面に、１ミクロン以上の凹凸を
複数個形成したことを特徴とする半導体装置を提供す
る。
に、本発明は、実装基板と、この実装基板上に形成され
た第１の電極と、この第１の電極上に形成されたハンダ
からなるバンプ電極と、このバンプ電極に、第２の電極
を介して接続された半導体チップとを具備し、前記第１
の電極と第２の電極のうち少なくとも一方の電極の前記
バンプ電極と接している面に、１ミクロン以上の凹凸を
複数個形成したことを特徴とする半導体装置を提供す
る。
【０００５】また本発明は、前記凹凸が形成された電極
の凹部底面の少なくとも一部が、Ti層であることを特徴
とする半導体装置を提供する。また本発明では、先ず半
導体チップに弱い加重をかけて、ハンダバンプを複数の
凹凸を有する電極に押し当てる。このとき電極の凹凸形
状の角部によって、ハンダバンプが変形し表面の酸化膜
が破れる。次にハンダをリフローし接続する。こうする
ことでフラックスを用いることなくハンダ付けが可能と
なる。さらに、凹部の底面にTi層を形成しておくこと
で、ハンダ酸化膜中の酸素がTiにゲッタリングされ結合
し、より効果的に酸化膜を除去できる。
の凹部底面の少なくとも一部が、Ti層であることを特徴
とする半導体装置を提供する。また本発明では、先ず半
導体チップに弱い加重をかけて、ハンダバンプを複数の
凹凸を有する電極に押し当てる。このとき電極の凹凸形
状の角部によって、ハンダバンプが変形し表面の酸化膜
が破れる。次にハンダをリフローし接続する。こうする
ことでフラックスを用いることなくハンダ付けが可能と
なる。さらに、凹部の底面にTi層を形成しておくこと
で、ハンダ酸化膜中の酸素がTiにゲッタリングされ結合
し、より効果的に酸化膜を除去できる。
【０００６】
【発明の実施の形態】本発明の実施例を図面を用いて説
明する。図１は、本発明に係る半導体装置の一部を示す
断面図である。配線基板１上に複数の凹凸形状を有する
電極２が形成されている。配線基板１は、例えばプリン
ト配線基板やセラミック基板を用いることができる。電
極２の材料は銅が一般的であるが、ニッケルや金もしく
はそれらを多層化した構造でもよい。対向電極の凹部３
の深さは１ミクロン以上あれば、ハンダバンプの酸化膜
を十分に破ることが可能となる。図２に本発明に、半導
体チップ５の入出力端子８上に形成されたハンダバンプ
６を、配線基板１上の対向電極２に加重をかけて接続す
る図を示す。ハンダバンプ６と対向電極２の間に加重が
かかると、図中７で示す部分で、ハンダは変形し酸化膜
が破れる。この変形は、ハンダ材料が銅よりも降伏応力
が小さいためおこる。ハンダは銅よりも降伏応力が約１
桁も小さく容易に変形させることができる。この後ハン
ダバンプをリフローさせ本接合させることができる。図
３は電極２の凹部３の底部にＴｉ膜４を形成した例であ
る。同一部には同一符号を付してある。Ｔｉ材料は酸素
と結合しやすく、加重で変形させたハンダバンプ６の酸
化膜の酸素を吸収し、酸化膜を残さないという効果が得
られる。こうすることでより高い歩留、信頼性の向上を
図れる。次に、この対向電極２のに凹凸を形成するプロ
セスについて説明する。実装基板１としてプリント配線
基板を用いる。まず、基板１上にあらかじめ接着されて
いる銅箔をフリップチップ接続が可能な電極２の寸法に
フォトリソグラフィ技術によりパターニングする。次に
このパターニングされた電極上にレジストを形成し、露
光現像によって凸部を形成したい部分にパターンを残
す。次に凹部をエッチングにより形成する。このとき凹
部の深さは、エッチングレイトの管理により、自由に設
定できる。ここでＴｉ膜を凹部の底部に形成する場合
は、スパッタなどの真空プロセスでＴｉ薄膜を凹凸が形
成された電極２上全面に形成し、フォトリソグラフィに
よりパターニングしてＴｉ薄膜を凹部底面に残せばよ
い。電極２の凹部の深さを０．１μｍ、０．５μｍ、
１．０μｍ、５．０μｍ、１０．０μｍにした場合、酸
化膜を十分に破って良好に接合したかどうかを測定し
た。実験結果を表１に示す。本実験では、プリント配線
基板１上の銅箔（厚さ３５ミクロン）をエッチングする
ことで１５０ミクロンＸ１５０ミクロンの電極パターン
を形成し、その後フォトリソグラフィ法によって、電極
２の凹凸を加工した。このとき凸部、凹部とも５０ミク
ロンＸ５０ミクロンになるようにパターニングした。半
導体チップ５の入出力端子８上には、ハンダバンプ６を
めっきにより作成した。ハンダバンプ６に１個あたり１
０ｇの加重をかけ１２０℃で仮付けしたあと、２５０℃
でリフローした。ここでは共晶ハンダを用いた。
明する。図１は、本発明に係る半導体装置の一部を示す
断面図である。配線基板１上に複数の凹凸形状を有する
電極２が形成されている。配線基板１は、例えばプリン
ト配線基板やセラミック基板を用いることができる。電
極２の材料は銅が一般的であるが、ニッケルや金もしく
はそれらを多層化した構造でもよい。対向電極の凹部３
の深さは１ミクロン以上あれば、ハンダバンプの酸化膜
を十分に破ることが可能となる。図２に本発明に、半導
体チップ５の入出力端子８上に形成されたハンダバンプ
６を、配線基板１上の対向電極２に加重をかけて接続す
る図を示す。ハンダバンプ６と対向電極２の間に加重が
かかると、図中７で示す部分で、ハンダは変形し酸化膜
が破れる。この変形は、ハンダ材料が銅よりも降伏応力
が小さいためおこる。ハンダは銅よりも降伏応力が約１
桁も小さく容易に変形させることができる。この後ハン
ダバンプをリフローさせ本接合させることができる。図
３は電極２の凹部３の底部にＴｉ膜４を形成した例であ
る。同一部には同一符号を付してある。Ｔｉ材料は酸素
と結合しやすく、加重で変形させたハンダバンプ６の酸
化膜の酸素を吸収し、酸化膜を残さないという効果が得
られる。こうすることでより高い歩留、信頼性の向上を
図れる。次に、この対向電極２のに凹凸を形成するプロ
セスについて説明する。実装基板１としてプリント配線
基板を用いる。まず、基板１上にあらかじめ接着されて
いる銅箔をフリップチップ接続が可能な電極２の寸法に
フォトリソグラフィ技術によりパターニングする。次に
このパターニングされた電極上にレジストを形成し、露
光現像によって凸部を形成したい部分にパターンを残
す。次に凹部をエッチングにより形成する。このとき凹
部の深さは、エッチングレイトの管理により、自由に設
定できる。ここでＴｉ膜を凹部の底部に形成する場合
は、スパッタなどの真空プロセスでＴｉ薄膜を凹凸が形
成された電極２上全面に形成し、フォトリソグラフィに
よりパターニングしてＴｉ薄膜を凹部底面に残せばよ
い。電極２の凹部の深さを０．１μｍ、０．５μｍ、
１．０μｍ、５．０μｍ、１０．０μｍにした場合、酸
化膜を十分に破って良好に接合したかどうかを測定し
た。実験結果を表１に示す。本実験では、プリント配線
基板１上の銅箔（厚さ３５ミクロン）をエッチングする
ことで１５０ミクロンＸ１５０ミクロンの電極パターン
を形成し、その後フォトリソグラフィ法によって、電極
２の凹凸を加工した。このとき凸部、凹部とも５０ミク
ロンＸ５０ミクロンになるようにパターニングした。半
導体チップ５の入出力端子８上には、ハンダバンプ６を
めっきにより作成した。ハンダバンプ６に１個あたり１
０ｇの加重をかけ１２０℃で仮付けしたあと、２５０℃
でリフローした。ここでは共晶ハンダを用いた。
【０００７】
【表１】 接合結果は、接合した半導体チップ５をシェアテスター
で剥離し、ハンダバンプ６のどの部分が切断したかで判
断した。合格（○）としたモードは、ハンダ部で破壊し
たもので、ハンダバンプ６と電極２との界面で破壊した
ものを（×）とした。ハンダバンプ６と電極２との界面
で破壊したものは、十分に酸化膜が破れず接続強度が低
い。接続強度は、合格したモードではバンプ１個あたり
５０ｇ以上であり、不合格モードでは５ｇ以下である。
この実験結果から凹部の深さは、１ミクロン以上あれば
よいことがわかる。また凹凸の形成方法としては以下に
挙げる方法がある。先ず実装基板としてセラミックなど
の無機基板１を用意し、この基板１上に対向電極を形成
するを開口するようにレジスト膜を形成する。次に電気
めっきによって所望厚さの電極２を形成する。次に電極
２上の凸部が形成される部分を開口するようにレジスト
膜を形成する。さらに電気めっきによって所望の高さの
凸部を形成する。このようにして複数の凹凸が形成され
た電極を形成できる。上記実施例では、実装基板側の電
極に凹凸を形成したが、半導体チップ側の電極に凹凸を
形成して、基板側にハンダバンプを形成して実装しても
よい。
で剥離し、ハンダバンプ６のどの部分が切断したかで判
断した。合格（○）としたモードは、ハンダ部で破壊し
たもので、ハンダバンプ６と電極２との界面で破壊した
ものを（×）とした。ハンダバンプ６と電極２との界面
で破壊したものは、十分に酸化膜が破れず接続強度が低
い。接続強度は、合格したモードではバンプ１個あたり
５０ｇ以上であり、不合格モードでは５ｇ以下である。
この実験結果から凹部の深さは、１ミクロン以上あれば
よいことがわかる。また凹凸の形成方法としては以下に
挙げる方法がある。先ず実装基板としてセラミックなど
の無機基板１を用意し、この基板１上に対向電極を形成
するを開口するようにレジスト膜を形成する。次に電気
めっきによって所望厚さの電極２を形成する。次に電極
２上の凸部が形成される部分を開口するようにレジスト
膜を形成する。さらに電気めっきによって所望の高さの
凸部を形成する。このようにして複数の凹凸が形成され
た電極を形成できる。上記実施例では、実装基板側の電
極に凹凸を形成したが、半導体チップ側の電極に凹凸を
形成して、基板側にハンダバンプを形成して実装しても
よい。
【０００８】
【発明の効果】以上説明したように、ハンダバンプを接
続する際、対向する電極に複数の凹凸を設けることによ
って、環境に多大な影響を与えるフラックス洗浄用フロ
ン液を使用しなくてもフリップチップ接続が可能とな
る。また、対向電極の構造に凹凸を形成するだけなの
で、従来のような酸化膜除去のためのレーザーや超音波
装置が不要であり、コストの低減も可能である。
続する際、対向する電極に複数の凹凸を設けることによ
って、環境に多大な影響を与えるフラックス洗浄用フロ
ン液を使用しなくてもフリップチップ接続が可能とな
る。また、対向電極の構造に凹凸を形成するだけなの
で、従来のような酸化膜除去のためのレーザーや超音波
装置が不要であり、コストの低減も可能である。
【図１】本発明の半導体装置の配線基板と電極構造を示
す図
す図
【図２】本発明の半導体装置のハンダバンプ接続の様子
を示す図
を示す図
【図３】本発明の半導体装置の配線基板と電極構造を示
す図
す図
１…配線基板 ２…対向電極 ３…凹部 ４…Ｔｉ膜 ５…半導体チップ ６…ハンダバンプ ７…変形部分 ８…半導体チップの入出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 浩 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 森 三樹 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (2)
- 【請求項１】実装基板と、この実装基板上に形成された
第１の電極と、この第１の電極上に形成されたハンダか
らなるバンプ電極と、このバンプ電極に、第２の電極を
介して接続された半導体チップとを具備し、前記第１の
電極と第２の電極のうち少なくとも一方の電極の前記バ
ンプ電極と接している面に、１ミクロン以上の凹凸を複
数個形成したことを特徴とする半導体装置。 - 【請求項２】前記凹凸部が形成された電極の凹部底面の
少なくとも一部が、Ti層であることを特徴とする請求項
１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6268397A JPH10256458A (ja) | 1997-03-17 | 1997-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6268397A JPH10256458A (ja) | 1997-03-17 | 1997-03-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256458A true JPH10256458A (ja) | 1998-09-25 |
Family
ID=13207338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6268397A Pending JPH10256458A (ja) | 1997-03-17 | 1997-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256458A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806560B2 (en) | 2000-07-04 | 2004-10-19 | Nec Corporation | Semiconductor device and method for fabricating same |
| KR100699874B1 (ko) | 2005-11-08 | 2007-03-28 | 삼성전자주식회사 | 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조 |
| KR100873041B1 (ko) * | 2002-06-12 | 2008-12-09 | 삼성테크윈 주식회사 | 반도체 팩키지의 범프와 동박 회로 패턴 사이의 접속 방법및,그를 위한 반도체 팩키지의 범프 구조 |
| JP2012227484A (ja) * | 2011-04-22 | 2012-11-15 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2012243840A (ja) * | 2011-05-17 | 2012-12-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2013065902A (ja) * | 2007-06-26 | 2013-04-11 | Headway Technologies Inc | キャパシタおよびその製造方法並びにキャパシタユニット |
-
1997
- 1997-03-17 JP JP6268397A patent/JPH10256458A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806560B2 (en) | 2000-07-04 | 2004-10-19 | Nec Corporation | Semiconductor device and method for fabricating same |
| US7109067B2 (en) | 2000-07-04 | 2006-09-19 | Nec Corporation | Semiconductor device and method for fabricating same |
| KR100873041B1 (ko) * | 2002-06-12 | 2008-12-09 | 삼성테크윈 주식회사 | 반도체 팩키지의 범프와 동박 회로 패턴 사이의 접속 방법및,그를 위한 반도체 팩키지의 범프 구조 |
| KR100699874B1 (ko) | 2005-11-08 | 2007-03-28 | 삼성전자주식회사 | 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조 |
| JP2013065902A (ja) * | 2007-06-26 | 2013-04-11 | Headway Technologies Inc | キャパシタおよびその製造方法並びにキャパシタユニット |
| JP2012227484A (ja) * | 2011-04-22 | 2012-11-15 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2012243840A (ja) * | 2011-05-17 | 2012-12-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6354738A (ja) | ハンダ付け法 | |
| US7309924B2 (en) | UBM for fine pitch solder ball and flip-chip packaging method using the same | |
| JP2008277733A (ja) | 半導体装置 | |
| JPH10270498A (ja) | 電子装置の製造方法 | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JPH04137630A (ja) | 半導体装置 | |
| JPH10256458A (ja) | 半導体装置 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001144123A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3423727B2 (ja) | フリップチップ接合方法 | |
| JP2007073817A (ja) | 半導体装置の製造方法 | |
| JP2000228006A (ja) | ボンディングパットおよびバンプを用いた接合体、および磁気ヘッド装置 | |
| JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
| JP2990968B2 (ja) | 半導体チップの実装構造 | |
| JP3412672B2 (ja) | 半導体装置、およびこの半導体装置の製造方法 | |
| JP3264072B2 (ja) | 電子部品およびその製造方法 | |
| JP3770321B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002083841A (ja) | 実装構造及びその製造方法 | |
| JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JP3283947B2 (ja) | 半導体装置およびその製造方法 | |
| JP3235456B2 (ja) | チップの実装方法 | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002141370A (ja) | 半導体装置とその製造方法及び製造装置ならびに半導体装置の実装方法 |