JP2001144123A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JP2001144123A
JP2001144123A JP2000263469A JP2000263469A JP2001144123A JP 2001144123 A JP2001144123 A JP 2001144123A JP 2000263469 A JP2000263469 A JP 2000263469A JP 2000263469 A JP2000263469 A JP 2000263469A JP 2001144123 A JP2001144123 A JP 2001144123A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
semiconductor
electrode
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000263469A
Other languages
English (en)
Inventor
Hiroshi Haji
宏 土師
Seiji Sakami
省二 酒見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000263469A priority Critical patent/JP2001144123A/ja
Publication of JP2001144123A publication Critical patent/JP2001144123A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 信頼性に優れた半導体装置の製造方法および
半導体装置を提供することを目的とする。 【解決手段】 外部接続用の電極2が形成された電極形
成面上を樹脂で封止した半導体装置を製造する半導体装
置の製造方法において、複数の半導体素子が形成された
半導体ウェハ1の電極形成面にこの電極形成面を封止す
る封止機能を有する樹脂層3を形成する。この樹脂層形
成工程後に、半導体ウェハ1の裏面を機械的な研削加工
により削り取り、半導体ウェハ1を薄化する。これによ
り、薄化時に半導体ウェハ1は樹脂層3によって補強さ
れているため均一な薄化が行えるとともに、保護シート
を用いないことから従来発生していた保護シート剥離時
の破損やダメージが発生せず、更に薄化後の半導体ウェ
ハ1は樹脂層3によって補強され、切断(分割)時の外
力によるダメージが防止される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の外部
接続用の電極上に導電部を形成する半導体装置の製造方
法および半導体装置に関するものである。
【0002】
【従来の技術】電子機器の基板などに実装される半導体
装置は、ウェハ状態で回路パターン形成が行われた半導
体素子の外部接続用電極に、リードフレームのピンや金
属バンプなどを接続し、この接続部分を含む半導体素子
全体を樹脂モールドで封止して半導体装置とするパッケ
ージング工程を経て製造されている。
【0003】ところで最近の電子機器の小型化に伴い、
半導体装置の小型化も一段と進展している。中でも半導
体素子を極限まで薄くする取り組みが活発であり、薄く
研削された半導体ウェハを半導体素子毎に分割し、個片
の半導体をパッケージング工程に供給している。この薄
化工程では、従来はウェハを粘着材が塗布された保護シ
ートに貼りつけて補強した状態で研削加工が行われてい
た。そして加工後には、粘着材の粘着性を下げる処理を
行った後に、薄化されたウェハから保護シートを剥離し
ていた。
【0004】
【発明が解決しようとする課題】しかしながら、薄化さ
れた半導体ウェハは外力に対する強度が弱いことから保
護シートの剥離の際にダメージを受けやすく、また無事
剥離が行われ個片に分割された半導体素子についても、
樹脂封止の際の熱応力によって発生するヒートクラック
などの不具合が発生しやすく、製品の信頼性確保が困難
であるという問題点があった。また、この方法で用いら
れる保護シートは消耗品であり使用後に廃棄されること
から廃棄物を増加させ、コスト面や環境保護の観点から
も望ましい方法とはいえないものであった。
【0005】そこで本発明は、信頼性に優れた半導体装
置の製造方法および半導体装置を提供することを目的と
する。
【0006】
【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、半導体素子の外部接続用の電極が形成
された電極形成面上を樹脂で封止した半導体装置を製造
する半導体装置の製造方法であって、複数の半導体素子
が形成された半導体ウェハの電極形成面にこの電極形成
面を封止する封止機能を有する樹脂層を形成する樹脂層
形成工程と、この樹脂層形成工程後に前記半導体ウェハ
の裏面を削る薄化工程とを含む。
【0007】請求項2記載の半導体装置の製造方法は、
半導体素子の外部接続用の電極が形成された電極形成面
上を樹脂で封止した半導体装置を製造する半導体装置の
製造方法であって、複数の半導体素子が形成された半導
体ウェハの電極上にこの電極と導通する導電部を形成す
る導電部形成工程と、導電部形成工程後の電極形成面に
この電極形成面を封止する封止機能を有する樹脂層を形
成する樹脂層形成工程と、この樹脂層形成工程後に前記
半導体ウェハの裏面を削る薄化工程とを含む。
【0008】請求項3記載の半導体装置の製造方法は、
半導体素子の外部接続用の電極が形成された電極形成面
上を樹脂で封止した半導体装置を製造する半導体装置の
製造方法であって、複数の半導体素子が形成された半導
体ウェハを半導体素子の境界線に沿って切断する切断工
程と、この切断工程後の半導体ウェハの電極形成面にこ
の電極形成面を封止する封止機能を有する樹脂層を形成
する樹脂層形成工程と、この樹脂層形成工程後に前記半
導体ウェハの裏面を削る薄化工程とを含む。
【0009】請求項4記載の半導体装置の製造方法は、
請求項1、2、3のいずれかに記載の半導体装置の製造
方法であって、前記薄化工程において、機械的な研削加
工、プラズマエッチング処理、薬剤を使用する化学エッ
チング処理の少なくともひとつを行うようにした。
【0010】請求項5記載の半導体装置は、半導体素子
の外部接続用の電極が形成された電極形成面上を樹脂で
封止した半導体装置であって、複数の半導体素子が形成
された半導体ウェハの電極形成面にこの電極形成面を封
止する封止機能を有する樹脂層を形成する樹脂層形成工
程と、この樹脂層形成工程後に前記半導体ウェハの裏面
を削る薄化工程とを含む半導体装置の製造方法によって
製造された。
【0011】請求項6記載の半導体装置は、半導体素子
の外部接続用の電極が形成された電極形成面上を樹脂で
封止した半導体装置であって、複数の半導体素子が形成
された半導体ウェハの電極上にこの電極と導通する導電
部を形成する導電部形成工程と、導電部形成工程後の電
極形成面にこの電極形成面を封止する封止機能を有する
樹脂層を形成する樹脂層形成工程と、この樹脂層形成工
程後に前記半導体ウェハの裏面を削る薄化工程とを含む
半導体装置の製造方法によって製造された。
【0012】請求項7記載の半導体装置は、半導体素子
の外部接続用の電極が形成された電極形成面上を樹脂で
封止した半導体装置であって、複数の半導体素子が形成
された半導体ウェハを半導体素子の境界線に沿って切断
する切断工程と、この切断工程後の半導体ウェハの電極
形成面にこの電極形成面を封止する封止機能を有する樹
脂層を形成する樹脂層形成工程と、この樹脂層形成工程
後に前記半導体ウェハの裏面を削る薄化工程とを含む半
導体装置の製造方法によって製造された。
【0013】請求項8記載の半導体装置は、請求項5、
6、7のいずれかに記載の半導体装置であって、前記薄
化工程において、機械的な研削加工、プラズマエッチン
グ処理、薬剤を使用する化学エッチング処理の少なくと
もひとつを行うようにした。
【0014】本発明によれば、半導体ウェハの電極形成
面にこの電極形成面を封止する封止機能を有する樹脂層
を形成する樹脂層形成工程の後に前記半導体ウェハの裏
面を削る薄化を行うことにより、半導体ウェハを樹脂層
により補強した状態で薄化を行うことができ均一な薄化
が行えるとともに、保護シートを用いないことから従来
発生していた保護シート剥離時の破損やダメージが発生
せず、更に薄化後の切断時(分割時)にも半導体ウェハ
は樹脂層よって補強されており、切断時の外力によるダ
メージを防止することができる。
【0015】
【発明の実施の形態】(実施の形態1)図1、図2は本
発明の実施の形態1の半導体装置の製造方法の工程説明
図である。なお、図1、図2は半導体装置の製造方法を
工程順に示している。
【0016】図1(a)において、1は複数の半導体素
子が形成された半導体ウェハである。半導体ウェハ1の
上面には、外部接続用の電極2が形成されている。この
半導体ウェハ1は、この後の樹脂層形成での熱応力に十
分耐える厚さ(約1mm)を有している。
【0017】次に図1(b)に示すように、半導体ウェ
ハ1の上面の電極形成面には、樹脂層3が形成される。
この樹脂層3は、半導体ウェハ1の表面を保護するのみ
ならず、半導体ウェハ1から半導体素子が切り出されて
個片の半導体装置として完成した後においてもそのまま
封止用の樹脂として機能する。
【0018】したがって樹脂層3に用いる樹脂材料に
は、半導体素子を保護するための封止機能に優れたもの
が選定される。ここに述べる封止機能とは、半導体素子
を構成する機能材料、特に、電極を構成するアルミ、
銅、クロム、チタンなどの金属を溶解、腐食や電食から
保護する機能を意味する。すなわち、樹脂層3に用いる
樹脂材料は、耐湿性、耐マイグレーション性、外力に対
する十分な強度、電気絶縁性等、封止材として満足でき
る性能を有するものでなければならない。このような樹
脂は、一般に半導体装置の製造に用いられているものが
使用可能である。さらに本発明の効果を高めるために、
樹脂中にシリカ、アルミナ、ジルコニア、石英繊維、ガ
ラス繊維、樹脂繊維等のフィラーを混合して機械強度を
高めたものを用いてもよい。さらに、樹脂中に、イオン
性不純物を吸着する無機微粉末を添加することは、電極
の保護や、マイグレーション防止に特に効果がある。こ
の機能を有する無機微粉末の例としては、東亜合成化学
工業(株)の商品名「IXE」がある。
【0019】樹脂層3は半導体装置に対し上記保護機能
をおよぼすだけでなく、さらに、半導体装置が回路基板
に実装された場合に有効な機能を発揮する。すなわち、
本発明の半導体装置は後に記載するように極めて薄い半
導体ウェハを使用するものである。半導体装置は、回路
基板にバンプを介して実装されるが、実装する際または
その後の各種ストレスにより、回路基板と電極との接続
部分に断線などが生じる場合がある。このストレスは半
導体素子が薄くなるに従い小さくなることが知られてい
る。本発明の半導体装置は、極めて薄い半導体ウェハを
使用することにより、発生するストレス(応力)を小さ
くすることができ、さらに樹脂層3の応力緩和機能によ
りこのストレスを吸収して安定した接続信頼性が得られ
る。
【0020】樹脂層形成の方法としては、樹脂膜の貼付
や樹脂塗布などが用いられる。樹脂膜貼付による方法
は、エポキシ樹脂やポリイミド樹脂などの樹脂材料をシ
ート状に加工した樹脂膜の片面に接着剤をコートしたも
のを半導体ウェハ1上面に貼付した後に、加熱により接
着剤を熱硬化させて樹脂膜を半導体ウェハ1に密着させ
るものである。また、接着剤を用いなくても、B-ステ
ージのシート状エポキシ樹脂を加熱して貼り付けた後、
熱硬化しても良い。
【0021】樹脂塗布は、液状樹脂を半導体ウェハ1の
電極形成面に所定厚さで塗布するものである。この場合
は、熱硬化以外に、光硬化、電子線硬化などの手段を採
用することができる。
【0022】次に樹脂層3が形成された半導体ウェハ1
は薄化工程に送られる。ここでは、図1(c)に示すよ
うに、半導体ウェハ1の裏面、すなわち樹脂層3が形成
された面の反対面側を機械的な研削加工によって削り取
り、半導体ウェハ1を300μm以下、好ましくは約1
00μm程度に薄化する。この研削加工においては、半
導体ウェハ1は既に樹脂層3が形成されて補強された状
態にあるため、研削加工時の半導体ウェハ1へのダメー
ジや破壊が防止される。また樹脂層3で補強されている
ので50μmまで薄化できる。
【0023】なお、この薄化工程においては、機械的な
研削加工以外にもプラズマエッチングやエッチング用の
薬剤を使用する化学エッチングを使用しても良い。プラ
ズマエッチングではプラズマ発生用のガスとしてフッ素
系もしくは塩素系のガスを使用する。化学エッチングで
シリコンウェハをエッチングする場合は、エッチングの
薬剤としてフッ酸と硝酸との混合液が使用できる。
【0024】さらに、機械研削された後の半導体ウェハ
1の裏面をプラズマエッチング処理もしくは化学エッチ
ングするようにしてもよい。このプラズマエッチング処
理もしくは化学エッチングにより、研削加工によって形
成された半導体ウェハ1の裏面のマイクロクラック層を
除去することができ、半導体ウェハ1の強度を向上させ
るという効果を得ることができる。
【0025】次に図2(a)に示すように、樹脂層3に
貫通孔が形成される。この貫通孔形成にはレーザ加工が
用いられ、電極2に対応した位置にレーザ光を照射する
ことにより、樹脂層3には電極2の表面に到達する貫通
孔4が形成される。次いで図2(b)に示すように、貫
通孔4内にはペースト状の導電材であるクリーム半田5
が充填される。
【0026】次に、貫通孔4内に充填されたクリーム半
田5上には、図2(c)に示すように半田ボール6が搭
載される。そしてこの後、半導体ウェハ1をリフロー工
程に送り加熱することにより、クリーム半田5および半
田ボール6が溶融し、溶融半田が固化した後には電極2
と導通する半田バンプ6’が樹脂層3上に突出して形成
される。次に半田バンプ形成後の半導体ウェハ1は切断
工程に送られ、半導体ウェハ1を構成する各半導体素子
1’毎に個片に切断される。これにより、外部接続用電
極の電極形成面が樹脂層3によって封止された半導体装
置7が完成する。
【0027】このようにして製造された半導体装置7
は、従来方法によって製造された同様の半導体装置と比
較して、下記のような優れた特性を有している。まず、
本実施の形態に示す半導体装置の製造方法では、半導体
ウェハ1の電極形成面を樹脂層3によって封止した後に
研削による薄化を行っているため、半導体ウェハ1は従
来の保護シートを用いる方法と比較してより強固に補強
されている。このため、研削時には従来より半導体ウェ
ハ1を更に薄く、しかもダメージを与えることなく研削
することが可能となる。そして従来方法において行われ
ていた薄化後の保護シートの剥離工程が存在しないこと
から、従来この剥離時の外力により、さらには切断時の
外力により発生していた半導体ウェハ1へのダメージが
なく、信頼性にすぐれた半導体装置が実現される。ま
た、消耗品である保護シートを用いないことから、使用
後の保護シートを廃棄することによって生じる廃棄物処
理の必要がない。
【0028】(実施の形態2)図3、図4は本発明の実
施の形態2の半導体装置の製造方法の工程説明図であ
る。なお、図3、図4は半導体装置の製造方法を工程順
に示している。
【0029】図3(a)において、11は実施の形態1
に示す半導体ウェハと同様に、複数の半導体素子が形成
された半導体ウェハであり、上面には外部接続用の電極
12が形成されている。この電極12上面には、図3
(b)に示すように導電部13が形成される。導電部1
3は電極12の上面に金属メッキ層を積層することによ
り形成される。次いで、導電部13が形成された半導体
ウェハ11は樹脂封止される。ここでは半導体ウェハ1
1の電極形成面に封止機能を有する樹脂層14が形成さ
れる。樹脂層14には、実施の形態1における樹脂層3
と同様の材質が用いられる。
【0030】次に樹脂層14が形成された半導体ウェハ
11は薄化工程に送られ、図4(a)に示すように半導
体ウェハ11の裏面を実施の形態1と同様に研削加工に
より削り取って薄化する。この研削加工においては、半
導体ウェハ11は樹脂層14によって補強されているた
め、実施の形態1と同様に研削加工時の半導体ウェハ1
1へのダメージや破壊が防止される。なお、この薄化工
程においては、実施の形態1と同様に、機械的な研削加
工以外にも薬剤を使用した化学エッチングやプラズマエ
ッチングにより半導体ウェハ11の裏面の表層を除去す
る方法を用いてもよい。さらに、機械研削された後の半
導体ウェハ11の裏面を化学エッチングやプラズマエッ
チング処理するようにしてもよい。
【0031】この後、図4(b)に示すように導電部1
3上には半田ボール15が搭載される。そしてその後半
導体ウェハ11をリフロー工程に送り加熱することによ
り、半田ボール15が溶融して導電部13に接合され、
溶融半田が固化することにより電極12と導通する半田
バンプ15’(図4(c))が樹脂層14の上面から突
出して形成される。
【0032】この後実施の形態1と同様に、半導体ウェ
ハ11は図4(c)に示すように各半導体素子11’毎
に個片に切断され、外部接続用電極の電極形成面が樹脂
層14によって封止された半導体装置16が完成する。
この半導体装置16も、実施の形態1における半導体装
置7と同様の優れた特性を有している。
【0033】なお、実施の形態2においては、導電部1
3をワイヤボンディングによって形成されるワイヤバン
プや、金属ボールを接合して形成されるボールバンプと
してもよい。ワイヤバンプやボールバンプは、メッキの
場合と比較して低コストで導電部13を形成できるとい
うメリットがある。
【0034】(実施の形態3)図5、図6は本発明の実
施の形態3の半導体装置の製造方法の工程説明図であ
る。なお、図3、図4は半導体装置の製造方法を工程順
に示している。
【0035】図5(a)において、21は実施の形態1
に示す半導体ウェハと同様に、複数の半導体素子が形成
された半導体ウェハであり、上面には外部接続用の電極
22が形成されている。半導体ウェハ21の下面には、
保護シート23が貼付されている。保護シート23は樹
脂膜23aに粘着層23bを塗布したものであり、半導
体ウェハに貼付されることにより半導体ウェハ21を補
強する役割を有する。
【0036】半導体ウェハ21は、保護シート23によ
って補強された状態で切断工程に送られ、図5(b)に
示すように各半導体素子21’の境界線に沿って切断さ
れる。これにより、半導体ウェハ21は保護シート23
によって各個片の半導体素子21’が連結された状態と
なる。
【0037】次にこの状態で、図5(c)に示すように
半導体ウェハ21(各個片の半導体素子21’が連結さ
れたものを示す。以下、半導体ウェハ21という場合に
は、半導体素子21’の連結体を意味している。)の電
極形成面には、樹脂層24が形成される。この樹脂層2
4は実施の形態1、2における樹脂層3,14と同様
に、電極形成面を封止する機能を有するものである。
【0038】次に、樹脂層24が形成された半導体ウェ
ハ21から保護シート23が剥離される。これにより図
5(d)に示すように半導体ウェハ21は、樹脂層24
によって電極形成面が封止された状態となる。そしてこ
の状態で半導体ウェハ21は薄化工程に送られ、各半導
体素子21’の裏面は機械的な研削加工により削り取ら
れ、薄化される。この研削加工において、半導体素子2
1’は樹脂層24によって補強された状態にあるため、
研削加工時の応力による破壊やダメージが発生しない。
なお、この薄化工程においては、実施の形態1と同様
に、機械的な研削加工以外にもプラズマエッチングによ
り半導体ウェハ21の裏面の表層を除去する方法を用い
てもよい。さらに、機械研削された後の半導体ウェハ2
1の裏面をプラズマエッチング処理するようにしてもよ
い。
【0039】この後、樹脂層24によって半導体素子2
1’が連結された状態の半導体ウェハ21は貫通孔形成
工程に送られる。ここでは実施の形態1と同様に、図6
(a)に示すように樹脂層24の電極22に対応した位
置に電極22の表面に到達する貫通孔25が形成され
る。次いで図6(b)に示すようにクリーム半田26が
貫通孔25内に充填され、更に図6(c)に示すように
クリーム半田26上に半田ボール27が搭載される。そ
して半導体ウェハ21をリフロー工程に送り加熱するこ
とにより、クリーム半田26および半田ボール27が溶
融し、電極22と導通する半田バンプ27’が樹脂層2
4上に突出して形成される。
【0040】この後、連結状態の半導体ウェハ21は切
断工程に送られ、図6(d)に示すように各半導体素子
21’の境界線に沿って樹脂層24を切断することによ
り、外部接続用電極の電極形成面が樹脂層24によって
封止された半導体装置28が完成する。この半導体装置
28も、実施の形態1の半導体装置7と同様の優れた特
性を有している。
【0041】以上、各実施の形態1、2および3に示す
ように、電極形成面を樹脂で封止した半導体装置の製造
において、半導体ウェハの電極形成面に封止機能を有す
る樹脂層を形成した後に、半導体ウェハの裏面を削る薄
化を行うことにより、十分に補強された状態で薄化を行
って均質な薄い半導体素子を実現できるとともに、薄化
後の保護シートの剥離を行う必要がないため、剥離時の
破壊やダメージの発生の心配がない。さらに、薄化工程
において消耗品である保護シートを使用する必要がない
ため、製造コストを低減できるとともに廃棄物の発生が
なく環境負荷を軽減できる。
【0042】
【発明の効果】本発明によれば、半導体ウェハの電極形
成面にこの電極形成面を封止する封止機能を有する樹脂
層を形成する樹脂層形成工程の後に前記半導体ウェハの
裏面を削る薄化を行うことにより、半導体ウェハを樹脂
層により補強した状態で薄化を行うことができ均一な薄
化が行えるとともに、保護シートを用いないことから従
来発生していた保護シート剥離時の破損やダメージが発
生せず、更に薄化後の切断時(分割時)にも半導体ウェ
ハは樹脂層よって補強されており、切断時の外力による
ダメージを防止して、半導体装置の信頼性を確保するこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体装置の製造方法
の工程説明図
【図2】本発明の実施の形態1の半導体装置の製造方法
の工程説明図
【図3】本発明の実施の形態2の半導体装置の製造方法
の工程説明図
【図4】本発明の実施の形態2の半導体装置の製造方法
の工程説明図
【図5】本発明の実施の形態3の半導体装置の製造方法
の工程説明図
【図6】本発明の実施の形態3の半導体装置の製造方法
の工程説明図
【符号の説明】
1、11、21 半導体ウェハ 1’、11’、21’ 半導体素子 2、12、22 電極 3、14、24 樹脂層 4、25 貫通孔 5、26 クリーム半田 6、15、27 半田ボール 7、16、28 半導体装置 13 導電部

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】半導体素子の外部接続用の電極が形成され
    た電極形成面上を樹脂で封止した半導体装置を製造する
    半導体装置の製造方法であって、複数の半導体素子が形
    成された半導体ウェハの電極形成面にこの電極形成面を
    封止する封止機能を有する樹脂層を形成する樹脂層形成
    工程と、この樹脂層形成工程後に前記半導体ウェハの裏
    面を削る薄化工程とを含むことを特徴とする半導体装置
    の製造方法。
  2. 【請求項2】半導体素子の外部接続用の電極が形成され
    た電極形成面上を樹脂で封止した半導体装置を製造する
    半導体装置の製造方法であって、複数の半導体素子が形
    成された半導体ウェハの電極上にこの電極と導通する導
    電部を形成する導電部形成工程と、導電部形成工程後の
    電極形成面にこの電極形成面を封止する封止機能を有す
    る樹脂層を形成する樹脂層形成工程と、この樹脂層形成
    工程後に前記半導体ウェハの裏面を削る薄化工程とを含
    むことを特徴とする半導体装置の製造方法。
  3. 【請求項3】半導体素子の外部接続用の電極が形成され
    た電極形成面上を樹脂で封止した半導体装置を製造する
    半導体装置の製造方法であって、複数の半導体素子が形
    成された半導体ウェハを半導体素子の境界線に沿って切
    断する切断工程と、この切断工程後の半導体ウェハの電
    極形成面にこの電極形成面を封止する封止機能を有する
    樹脂層を形成する樹脂層形成工程と、この樹脂層形成工
    程後に前記半導体ウェハの裏面を削る薄化工程とを含む
    ことを特徴とする半導体装置の製造方法。
  4. 【請求項4】前記薄化工程において、機械的な研削加
    工、プラズマエッチング処理、薬剤を使用する化学エッ
    チング処理の少なくともひとつを行うことを特徴とする
    請求項1、2、3のいずれかに記載の半導体装置の製造
    方法。
  5. 【請求項5】半導体素子の外部接続用の電極が形成され
    た電極形成面上を樹脂で封止した半導体装置であって、
    複数の半導体素子が形成された半導体ウェハの電極形成
    面にこの電極形成面を封止する封止機能を有する樹脂層
    を形成する樹脂層形成工程と、この樹脂層形成工程後に
    前記半導体ウェハの裏面を削る薄化工程とを含む半導体
    装置の製造方法によって製造されたことを特徴とする半
    導体装置。
  6. 【請求項6】半導体素子の外部接続用の電極が形成され
    た電極形成面上を樹脂で封止した半導体装置を製造する
    半導体装置の製造方法であって、複数の半導体素子が形
    成された半導体ウェハの電極上にこの電極と導通する導
    電部を形成する導電部形成工程と、導電部形成工程後の
    電極形成面にこの電極形成面を封止する封止機能を有す
    る樹脂層を形成する樹脂層形成工程と、この樹脂層形成
    工程後に前記半導体ウェハの裏面を削る薄化工程とを含
    む半導体装置の製造方法によって製造されたことを特徴
    とする半導体装置。
  7. 【請求項7】半導体素子の外部接続用の電極が形成され
    た電極形成面上を樹脂で封止した半導体装置を製造する
    半導体装置の製造方法であって、複数の半導体素子が形
    成された半導体ウェハを半導体素子の境界線に沿って切
    断する切断工程と、この切断工程後の半導体ウェハの電
    極形成面にこの電極形成面を封止する封止機能を有する
    樹脂層を形成する樹脂層形成工程と、この樹脂層形成工
    程後に前記半導体ウェハの裏面を削る薄化工程とを含む
    半導体装置の製造方法によって製造されたことを特徴と
    する半導体装置。
  8. 【請求項8】前記薄化工程において、機械的な研削加
    工、プラズマエッチング処理、薬剤を使用する化学エッ
    チング処理の少なくともひとつを行うことを特徴とする
    請求項5、6、7のいずれかに記載の半導体装置の製造
    方法。
JP2000263469A 1999-09-02 2000-08-31 半導体装置の製造方法および半導体装置 Pending JP2001144123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000263469A JP2001144123A (ja) 1999-09-02 2000-08-31 半導体装置の製造方法および半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24836099 1999-09-02
JP11-248360 1999-09-02
JP2000263469A JP2001144123A (ja) 1999-09-02 2000-08-31 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2001144123A true JP2001144123A (ja) 2001-05-25

Family

ID=26538729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000263469A Pending JP2001144123A (ja) 1999-09-02 2000-08-31 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2001144123A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10139056A1 (de) * 2001-08-08 2003-05-08 Infineon Technologies Ag Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements
JP2004282035A (ja) * 2003-02-25 2004-10-07 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005142248A (ja) * 2003-11-05 2005-06-02 Casio Comput Co Ltd 半導体装置およびその製造方法
US6933179B1 (en) 2000-01-19 2005-08-23 Oki Electric Industry Co., Ltd. Method of packaging semiconductor device
JP2005236032A (ja) * 2004-02-19 2005-09-02 Lintec Corp 保護シートおよび半導体ウエハの加工方法
CN1333462C (zh) * 2003-07-11 2007-08-22 日东电工株式会社 层压片、用于制造半导体器件的方法和半导体器件
JP2009023019A (ja) * 2007-07-18 2009-02-05 New Japan Radio Co Ltd 半導体装置の製造方法
JP2012151451A (ja) * 2010-12-27 2012-08-09 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2012253263A (ja) * 2011-06-06 2012-12-20 Denso Corp 半導体チップおよびその製造方法
WO2015060106A1 (ja) * 2013-10-23 2015-04-30 日東電工株式会社 半導体パッケージの製造方法
JP2019036723A (ja) * 2017-08-10 2019-03-07 三星電子株式会社Samsung Electronics Co.,Ltd. 半導体パッケージ及びその製造方法
WO2023080091A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933179B1 (en) 2000-01-19 2005-08-23 Oki Electric Industry Co., Ltd. Method of packaging semiconductor device
DE10139056A1 (de) * 2001-08-08 2003-05-08 Infineon Technologies Ag Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements
DE10139056B4 (de) * 2001-08-08 2005-04-21 Infineon Technologies Ag Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements
JP2004282035A (ja) * 2003-02-25 2004-10-07 Sanyo Electric Co Ltd 半導体装置の製造方法
US7981807B2 (en) 2003-02-25 2011-07-19 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device with smoothing
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
CN1333462C (zh) * 2003-07-11 2007-08-22 日东电工株式会社 层压片、用于制造半导体器件的方法和半导体器件
US7521122B2 (en) 2003-07-11 2009-04-21 Nitto Denko Corporation Laminated sheet
JP2005142248A (ja) * 2003-11-05 2005-06-02 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4561079B2 (ja) * 2003-11-05 2010-10-13 カシオ計算機株式会社 半導体装置の製造方法
JP4558345B2 (ja) * 2004-02-19 2010-10-06 リンテック株式会社 保護シートおよび半導体ウエハの加工方法
JP2005236032A (ja) * 2004-02-19 2005-09-02 Lintec Corp 保護シートおよび半導体ウエハの加工方法
JP2009023019A (ja) * 2007-07-18 2009-02-05 New Japan Radio Co Ltd 半導体装置の製造方法
JP2012151451A (ja) * 2010-12-27 2012-08-09 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
US9240332B2 (en) 2010-12-27 2016-01-19 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
EP2469590A3 (en) * 2010-12-27 2016-06-08 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP2012253263A (ja) * 2011-06-06 2012-12-20 Denso Corp 半導体チップおよびその製造方法
WO2015060106A1 (ja) * 2013-10-23 2015-04-30 日東電工株式会社 半導体パッケージの製造方法
JP2019036723A (ja) * 2017-08-10 2019-03-07 三星電子株式会社Samsung Electronics Co.,Ltd. 半導体パッケージ及びその製造方法
JP7204371B2 (ja) 2017-08-10 2023-01-16 三星電子株式会社 半導体パッケージ及びその製造方法
WO2023080091A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6350664B1 (en) Semiconductor device and method of manufacturing the same
JP2001144126A (ja) 半導体装置の製造方法および半導体装置
JPH11111896A (ja) 半導体装置及びその製造方法
JP2001223242A (ja) フリップチップ型半導体装置及びその製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP2001144123A (ja) 半導体装置の製造方法および半導体装置
JPH05136313A (ja) セラミツク基板上の保護被覆
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2011009372A (ja) 半導体装置及びその製造方法
JP2000082723A (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP3892359B2 (ja) 半導体チップの実装方法
US6806118B2 (en) Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure
JP2003158140A (ja) 半導体パッケージ、半導体パッケージの製造方法、モジュール及び電子機器
JP2009141036A (ja) パッケージ構造体
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
JP2002170854A (ja) 半導体装置及びその製造方法
JP2001223232A (ja) 半導体装置の製造方法
JP3296344B2 (ja) 半導体装置およびその製造方法
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置
JP2004179590A (ja) 半導体装置およびその製造方法
JP2001144035A (ja) 半導体装置の製造方法および半導体装置
JPH10126056A (ja) プリント配線基板の製造方法
JP7423907B2 (ja) 配線基板の製造方法
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330