JP2004179590A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004179590A JP2004179590A JP2002347124A JP2002347124A JP2004179590A JP 2004179590 A JP2004179590 A JP 2004179590A JP 2002347124 A JP2002347124 A JP 2002347124A JP 2002347124 A JP2002347124 A JP 2002347124A JP 2004179590 A JP2004179590 A JP 2004179590A
- Authority
- JP
- Japan
- Prior art keywords
- coupling agent
- semiconductor element
- semiconductor device
- sealing resin
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/8102—Applying permanent coating to the bump connector in the bonding apparatus, e.g. in-situ coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】端子間のマイグレーションおよびショートを防止することができる半導体装置およびその製造方法を提供する。
【解決手段】インナーリード２３を表面に形成したテープ基材２２と、インナーリード２３に電極がバンプ１５を介して電気的に接続された半導体素子１１とを備え、インナーリード２３を含むテープ基材２２の表面および半導体素子１１の電極形成面にシラン系カップリング剤１８が形成されている。テープ基材２２と半導体素子１１との間に封止樹脂２５が充填され、カップリング剤１８はテープ基材２２の表面における封止樹脂２５の端部よりも外側まで形成されている。
【選択図】 図１
【解決手段】インナーリード２３を表面に形成したテープ基材２２と、インナーリード２３に電極がバンプ１５を介して電気的に接続された半導体素子１１とを備え、インナーリード２３を含むテープ基材２２の表面および半導体素子１１の電極形成面にシラン系カップリング剤１８が形成されている。テープ基材２２と半導体素子１１との間に封止樹脂２５が充填され、カップリング剤１８はテープ基材２２の表面における封止樹脂２５の端部よりも外側まで形成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、半導体素子を搭載した半導体パッケージにおいて、耐湿性および耐水性に優れ、高い品質信頼性を得られる半導体装置の構造に関するものである。
【０００２】
【従来の技術】
図１１および図１２は、従来の半導体装置の構造および製造方法を示す工程断面図である。
【０００３】
従来、半導体素子１１は、最表面に表面保護膜１３としてシリコンナイトライド（窒化ケイ素）が形成され、シリコンナイトライドの上に封止樹脂２５を有する構成になっている。半導体素子１１上の最表面はシリコン酸化膜のケースもあり、さらに、表面を保護するために有機絶縁膜を有するものがある。有機絶縁膜は、バンプ１５を除く、半導体素子１１の表面に形成されている。電極であるアルミパッド１２の上にはアンダーメタルバンプ１４があり、その上にバンプ１５が形成される。一般的にバンプ１５の材料は金である。
【０００４】
また、テープ基材２２は、有機材料基材例えばポリイミド基材２１上に金属配線が形成されており、半導体素子１１との接合部、あるいは外部端子との接合部以外は、外部環境から引き回し配線２４を保護するためソルダーレジスト１９により覆われている（図１１（ａ）、（ｂ））。
【０００５】
従来の半導体装置の構成およびその製造方法を以下に説明する。半導体素子１１上のバンプ１５に接続するインナーリード２３をもつ引き回し配線２４を有する構成のテープ基材２２において、下支えのあるインナーリード２３と半導体素子１１上のバンプ１５が、位置合わせされる（図１１（ｃ））。そして、ボンディングステージ２７とボンディングツール２８によって熱圧着され、金属接合が形成される（図１２（ａ））。半導体素子１１の表面やインナーリード２３を外部力や湿気、汚染物などの悪い環境から電気的、物理的に保護するため、半導体素子１１の表面とテープ基材２２間に封止樹脂２５をアンダーフィル充填する（図１２（ｂ））。封止樹脂２５はアンダーフィル充填後、硬化され、半導体パッケージが得られる（図１２（ｃ））。
【０００６】
また、第２の製造方法としてテープ基材２２上に封止樹脂２５を先行して塗布し、その後、下支えのあるインナーリード２３と半導体素子１１上のバンプ１５がボンディングツール２８によって圧接される。同時に、封止樹脂２５も硬化される。硬化が完了していない場合は、その後、さらに加熱して硬化され、半導体パッケージが得られる。
【０００７】
今回発明した半導体装置に用いられるディスプレイデバイス向けの半導体素子では、近年、ディスプレイデバイスの大型化、高輝度化等への進展に伴い、半導体素子の仕様も高耐圧化している。また、半導体素子上のパッド間隔は、より高密なプロセスをより小さく製造することが技術のトレンドであり、そのため狭パッド間隔化が進んでいる。高電圧、狭パッド化は、品質信頼性の確保においては大きな課題であり、半導体パッケージの構成も前述した要求に答えなければならない方向にある。
【０００８】
【特許文献】
特開２００２−１４１６４３号公報（Ｐ５、図１）
【０００９】
【発明が解決しようとする課題】
以上の様に、高耐圧化、微細化に伴う狭パッド間隔化が進む半導体素子において、従来の有機テープを基材とした半導体パッケージにおいては、高耐圧の半導体素子を使用する場合、従来の半導体素子表面を封止樹脂としてエポキシ樹脂で被覆する構成では、高温高湿バイアステストにおいて、封止樹脂の吸湿、高電圧そしてパッド間隔が狭いことの複合的原因で、端子間のマイグレーション、あるいはショートという問題が発生した。
【００１０】
これは、端子間隔が狭くなり、さらに高電圧がかかる環境にあって、端子間に微弱なリーク電流が発生し、それぞれの端子で電気化学的反応が起り、水分の電気分解が発生する。そして高電位側では酸素が発生し、端子部分の封止樹脂と接着力が弱い界面で水分が溜まる微小なポケットが形成され、さらに吸湿量が多くなると、封止樹脂と半導体素子間、封止樹脂とテープ基材間の界面での剥離が進行し、電気が通り易くなったパスが形成される。また、各端子で水分の電気分解と共に、端子を形成する金属の溶出も進み、その結果、端子間でマイグレーションが発生、進行し、端子間でのショートに至った。
【００１１】
したがって、この発明の目的は、端子間のマイグレーションおよびショートを防止することができる半導体装置およびその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
請求項１記載の半導体装置は、インナーリードを表面に形成した基材と、インナーリードに電極が電気的に接続された半導体素子とを備え、インナリードを含む基材の表面および半導体素子の電極形成面の少なくとも一方にカップリング剤が形成されていることを特徴とするものである。
【００１３】
請求項１記載の半導体装置によれば、半導体素子の表面および側面にカップリング剤を塗布するか、もしくは、例えばテープ基材の封止樹脂と接する部分にもカップリング剤を塗布し、またはその両方の塗布をおこない、これらの表面改質により、半導体素子と封止樹脂およびテープ基材と封止樹脂の密着性、接着性を向上させることができる。このため、耐湿性、耐水性に優れた半導体装置を提供することができる。したがって、封止樹脂の高電位、吸湿、狭パッド間隔の条件下であっても、水分の電気分解、あるいは水分が滞留するスペースが出来るのを防ぐことで、端子間のショートを防止することができる。またテープ基材をカップリング処理した場合、一般的に接着強度が低い金属配線部分と封止樹脂の接着力も向上する。さらに、半導体表面をカップリング剤処理するだけでなく、テープ基材表面もカップリング剤処理することで、封止樹脂との接着界面全ての接着力を向上させ、テープ基材−封止樹脂界面からの水分の浸入を防止することで耐湿性を大きく向上することができる。
【００１４】
請求項２記載の半導体装置は、インナーリードを表面に形成したテープ基材と、インナーリードに電極がバンプを介して電気的に接続された半導体素子とを備え、インナーリードを含むテープ基材の表面および半導体素子の電極形成面の少なくとも一方にシラン系カップリング剤が形成されていることを特徴とするものである。
【００１５】
請求項２記載の半導体装置によれば、請求項１と同様な効果がある。
【００１６】
請求項３記載の半導体装置は、請求項２において、テープ基材と半導体素子との間に封止樹脂が充填され、カップリング剤はテープ基材の表面における封止樹脂の端部よりも外側まで形成されているものである。
【００１７】
請求項３記載の半導体装置によれば、請求項２と同様な効果がある。
【００１８】
請求項４記載の半導体装置は、請求項２において、半導体素子の電極形成面に、ゴム粒子を含んだ絶縁膜が形成されているものである。
【００１９】
請求項４記載の半導体装置によれば、請求項２と同様な効果のほか、例えばゴム粒子を含んだ有機絶縁膜でアンダーメタルバンプの露出部を覆うことで、水分の浸入を防止し、耐水性を高め、金属の酸化、マイグレーション、金属の溶出を防止することができ、高温高湿、高耐圧の使用のもとで、端子間ショートを防止することで品質信頼性の高い半導体パッケージを提供することができる。
【００２０】
請求項５記載の半導体装置は、請求項４において、半導体素子の電極とバンプとの間にアンダーメタルバンプが形成され、アンダーメタルバンプが封止樹脂と接触しないように、アンダーメタルバンプの周囲にのみ絶縁膜が形成されているものである。
【００２１】
請求項５記載の半導体装置によれば、請求項４と同様な効果がある。
【００２２】
請求項６記載の半導体装置は、請求項４において、ゴム粒子を含んだ絶縁膜が、感光性樹脂であることを特徴とするものである。
【００２３】
請求項６記載の半導体装置によれば、エッチングによりアンダーメタルバンプの周囲にのみ有機絶縁膜を形成でき、請求項４と同様な効果がある。
【００２４】
請求項７記載の半導体装置の製造方法は、表面にインナーリードが形成されたテープ基材の表面の半導体素子の搭載領域および半導体素子の電極形成面の少なくとも一方に、シラン系カップリング剤を形成する工程と、カップリング剤形成面に封止樹脂を供給する工程と、インナーリードと半導体素子の電極とを電気的に接続する工程とを含む半導体装置の製造方法。
【００２５】
請求項７記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００２６】
請求項８記載の半導体装置の製造方法は、請求項７において、半導体素子の電極形成面にカップリング剤を形成する場合、半導体素子の側面にもカップリング剤を連続形成するものである。
【００２７】
請求項８記載の半導体装置の製造方法によれば、請求項７と同様な効果がある。
【００２８】
【発明の実施の形態】
以下、本発明の半導体装置の第一の実施形態について図１を参照して説明する。図１（ａ）〜（ｃ）は、本発明の第一の実施形態についてその構造を説明するための図である。図１（ａ）は、半導体素子１１のバンプ１５のある表面および側面を図（ａ１）から図（ａ２）のようにカップリング剤１８で表面改質を行ったことを示す断面図である。ここで、１９は上記したようにソルダーレジスト、２１はポリイミド基材、２３はインナーリード、２４は引き回し配線である。図１（ｂ）は同様に、テープ基材２２を図（ｂ１）から図（ｂ２）のようにカップリング剤１８で表面改質を行ったことを示す断面図である。図１（ｃ）は、表面改質を行った半導体素子１１とテープ基材２２をバンプ１５とインナーリード２３で接合するとともに、半導体素子１１とテープ基材２２間に封止樹脂２５を充填して、封止が完了した状態を示す断面図であり、本発明の第一の実施形態についてその構造を説明する断面図である。この場合、テープ基材２２はボンディングステージに支持され、ボンディングツールで半導体素子１１を押圧することにより、インナーリード２３とバンプ１５の間のカップリング剤１８を押し退けて接合している。が半導体素子１１とテープ基材２２が封止樹脂２５と接触する面は、カップリング剤１８により表面が改質され、良好な接着を発現する。カップリング剤１８はテープ基材２２の表面における封止樹脂２５の端部よりも外側まで形成されている。ここで、カップリング剤は、γ−グリシドキシプロピルトリエトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、あるいは、γ−メタクリロキシプロピルトリメトキシシラン等を０．１％〜２．０％水溶液にしたものを用いる。テープ基材２２への塗布後、８０℃〜１２０℃／５分の乾燥、あるいは自然乾燥により成膜される。
【００２９】
以上から、テープを基材として、高耐圧の半導体素子を使用したパッケージの場合においても、高温高湿バイアステストにおいて、マイグレーション、端子間ショートを起こさず、耐湿性、耐水性に優れた半導体装置を提供する。
【００３０】
図２および図３は、本発明の半導体装置の第二の実施形態について示す断面図である。ウェハ１７上のアルミパッド１２の上にアンダーメタルバンプ１４を形成し、アンダーメタルバンプ１４を電極として、バンプ１５が電解めっきにより形成される（図２（ａ））。１３は保護膜である。その後、ゴム粒子を含んだ絶縁膜例えば有機絶縁膜１６をウェハ１７上に形成する。ここで、ゴム粒子を含んだ有機絶縁膜１６は、感光性の材料例えば樹脂である（図２（ｂ））。つぎにバンプ１５下のアンダーメタルバンプ１４の周囲が露出している箇所を除き、ゴム粒子を含んだ有機絶縁膜１６は露光されてエッチングされる（図３（ａ））。最終的に、アンダーメタルバンプ１４は、ゴム粒子を含んだ有機絶縁膜１６により覆われ、アンダーメタルバンプ１４の露出部分は、無くなる（図３（ｂ））。
【００３１】
ゴム粒子を含んだ有機絶縁膜１６は、ゴム成分を含んでいるため耐水性が良好であり、高温高湿環境下でバンプ１５下のアンダーメタルバンプ１４の周囲が露出している箇所に、水分が滞留することを防止することができる。
【００３２】
図４は、本発明の第一の実施形態の半導体素子の表面処理にかかる第一の製造方法について、その製造工程に沿って説明するため（ａ）〜（ｇ）に分図して示す工程断面図である。すなわち、ウェハ１７があり（図４（ａ））、ダイシングブレード３３によってウェハ１７はダイシングされる（図４（ｂ））。尚、ウェハ１７のダイシングはハーフカットで行われる（図４（ｃ））。ハーフカット後のウェハ１７に供給手段によりカップリング剤１８を塗布する（図４（ｄ））。塗布後、カップリング剤１８は、ウェハ１７のスピンかエアーブローにより吹き飛ばされ、ウェハ１７上に薄膜のカップリング剤１８が形成される。そして、乾燥、あるいは熱処理によりウェハ１７表面にカップリング剤１８が形成される（図４（ｅ））。表面にカップリング剤１８が形成されたウェハ１７は、ハーフカットダイシング時のブレード３３のブレード幅より小さいブレード幅のブレード３４でフルカットされる（図４（ｆ））。ブレード３４によるフルカット後、カップリング剤１８の塗布後のダイシングが完了する（図４（ｇ））。
【００３３】
図５は、本発明の第一の実施形態の半導体素子表面処理にかかる第二の製造方法について、その製造工程に沿って説明するための工程断面図である。なお、図５は、（ａ）〜（ｇ）に分図して示す工程断面図である。ウェハ１７があり（図５（ａ））、ダイシングブレード３３によってウェハ１７はダイシングされる（図５（ｂ））。尚、ウェハ１７のダイシングはハーフカットで行われる（図５（ｃ））。
ハーフカット後のウェハ１７に供給手段によりカップリング剤１８を塗布する（図５（ｄ））。塗布後、カップリング剤１８は、ウェハ１７のスピンかエアーブローにより吹き飛ばされ、ウェハ１７上に薄膜のカップリング剤１８が形成される。そして、乾燥、あるいは熱処理によりウェハ１７表面にカップリング剤１８が形成される（図５（ｅ））。表面にカップリング剤１８が形成されたウェハ１７は、バックグラインダ３５でバックグラインドすることにより、フルカットされる（図５（ｆ））。バックグラインダ３５によるフルカット後、カップリング剤１８の塗布後のダイシングが完了する（図５（ｇ））。
【００３４】
図６は、本発明の第一の実施形態の半導体素子表面処理にかかる第三の製造方法について、その製造工程に沿って説明するための工程断面図である。なお、図６は、（ａ）〜（ｅ）に分図して示す工程断面図である。ウェハ１７があり（図６（ａ））、ダイシングブレード３４によってウェハ１７はダイシングされる（図６（ｂ））。尚、ウェハ１７のダイシングはフルカットで行われる（図６（ｃ））。ウェハ１７をフルカットダイシングし、ダイシング後のウェハ１７を洗浄手段により洗浄する際、洗浄水にカップリング剤１８を混入させ、カップリング剤水溶液にてウェハ１７の洗浄を行う。この洗浄により、半導体素子１１の表面および側面にカップリング剤１８が形成される（図６（ｄ））。洗浄水は、ダイシング後のウェハ１７のスピンかエアーブローにより吹き飛ばされる。そして、乾燥、あるいは熱処理によりウェハ１７表面にカップリング剤１８が形成される（図６（ｅ））。
【００３５】
図７は、本発明の第一の実施形態のテープ基材表面処理にかかる第一の製造方法について、その製造工程に沿って説明するための工程断面図である。なお、図７は、（ａ）〜（ｄ）に分図して示す工程断面図である。図１に示した構成のテープ基材２２がある（図７（ａ））。テープ基材２２上の、封止樹脂２５と接着する領域に、供給手段としてカップリング剤噴霧ノズル２９を用いカップリング剤水溶液を塗布する（図７（ｂ））。塗布されたカップリング剤水溶液は、塗布後カップリング剤ブローノズル３１により吹き飛ばすか、あるいは塗布後の状態のまま熱硬化されるか、自然乾燥される（図７（ｃ））。カップリング剤水溶液の硬化により、カップリング剤１８は、テープ基材２２上に形成される（図７（ｄ））。
【００３６】
図８は、本発明の第一の実施形態のテープ基材表面処理にかかる第二の製造方法について、その製造工程に沿って説明するための工程断面図である。なお、図８は、（ａ）〜（ｄ）に分図して示す工程断面図である。図７（ａ）と同様なテープ基材２２がある（図８（ａ））。テープ基材２２上の、封止樹脂２５と接着する領域に、供給手段としてカップリング剤滴下ノズル３２を用いカップリング剤水溶液を滴下塗布する（図８（ｂ））。塗布されたカップリング剤水溶液は、塗布後カップリング剤ブローノズル３１により吹き飛ばすか、あるいは塗布後の状態のまま熱硬化されるか、自然乾燥される（図８（ｃ））。カップリング剤水溶液の硬化により、カップリング剤１８は、テープ基材２２上に形成される（図８（ｄ））。なお、カップリング剤成膜時に使用されるカップリング剤は、０．１％〜２．０％水溶液にしたものを用いる。
【００３７】
図９は、本発明の半導体装置の第一の実施形態または第二の実施形態の組立工程を分図して示す工程断面図である。カップリング剤１８が形成されたテープ基材２２をボンディングステージ２７にセットし、封止樹脂２５を塗布するためテープ基材２２を位置合わせする（図９（ａ））。位置合わせされたテープ基材２２上に封止樹脂２５が封止樹脂供給手段として塗布ノズル２６から塗布される（図９（ｂ））。テープ基材２２のインナーリード２３と、半導体素子１１上のバンプ１５は、ボンド位置合せが行われる（図９（ｃ））。それから、インナーリード２３とバンプ１５はボンディングツール２８で熱圧着されると同時に、塗布された封止樹脂２５も硬化される。尚、ボンディングは一括して行われる（図９（ｄ））。硬化が不十分な場合は、その後、ポストキュアが行われる（図９（ｅ））。
【００３８】
図１０は、本発明の半導体装置の第一の実施形態または第二の実施形態の組立工程を分図して示す工程断面図である。カップリング剤１８が形成されたテープ基材２２をボンディングステージ２７にセットし、封止樹脂２５を塗布するためテープ基材２２を位置合わせする（図１０（ａ））。ボンディングステージ２７にセットされたテープ基材２２上のインナーリード２３と、半導体素子１１上のバンプ１５は、ボンディングを行うための位置合せが行われる（図１０（ｂ））。
それから、インナーリード２３とバンプ１５はボンディングツール２８で熱圧着される（図１０（ｃ））。ボンディングは一括して行われる。次に、アンダーフィル方式により、液状の封止樹脂２５を半導体素子１１の側面に塗布し、充填させる。塗布は、封止樹脂供給手段として塗布ノズル２６を使用し、ディスペンス方式で描画して行う（図１０（ｄ））。封止樹脂２５は、引き回し配線２４がソルダーレジスト１９で覆われているところまで塗布され、引き回し配線２４が露出することは無い（図１０（ｅ））。ここで用いられるポリイミド基材２１は、リール方式で厚さ２５μｍ〜７５μｍ、そして、ポリイミド基材２１の幅は、３５ｍｍ、４８ｍｍ、７０ｍｍ、あるいは個片で厚さ２５μｍ〜７０ｍｍである。
【００３９】
なお、カップリング剤はテープ基材と半導体素子のいずれか一方のみでもよい。
【００４０】
【発明の効果】
請求項１記載の半導体装置によれば、半導体素子の表面および側面に例えばシラン系のカップリング剤を塗布するか、もしくは、例えばテープ基材の封止樹脂と接する部分にもカップリング剤を塗布し、またはその両方の塗布をおこない、これらの表面改質により、半導体素子と封止樹脂およびテープ基材と封止樹脂の密着性、接着性を向上させることができる。このため、耐湿性、耐水性に優れた半導体装置を提供することができる。したがって、封止樹脂の高電位、吸湿、狭パッド間隔の条件下であっても、水分の電気分解、あるいは水分が滞留するスペースが出来るのを防ぐことで、端子間のショートを防止することができる。またテープ基材をカップリング処理した場合、一般的に接着強度が低い金属配線部分と封止樹脂の接着力も向上する。さらに、半導体表面をカップリング剤処理するだけでなく、テープ基材表面もカップリング剤処理することで、封止樹脂との接着界面全ての接着力を向上させ、テープ基材−封止樹脂界面からの水分の浸入を防止することで耐湿性を大きく向上することができる。
【００４１】
請求項２記載の半導体装置によれば、請求項１と同様な効果がある。
【００４２】
請求項３記載の半導体装置によれば、請求項２と同様な効果がある。
【００４３】
請求項４記載の半導体装置によれば、請求項２と同様な効果のほか、例えばゴム粒子を含んだ有機絶縁膜でアンダーメタルバンプの露出部を覆うことで、水分の浸入を防止し、耐水性を高め、金属の酸化、マイグレーション、金属の溶出を防止することができ、高温高湿、高耐圧の使用のもとで、端子間ショートを防止することで品質信頼性の高い半導体パッケージを提供することができる。
【００４４】
請求項５記載の半導体装置によれば、請求項４と同様な効果がある。
【００４５】
請求項６記載の半導体装置によれば、エッチングによりアンダーメタルバンプの周囲にのみ有機絶縁膜を形成でき、請求項４と同様な効果がある。
【００４６】
請求項７記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００４７】
請求項８記載の半導体装置の製造方法によれば、請求項７と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第一の実施形態を（ａ）〜（ｃ）に分図して示す断面図である。
【図２】本発明の第二の実施形態を（ａ）〜（ｂ）に分図して示す断面図である。
【図３】図２に続く工程を示す断面図である。
【図４】本発明の第一の実施形態の半導体素子表面処理にかかる第一の製造方法を（ａ）〜（ｇ）に分図して示す工程断面図である。
【図５】本発明の第一の実施形態の半導体素子表面処理にかかる第二の製造方法を（ａ）〜（ｇ）に分図して示す工程断面図である。
【図６】本発明の第一の実施形態の半導体素子表面処理にかかる第三の製造方法を（ａ）〜（ｅ）に分図して示す工程断面図である。
【図７】本発明の第一の実施形態のテープ基材表面処理にかかる第一の製造方法を（ａ）〜（ｄ）に分図して示す工程断面図である。
【図８】本発明の第一の実施形態のテープ基材表面処理にかかる第二の製造方法を（ａ）〜（ｄ）に分図して示す工程断面図である。
【図９】本発明の第一の実施形態および第二の実施形態の第一の組立工程を（ａ）〜（ｅ）に分図して示す工程断面図である。
【図１０】本発明の第一の実施形態および第二の実施形態の第二の組立工程を（ａ）〜（ｅ）に分図して示す工程断面図である。
【図１１】従来の半導体装置を（ａ）〜（ｃ）に分図して示す工程断面図である。
【図１２】図１１につづく工程断面図である。
【符号の説明】
１１ 半導体素子
１２ アルミパッド
１３ 保護膜
１４ アンダーメタルバンプ
１５ バンプ
１６ ゴム粒子を含んだ有機絶縁膜
１７ ウェハ
１８ カップリング剤
１９ ソルダーレジスト
２１ ポリイミド基材
２２ テープ基材
２３ インナーリード
２４ 引き回し配線
２５ 封止樹脂
２６ 樹脂塗布ノズル
２７ ボンディングステージ
２８ ボンディングツール
２９ カップリング剤噴霧ノズル
３１ カップリング剤ブローノズル
３２ カップリング剤滴下ノズル
３３ ダイシングブレード（ハーフカット）
３４ ダイシングブレード（フルカット）
３５ バックグラインダ
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、半導体素子を搭載した半導体パッケージにおいて、耐湿性および耐水性に優れ、高い品質信頼性を得られる半導体装置の構造に関するものである。
【０００２】
【従来の技術】
図１１および図１２は、従来の半導体装置の構造および製造方法を示す工程断面図である。
【０００３】
従来、半導体素子１１は、最表面に表面保護膜１３としてシリコンナイトライド（窒化ケイ素）が形成され、シリコンナイトライドの上に封止樹脂２５を有する構成になっている。半導体素子１１上の最表面はシリコン酸化膜のケースもあり、さらに、表面を保護するために有機絶縁膜を有するものがある。有機絶縁膜は、バンプ１５を除く、半導体素子１１の表面に形成されている。電極であるアルミパッド１２の上にはアンダーメタルバンプ１４があり、その上にバンプ１５が形成される。一般的にバンプ１５の材料は金である。
【０００４】
また、テープ基材２２は、有機材料基材例えばポリイミド基材２１上に金属配線が形成されており、半導体素子１１との接合部、あるいは外部端子との接合部以外は、外部環境から引き回し配線２４を保護するためソルダーレジスト１９により覆われている（図１１（ａ）、（ｂ））。
【０００５】
従来の半導体装置の構成およびその製造方法を以下に説明する。半導体素子１１上のバンプ１５に接続するインナーリード２３をもつ引き回し配線２４を有する構成のテープ基材２２において、下支えのあるインナーリード２３と半導体素子１１上のバンプ１５が、位置合わせされる（図１１（ｃ））。そして、ボンディングステージ２７とボンディングツール２８によって熱圧着され、金属接合が形成される（図１２（ａ））。半導体素子１１の表面やインナーリード２３を外部力や湿気、汚染物などの悪い環境から電気的、物理的に保護するため、半導体素子１１の表面とテープ基材２２間に封止樹脂２５をアンダーフィル充填する（図１２（ｂ））。封止樹脂２５はアンダーフィル充填後、硬化され、半導体パッケージが得られる（図１２（ｃ））。
【０００６】
また、第２の製造方法としてテープ基材２２上に封止樹脂２５を先行して塗布し、その後、下支えのあるインナーリード２３と半導体素子１１上のバンプ１５がボンディングツール２８によって圧接される。同時に、封止樹脂２５も硬化される。硬化が完了していない場合は、その後、さらに加熱して硬化され、半導体パッケージが得られる。
【０００７】
今回発明した半導体装置に用いられるディスプレイデバイス向けの半導体素子では、近年、ディスプレイデバイスの大型化、高輝度化等への進展に伴い、半導体素子の仕様も高耐圧化している。また、半導体素子上のパッド間隔は、より高密なプロセスをより小さく製造することが技術のトレンドであり、そのため狭パッド間隔化が進んでいる。高電圧、狭パッド化は、品質信頼性の確保においては大きな課題であり、半導体パッケージの構成も前述した要求に答えなければならない方向にある。
【０００８】
【特許文献】
特開２００２−１４１６４３号公報（Ｐ５、図１）
【０００９】
【発明が解決しようとする課題】
以上の様に、高耐圧化、微細化に伴う狭パッド間隔化が進む半導体素子において、従来の有機テープを基材とした半導体パッケージにおいては、高耐圧の半導体素子を使用する場合、従来の半導体素子表面を封止樹脂としてエポキシ樹脂で被覆する構成では、高温高湿バイアステストにおいて、封止樹脂の吸湿、高電圧そしてパッド間隔が狭いことの複合的原因で、端子間のマイグレーション、あるいはショートという問題が発生した。
【００１０】
これは、端子間隔が狭くなり、さらに高電圧がかかる環境にあって、端子間に微弱なリーク電流が発生し、それぞれの端子で電気化学的反応が起り、水分の電気分解が発生する。そして高電位側では酸素が発生し、端子部分の封止樹脂と接着力が弱い界面で水分が溜まる微小なポケットが形成され、さらに吸湿量が多くなると、封止樹脂と半導体素子間、封止樹脂とテープ基材間の界面での剥離が進行し、電気が通り易くなったパスが形成される。また、各端子で水分の電気分解と共に、端子を形成する金属の溶出も進み、その結果、端子間でマイグレーションが発生、進行し、端子間でのショートに至った。
【００１１】
したがって、この発明の目的は、端子間のマイグレーションおよびショートを防止することができる半導体装置およびその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
請求項１記載の半導体装置は、インナーリードを表面に形成した基材と、インナーリードに電極が電気的に接続された半導体素子とを備え、インナリードを含む基材の表面および半導体素子の電極形成面の少なくとも一方にカップリング剤が形成されていることを特徴とするものである。
【００１３】
請求項１記載の半導体装置によれば、半導体素子の表面および側面にカップリング剤を塗布するか、もしくは、例えばテープ基材の封止樹脂と接する部分にもカップリング剤を塗布し、またはその両方の塗布をおこない、これらの表面改質により、半導体素子と封止樹脂およびテープ基材と封止樹脂の密着性、接着性を向上させることができる。このため、耐湿性、耐水性に優れた半導体装置を提供することができる。したがって、封止樹脂の高電位、吸湿、狭パッド間隔の条件下であっても、水分の電気分解、あるいは水分が滞留するスペースが出来るのを防ぐことで、端子間のショートを防止することができる。またテープ基材をカップリング処理した場合、一般的に接着強度が低い金属配線部分と封止樹脂の接着力も向上する。さらに、半導体表面をカップリング剤処理するだけでなく、テープ基材表面もカップリング剤処理することで、封止樹脂との接着界面全ての接着力を向上させ、テープ基材−封止樹脂界面からの水分の浸入を防止することで耐湿性を大きく向上することができる。
【００１４】
請求項２記載の半導体装置は、インナーリードを表面に形成したテープ基材と、インナーリードに電極がバンプを介して電気的に接続された半導体素子とを備え、インナーリードを含むテープ基材の表面および半導体素子の電極形成面の少なくとも一方にシラン系カップリング剤が形成されていることを特徴とするものである。
【００１５】
請求項２記載の半導体装置によれば、請求項１と同様な効果がある。
【００１６】
請求項３記載の半導体装置は、請求項２において、テープ基材と半導体素子との間に封止樹脂が充填され、カップリング剤はテープ基材の表面における封止樹脂の端部よりも外側まで形成されているものである。
【００１７】
請求項３記載の半導体装置によれば、請求項２と同様な効果がある。
【００１８】
請求項４記載の半導体装置は、請求項２において、半導体素子の電極形成面に、ゴム粒子を含んだ絶縁膜が形成されているものである。
【００１９】
請求項４記載の半導体装置によれば、請求項２と同様な効果のほか、例えばゴム粒子を含んだ有機絶縁膜でアンダーメタルバンプの露出部を覆うことで、水分の浸入を防止し、耐水性を高め、金属の酸化、マイグレーション、金属の溶出を防止することができ、高温高湿、高耐圧の使用のもとで、端子間ショートを防止することで品質信頼性の高い半導体パッケージを提供することができる。
【００２０】
請求項５記載の半導体装置は、請求項４において、半導体素子の電極とバンプとの間にアンダーメタルバンプが形成され、アンダーメタルバンプが封止樹脂と接触しないように、アンダーメタルバンプの周囲にのみ絶縁膜が形成されているものである。
【００２１】
請求項５記載の半導体装置によれば、請求項４と同様な効果がある。
【００２２】
請求項６記載の半導体装置は、請求項４において、ゴム粒子を含んだ絶縁膜が、感光性樹脂であることを特徴とするものである。
【００２３】
請求項６記載の半導体装置によれば、エッチングによりアンダーメタルバンプの周囲にのみ有機絶縁膜を形成でき、請求項４と同様な効果がある。
【００２４】
請求項７記載の半導体装置の製造方法は、表面にインナーリードが形成されたテープ基材の表面の半導体素子の搭載領域および半導体素子の電極形成面の少なくとも一方に、シラン系カップリング剤を形成する工程と、カップリング剤形成面に封止樹脂を供給する工程と、インナーリードと半導体素子の電極とを電気的に接続する工程とを含む半導体装置の製造方法。
【００２５】
請求項７記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００２６】
請求項８記載の半導体装置の製造方法は、請求項７において、半導体素子の電極形成面にカップリング剤を形成する場合、半導体素子の側面にもカップリング剤を連続形成するものである。
【００２７】
請求項８記載の半導体装置の製造方法によれば、請求項７と同様な効果がある。
【００２８】
【発明の実施の形態】
以下、本発明の半導体装置の第一の実施形態について図１を参照して説明する。図１（ａ）〜（ｃ）は、本発明の第一の実施形態についてその構造を説明するための図である。図１（ａ）は、半導体素子１１のバンプ１５のある表面および側面を図（ａ１）から図（ａ２）のようにカップリング剤１８で表面改質を行ったことを示す断面図である。ここで、１９は上記したようにソルダーレジスト、２１はポリイミド基材、２３はインナーリード、２４は引き回し配線である。図１（ｂ）は同様に、テープ基材２２を図（ｂ１）から図（ｂ２）のようにカップリング剤１８で表面改質を行ったことを示す断面図である。図１（ｃ）は、表面改質を行った半導体素子１１とテープ基材２２をバンプ１５とインナーリード２３で接合するとともに、半導体素子１１とテープ基材２２間に封止樹脂２５を充填して、封止が完了した状態を示す断面図であり、本発明の第一の実施形態についてその構造を説明する断面図である。この場合、テープ基材２２はボンディングステージに支持され、ボンディングツールで半導体素子１１を押圧することにより、インナーリード２３とバンプ１５の間のカップリング剤１８を押し退けて接合している。が半導体素子１１とテープ基材２２が封止樹脂２５と接触する面は、カップリング剤１８により表面が改質され、良好な接着を発現する。カップリング剤１８はテープ基材２２の表面における封止樹脂２５の端部よりも外側まで形成されている。ここで、カップリング剤は、γ−グリシドキシプロピルトリエトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、あるいは、γ−メタクリロキシプロピルトリメトキシシラン等を０．１％〜２．０％水溶液にしたものを用いる。テープ基材２２への塗布後、８０℃〜１２０℃／５分の乾燥、あるいは自然乾燥により成膜される。
【００２９】
以上から、テープを基材として、高耐圧の半導体素子を使用したパッケージの場合においても、高温高湿バイアステストにおいて、マイグレーション、端子間ショートを起こさず、耐湿性、耐水性に優れた半導体装置を提供する。
【００３０】
図２および図３は、本発明の半導体装置の第二の実施形態について示す断面図である。ウェハ１７上のアルミパッド１２の上にアンダーメタルバンプ１４を形成し、アンダーメタルバンプ１４を電極として、バンプ１５が電解めっきにより形成される（図２（ａ））。１３は保護膜である。その後、ゴム粒子を含んだ絶縁膜例えば有機絶縁膜１６をウェハ１７上に形成する。ここで、ゴム粒子を含んだ有機絶縁膜１６は、感光性の材料例えば樹脂である（図２（ｂ））。つぎにバンプ１５下のアンダーメタルバンプ１４の周囲が露出している箇所を除き、ゴム粒子を含んだ有機絶縁膜１６は露光されてエッチングされる（図３（ａ））。最終的に、アンダーメタルバンプ１４は、ゴム粒子を含んだ有機絶縁膜１６により覆われ、アンダーメタルバンプ１４の露出部分は、無くなる（図３（ｂ））。
【００３１】
ゴム粒子を含んだ有機絶縁膜１６は、ゴム成分を含んでいるため耐水性が良好であり、高温高湿環境下でバンプ１５下のアンダーメタルバンプ１４の周囲が露出している箇所に、水分が滞留することを防止することができる。
【００３２】
図４は、本発明の第一の実施形態の半導体素子の表面処理にかかる第一の製造方法について、その製造工程に沿って説明するため（ａ）〜（ｇ）に分図して示す工程断面図である。すなわち、ウェハ１７があり（図４（ａ））、ダイシングブレード３３によってウェハ１７はダイシングされる（図４（ｂ））。尚、ウェハ１７のダイシングはハーフカットで行われる（図４（ｃ））。ハーフカット後のウェハ１７に供給手段によりカップリング剤１８を塗布する（図４（ｄ））。塗布後、カップリング剤１８は、ウェハ１７のスピンかエアーブローにより吹き飛ばされ、ウェハ１７上に薄膜のカップリング剤１８が形成される。そして、乾燥、あるいは熱処理によりウェハ１７表面にカップリング剤１８が形成される（図４（ｅ））。表面にカップリング剤１８が形成されたウェハ１７は、ハーフカットダイシング時のブレード３３のブレード幅より小さいブレード幅のブレード３４でフルカットされる（図４（ｆ））。ブレード３４によるフルカット後、カップリング剤１８の塗布後のダイシングが完了する（図４（ｇ））。
【００３３】
図５は、本発明の第一の実施形態の半導体素子表面処理にかかる第二の製造方法について、その製造工程に沿って説明するための工程断面図である。なお、図５は、（ａ）〜（ｇ）に分図して示す工程断面図である。ウェハ１７があり（図５（ａ））、ダイシングブレード３３によってウェハ１７はダイシングされる（図５（ｂ））。尚、ウェハ１７のダイシングはハーフカットで行われる（図５（ｃ））。
ハーフカット後のウェハ１７に供給手段によりカップリング剤１８を塗布する（図５（ｄ））。塗布後、カップリング剤１８は、ウェハ１７のスピンかエアーブローにより吹き飛ばされ、ウェハ１７上に薄膜のカップリング剤１８が形成される。そして、乾燥、あるいは熱処理によりウェハ１７表面にカップリング剤１８が形成される（図５（ｅ））。表面にカップリング剤１８が形成されたウェハ１７は、バックグラインダ３５でバックグラインドすることにより、フルカットされる（図５（ｆ））。バックグラインダ３５によるフルカット後、カップリング剤１８の塗布後のダイシングが完了する（図５（ｇ））。
【００３４】
図６は、本発明の第一の実施形態の半導体素子表面処理にかかる第三の製造方法について、その製造工程に沿って説明するための工程断面図である。なお、図６は、（ａ）〜（ｅ）に分図して示す工程断面図である。ウェハ１７があり（図６（ａ））、ダイシングブレード３４によってウェハ１７はダイシングされる（図６（ｂ））。尚、ウェハ１７のダイシングはフルカットで行われる（図６（ｃ））。ウェハ１７をフルカットダイシングし、ダイシング後のウェハ１７を洗浄手段により洗浄する際、洗浄水にカップリング剤１８を混入させ、カップリング剤水溶液にてウェハ１７の洗浄を行う。この洗浄により、半導体素子１１の表面および側面にカップリング剤１８が形成される（図６（ｄ））。洗浄水は、ダイシング後のウェハ１７のスピンかエアーブローにより吹き飛ばされる。そして、乾燥、あるいは熱処理によりウェハ１７表面にカップリング剤１８が形成される（図６（ｅ））。
【００３５】
図７は、本発明の第一の実施形態のテープ基材表面処理にかかる第一の製造方法について、その製造工程に沿って説明するための工程断面図である。なお、図７は、（ａ）〜（ｄ）に分図して示す工程断面図である。図１に示した構成のテープ基材２２がある（図７（ａ））。テープ基材２２上の、封止樹脂２５と接着する領域に、供給手段としてカップリング剤噴霧ノズル２９を用いカップリング剤水溶液を塗布する（図７（ｂ））。塗布されたカップリング剤水溶液は、塗布後カップリング剤ブローノズル３１により吹き飛ばすか、あるいは塗布後の状態のまま熱硬化されるか、自然乾燥される（図７（ｃ））。カップリング剤水溶液の硬化により、カップリング剤１８は、テープ基材２２上に形成される（図７（ｄ））。
【００３６】
図８は、本発明の第一の実施形態のテープ基材表面処理にかかる第二の製造方法について、その製造工程に沿って説明するための工程断面図である。なお、図８は、（ａ）〜（ｄ）に分図して示す工程断面図である。図７（ａ）と同様なテープ基材２２がある（図８（ａ））。テープ基材２２上の、封止樹脂２５と接着する領域に、供給手段としてカップリング剤滴下ノズル３２を用いカップリング剤水溶液を滴下塗布する（図８（ｂ））。塗布されたカップリング剤水溶液は、塗布後カップリング剤ブローノズル３１により吹き飛ばすか、あるいは塗布後の状態のまま熱硬化されるか、自然乾燥される（図８（ｃ））。カップリング剤水溶液の硬化により、カップリング剤１８は、テープ基材２２上に形成される（図８（ｄ））。なお、カップリング剤成膜時に使用されるカップリング剤は、０．１％〜２．０％水溶液にしたものを用いる。
【００３７】
図９は、本発明の半導体装置の第一の実施形態または第二の実施形態の組立工程を分図して示す工程断面図である。カップリング剤１８が形成されたテープ基材２２をボンディングステージ２７にセットし、封止樹脂２５を塗布するためテープ基材２２を位置合わせする（図９（ａ））。位置合わせされたテープ基材２２上に封止樹脂２５が封止樹脂供給手段として塗布ノズル２６から塗布される（図９（ｂ））。テープ基材２２のインナーリード２３と、半導体素子１１上のバンプ１５は、ボンド位置合せが行われる（図９（ｃ））。それから、インナーリード２３とバンプ１５はボンディングツール２８で熱圧着されると同時に、塗布された封止樹脂２５も硬化される。尚、ボンディングは一括して行われる（図９（ｄ））。硬化が不十分な場合は、その後、ポストキュアが行われる（図９（ｅ））。
【００３８】
図１０は、本発明の半導体装置の第一の実施形態または第二の実施形態の組立工程を分図して示す工程断面図である。カップリング剤１８が形成されたテープ基材２２をボンディングステージ２７にセットし、封止樹脂２５を塗布するためテープ基材２２を位置合わせする（図１０（ａ））。ボンディングステージ２７にセットされたテープ基材２２上のインナーリード２３と、半導体素子１１上のバンプ１５は、ボンディングを行うための位置合せが行われる（図１０（ｂ））。
それから、インナーリード２３とバンプ１５はボンディングツール２８で熱圧着される（図１０（ｃ））。ボンディングは一括して行われる。次に、アンダーフィル方式により、液状の封止樹脂２５を半導体素子１１の側面に塗布し、充填させる。塗布は、封止樹脂供給手段として塗布ノズル２６を使用し、ディスペンス方式で描画して行う（図１０（ｄ））。封止樹脂２５は、引き回し配線２４がソルダーレジスト１９で覆われているところまで塗布され、引き回し配線２４が露出することは無い（図１０（ｅ））。ここで用いられるポリイミド基材２１は、リール方式で厚さ２５μｍ〜７５μｍ、そして、ポリイミド基材２１の幅は、３５ｍｍ、４８ｍｍ、７０ｍｍ、あるいは個片で厚さ２５μｍ〜７０ｍｍである。
【００３９】
なお、カップリング剤はテープ基材と半導体素子のいずれか一方のみでもよい。
【００４０】
【発明の効果】
請求項１記載の半導体装置によれば、半導体素子の表面および側面に例えばシラン系のカップリング剤を塗布するか、もしくは、例えばテープ基材の封止樹脂と接する部分にもカップリング剤を塗布し、またはその両方の塗布をおこない、これらの表面改質により、半導体素子と封止樹脂およびテープ基材と封止樹脂の密着性、接着性を向上させることができる。このため、耐湿性、耐水性に優れた半導体装置を提供することができる。したがって、封止樹脂の高電位、吸湿、狭パッド間隔の条件下であっても、水分の電気分解、あるいは水分が滞留するスペースが出来るのを防ぐことで、端子間のショートを防止することができる。またテープ基材をカップリング処理した場合、一般的に接着強度が低い金属配線部分と封止樹脂の接着力も向上する。さらに、半導体表面をカップリング剤処理するだけでなく、テープ基材表面もカップリング剤処理することで、封止樹脂との接着界面全ての接着力を向上させ、テープ基材−封止樹脂界面からの水分の浸入を防止することで耐湿性を大きく向上することができる。
【００４１】
請求項２記載の半導体装置によれば、請求項１と同様な効果がある。
【００４２】
請求項３記載の半導体装置によれば、請求項２と同様な効果がある。
【００４３】
請求項４記載の半導体装置によれば、請求項２と同様な効果のほか、例えばゴム粒子を含んだ有機絶縁膜でアンダーメタルバンプの露出部を覆うことで、水分の浸入を防止し、耐水性を高め、金属の酸化、マイグレーション、金属の溶出を防止することができ、高温高湿、高耐圧の使用のもとで、端子間ショートを防止することで品質信頼性の高い半導体パッケージを提供することができる。
【００４４】
請求項５記載の半導体装置によれば、請求項４と同様な効果がある。
【００４５】
請求項６記載の半導体装置によれば、エッチングによりアンダーメタルバンプの周囲にのみ有機絶縁膜を形成でき、請求項４と同様な効果がある。
【００４６】
請求項７記載の半導体装置の製造方法によれば、請求項１と同様な効果がある。
【００４７】
請求項８記載の半導体装置の製造方法によれば、請求項７と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第一の実施形態を（ａ）〜（ｃ）に分図して示す断面図である。
【図２】本発明の第二の実施形態を（ａ）〜（ｂ）に分図して示す断面図である。
【図３】図２に続く工程を示す断面図である。
【図４】本発明の第一の実施形態の半導体素子表面処理にかかる第一の製造方法を（ａ）〜（ｇ）に分図して示す工程断面図である。
【図５】本発明の第一の実施形態の半導体素子表面処理にかかる第二の製造方法を（ａ）〜（ｇ）に分図して示す工程断面図である。
【図６】本発明の第一の実施形態の半導体素子表面処理にかかる第三の製造方法を（ａ）〜（ｅ）に分図して示す工程断面図である。
【図７】本発明の第一の実施形態のテープ基材表面処理にかかる第一の製造方法を（ａ）〜（ｄ）に分図して示す工程断面図である。
【図８】本発明の第一の実施形態のテープ基材表面処理にかかる第二の製造方法を（ａ）〜（ｄ）に分図して示す工程断面図である。
【図９】本発明の第一の実施形態および第二の実施形態の第一の組立工程を（ａ）〜（ｅ）に分図して示す工程断面図である。
【図１０】本発明の第一の実施形態および第二の実施形態の第二の組立工程を（ａ）〜（ｅ）に分図して示す工程断面図である。
【図１１】従来の半導体装置を（ａ）〜（ｃ）に分図して示す工程断面図である。
【図１２】図１１につづく工程断面図である。
【符号の説明】
１１ 半導体素子
１２ アルミパッド
１３ 保護膜
１４ アンダーメタルバンプ
１５ バンプ
１６ ゴム粒子を含んだ有機絶縁膜
１７ ウェハ
１８ カップリング剤
１９ ソルダーレジスト
２１ ポリイミド基材
２２ テープ基材
２３ インナーリード
２４ 引き回し配線
２５ 封止樹脂
２６ 樹脂塗布ノズル
２７ ボンディングステージ
２８ ボンディングツール
２９ カップリング剤噴霧ノズル
３１ カップリング剤ブローノズル
３２ カップリング剤滴下ノズル
３３ ダイシングブレード（ハーフカット）
３４ ダイシングブレード（フルカット）
３５ バックグラインダ
Claims (8)
- インナーリードを表面に形成した基材と、前記インナーリードに電極が電気的に接続された半導体素子とを備え、前記インナリードを含む前記基材の表面および前記半導体素子の電極形成面の少なくとも一方にカップリング剤が形成されていることを特徴とする半導体装置。
- インナーリードを表面に形成したテープ基材と、前記インナーリードに電極がバンプを介して電気的に接続された半導体素子とを備え、前記インナーリードを含む前記テープ基材の表面および前記半導体素子の電極形成面の少なくとも一方にシラン系カップリング剤が形成されていることを特徴とする半導体装置。
- テープ基材と半導体素子との間に封止樹脂が充填され、カップリング剤は前記テープ基材の表面における前記封止樹脂の端部よりも外側まで形成されている請求項２記載の半導体装置。
- 半導体素子の電極形成面に、ゴム粒子を含んだ絶縁膜が形成されている請求項２記載の半導体装置。
- 半導体素子の電極とバンプとの間にアンダーメタルバンプが形成され、前記アンダーメタルバンプが封止樹脂と接触しないように、前記アンダーメタルバンプの周囲にのみ絶縁膜が形成されている請求項４記載の半導体装置。
- ゴム粒子を含んだ絶縁膜は、感光性樹脂であることを特徴とする請求項４記載の半導体装置。
- 表面にインナーリードが形成されたテープ基材の前記表面の半導体素子の搭載領域および半導体素子の電極形成面の少なくとも一方に、シラン系カップリング剤を形成する工程と、前記カップリング剤に封止樹脂を供給する工程と、前記インナーリードと前記半導体素子の電極とを電気的に接続する工程とを含む半導体装置の製造方法。
- 半導体素子の電極形成面にカップリング剤を形成する場合、前記半導体素子の側面にも前記カップリング剤を連続形成する請求項７記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002347124A JP3808426B2 (ja) | 2002-11-29 | 2002-11-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002347124A JP3808426B2 (ja) | 2002-11-29 | 2002-11-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179590A true JP2004179590A (ja) | 2004-06-24 |
| JP3808426B2 JP3808426B2 (ja) | 2006-08-09 |
Family
ID=32707823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002347124A Expired - Fee Related JP3808426B2 (ja) | 2002-11-29 | 2002-11-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3808426B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034472A (ja) * | 2006-07-26 | 2008-02-14 | Sony Corp | 半導体装置及びその製造方法 |
| WO2011158468A1 (ja) * | 2010-06-14 | 2011-12-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP2012004329A (ja) * | 2010-06-17 | 2012-01-05 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2012023067A (ja) * | 2010-07-12 | 2012-02-02 | Panasonic Corp | 電子部品実装方法 |
| JP2016096279A (ja) * | 2014-11-17 | 2016-05-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 回路モジュール及びその製造方法 |
-
2002
- 2002-11-29 JP JP2002347124A patent/JP3808426B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034472A (ja) * | 2006-07-26 | 2008-02-14 | Sony Corp | 半導体装置及びその製造方法 |
| WO2011158468A1 (ja) * | 2010-06-14 | 2011-12-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP2012004329A (ja) * | 2010-06-17 | 2012-01-05 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8779607B2 (en) | 2010-06-17 | 2014-07-15 | Ps4 Luxco S.A.R.L. | Devices with covering layer and filler |
| JP2012023067A (ja) * | 2010-07-12 | 2012-02-02 | Panasonic Corp | 電子部品実装方法 |
| JP2016096279A (ja) * | 2014-11-17 | 2016-05-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 回路モジュール及びその製造方法 |
| US10074583B2 (en) | 2014-11-17 | 2018-09-11 | International Business Machines Corporation | Circuit module and manufacturing method thereof |
| US10679916B2 (en) | 2014-11-17 | 2020-06-09 | International Business Machines Corporation | Circuit module and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3808426B2 (ja) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004055628A (ja) | ウエハレベルの半導体装置及びその作製方法 | |
| KR20000057332A (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| JPH11111896A (ja) | 半導体装置及びその製造方法 | |
| JP2002231854A (ja) | 半導体装置およびその製造方法 | |
| JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20000029392A (ko) | 외부 접속 단자를 갖는 반도체 장치 및 그 제조 방법 | |
| JPH1050772A (ja) | 半導体装置およびその製造方法 | |
| JP3559554B2 (ja) | 半導体装置およびその製造方法 | |
| JP3808426B2 (ja) | 半導体装置 | |
| JP2001144123A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP3721175B2 (ja) | 半導体装置の製造方法 | |
| JP2002222824A (ja) | 半導体装置及びその製造方法 | |
| JP2004063516A (ja) | 半導体装置の製造方法 | |
| KR20090122514A (ko) | 플립 칩 패키지 및 그 제조방법 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP3501281B2 (ja) | 半導体装置 | |
| JP2003309227A (ja) | 半導体装置およびその製造方法 | |
| JPH0955579A (ja) | プリント基板上へのベアチップ実装構造 | |
| JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JP2007042702A (ja) | 半導体装置 | |
| JP2003324177A (ja) | リードフレームの製造方法および半導体装置 | |
| JP2000216202A (ja) | Ｂｇａ用テ―プキャリアおよびこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041224 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20051102 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Written amendment |
Effective date: 20060116 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060214 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20060324 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060517 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110526 |
|
| LAPS | Cancellation because of no payment of annual fees |