JP2008034472A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008034472A
JP2008034472A JP2006203547A JP2006203547A JP2008034472A JP 2008034472 A JP2008034472 A JP 2008034472A JP 2006203547 A JP2006203547 A JP 2006203547A JP 2006203547 A JP2006203547 A JP 2006203547A JP 2008034472 A JP2008034472 A JP 2008034472A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor device
pad electrodes
pad
barrier portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006203547A
Other languages
English (en)
Inventor
Shinichi Tamatoshi
慎一 玉利
Minoru Nakamura
稔 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006203547A priority Critical patent/JP2008034472A/ja
Publication of JP2008034472A publication Critical patent/JP2008034472A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】イオンマイグレーションに対する耐性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体基板Ａ１と、この半導体基板Ａ１に設けて外部との電気的な接続に用いる複数のパッド電極１０とを備えた半導体装置及びその製造方法において、隣接したパッド電極１０間に、このパッド電極１０間を横断する障壁部を設けて、前記パッド電極１０間の表面距離を増大させる。障壁部は、半導体基板Ａ１に凹状溝を形成することにより相対的に突出した半導体基板Ａ１で構成する。または、障壁部は、半導体基板Ａ１の上面にパッド電極１０の形成と同時に形成した金属層と、この金属層を被覆した絶縁膜１１とで構成する。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関するものであり、特に、半導体装置に設けられた外部との電気的な接続に用いる複数のパッド電極間に障壁部を設けて、パッド電極間に生じるイオンマイグレーションによるショート不良の発生を抑制している半導体装置及びその製造方法に関するものである。
従来、半導体装置の一形態として、所定の回路が形成された半導体基板を所要の絶縁基板に装着し、この絶縁基板に設けられた所定のパッド電極と、半導体基板に設けられた外部との電気的な接続に用いる複数のパッド電極とをそれぞれ金線などのワイヤで接続するワイヤボンディングを行って、その後、パッド電極部分も含めてモールド樹脂によって封止した半導体装置が知られている。
このような半導体装置では、モールド樹脂と半導体基板とが強固な接合状態となっていると思われるが、半導体装置に高温高湿条件下でバイアス電圧を印加する信頼性試験を行った場合には、パッド電極間にパッド電極を構成する金属材料によるイオンマイグレーションが生じて、ショート不良を発生させる場合があった。
特に、パッド電極を金で構成した場合に、イオンマイグレーションが生じやすい傾向があった。一般的に金は最も安定性が高い金属として知られているが、モールド樹脂で被覆した場合には、モールド樹脂に微量に含まれているハロゲンと、信頼性試験における高湿度及びバイアス電圧との複合的な作用によって比較的容易にイオンマイグレーションが生じていた。
このようなイオンマイグレーションの発生を防止するために、半導体基板の表面にシランカップリング剤を塗布しておくことにより、半導体基板とモールド樹脂との密着性を向上させることにより耐水性を向上させて、イオンマイグレーションを抑制することも提案されている（例えば、特許文献１参照。）。
特開２００４−１７９５９０号公報
しかしながら、昨今、半導体装置の小型化の要求にともなって、比較的大きな面積を必要とするパッド電極の配設領域もできるだけ小さくすることが要求されており、パッド電極間の間隔寸法が徐々に小さくなる傾向にあって、イオンマイグレーションが発生しやすくなる傾向が強まっていた。
そこで、本発明者は、イオンマイグレーションに対する耐性のさらに高い半導体装置を提供すべく開発を行って本発明を成すに至ったものである。
本発明の半導体装置では、半導体基板と、この半導体基板に設けて外部との電気的な接続に用いる複数のパッド電極とを備えた半導体装置において、隣接したパッド電極間に、このパッド電極間を横断する障壁部を設けて、パッド電極間の表面距離を増大させた。
さらに、以下の点にも特徴を有するものである。すなわち、
（１）障壁部は、半導体基板に凹状溝を形成することにより相対的に突出した半導体基板で構成したこと。
（２）障壁部は、半導体基板の上面にパッド電極の形成と同時に形成した所定形状の金属層と、この金属層を被覆した絶縁膜とで構成したこと。
（３）障壁部はパッド電極の周囲を取り囲む包囲形状に配置したこと。
また、本発明の半導体装置の製造方法では、所定の回路が形成された半導体基板の所定位置に外部との電気的な接続に用いる複数のパッド電極を設けた半導体装置の製造方法において、隣接したパッド電極間に、所定高さの壁面を有する障壁部を、パッド電極間を横断させて設ける工程を有することとした。
請求項１記載の発明によれば、半導体基板と、この半導体基板に設けて外部との電気的な接続に用いる複数のパッド電極とを備えた半導体装置において、隣接したパッド電極間に、このパッド電極間を横断する障壁部を設けて、パッド電極間の表面距離を増大させたことによって、仮にイオンマイグレーションが発生してもショート不良に発展するまでの期間を長くすることができ、ショート不良の発生を抑制できる。
請求項２記載の発明によれば、請求項１記載の半導体装置において、障壁部は、半導体基板に凹状溝を形成することにより相対的に突出した半導体基板で構成したことによって、比較的高さのある障壁部を形成しやすいので、パッド電極間の表面距離を極めて増大させやすく、仮にイオンマイグレーションが発生してもショート不良に発展するまでの期間をさらに長くすることができ、ショート不良の発生を抑制できる。
請求項３記載の発明によれば、請求項１記載の半導体装置において、障壁部は、半導体基板の上面にパッド電極の形成と同時に形成した所定形状の金属層と、この金属層を被覆した絶縁膜とで構成したことによって、新たな製造工程を追加することなく障壁部を形成できる。
請求項４記載の発明によれば、請求項１〜３のいずれか１項に記載の半導体装置において、パッド電極の周囲を取り囲む包囲形状に障壁部を配置したことによって、障壁部のパッド電極に対する位置ズレの影響を受けにくくすることができ、イオンマイグレーションによるショート不良の発生を安定的に抑制できる。
請求項５記載の発明によれば、所定の回路が形成された半導体基板の所定位置に外部との電気的な接続に用いる複数のパッド電極を設けた半導体装置の製造方法において、隣接したパッド電極間に、所定高さの壁面を有する障壁部を、パッド電極間を横断させて設ける工程を有することによって、パッド電極間の表面距離を増大させることができるので、仮にイオンマイグレーションが発生してもショート不良に発展するまでの期間を長くすることができ、ショート不良の発生を抑制可能な半導体装置を製造できる。
本発明の半導体装置及びその製造方法では、半導体装置を構成する半導体基板に設けられた外部との電気的な接続に用いる複数のパッド電極間に、パッド電極間を横断する障壁部を設けて、パッド電極間の表面距離を増大さているものである。
このようにパッド電極間の表面距離を増大さることにより、仮にイオンマイグレーションが生じても、ショート不良に発展するまでの期間を長くすることができ、ショート不良の発現を抑制できる。
図１は、パッド電極間の表面距離とショート不良発生時間との関係を示した相関図であり、パッド電極間の表面距離を大きくすればするほどショート不良発の発現を抑制できることがわかる。
障壁部は、半導体基板に凹状溝を形成することにより相対的に突出した半導体基板で構成してもよいし、半導体基板の上面にパッド電極の形成と同時に形成した所定形状の金属層と、この金属層を被覆した絶縁膜とで構成してもよく、特に、障壁部は、隣接したパッド電極を通る仮想上の直線と直交する平面を有するように設けることが望ましい。
さらに、障壁部は、それぞれパッド電極の周囲を取り囲む包囲形状に配置することが望ましい。パッド電極の周囲を取り囲むように障壁部を配置することによって、パッド電極に対する障壁部の配設位置における位置ズレの影響を小さくすることができ、イオンマイグレーションによるショート不良の発生を安定的に抑制できる。
特に、障壁部を、パッド電極の形成と同時に形成した所定形状の金属層と、この金属層を被覆した絶縁膜とで構成するとともに、金属層を無端状の包囲形状に配置した場合には、金属層によるシールド機能によってイオンマイグレーションの原因となる電位を緩和することができ、イオンマイグレーション自体の発生を抑制できる。
以下において、図面に基づいて本発明の実施形態を詳説する。図２は、第１実施形態の半導体装置となる半導体基板A1の要部平面図、図３は図２のＸ−Ｘ断面模式図である。
この半導体基板A1では、上面の所定位置に絶縁膜11から露出させた複数のパッド電極10を設けており、隣接したパッド電極10,10間にパッド電極10,10間を横断する凹状溝12を設けている。図２中、10aはパッド電極10に接続した導通用の配線であり、Ｗはパッド電極10にワイヤボンディングされた金属線である。
図３に示すように、半導体基板A1には、隣接したパッド電極10,10間を横断する凹状溝12を設けることにより、凹状溝12の側面を相対的な所定高さの壁面a1としており、半導体基板A1を相対的に突出状として障壁部としている。
このように、半導体基板A1の隣接したパッド電極10,10間に凹状溝12を形成して障壁部を形成することにより、パッド電極10,10間の表面距離を増大させることができ、仮にイオンマイグレーションが発生してもショート不良に発展するまでの期間を長くすることができるので、ショート不良の発生を抑制できる。
さらに、凹状溝12はパッド電極10の周囲を取り囲む包囲形状に設けることによって、パッド電極10に対する凹状溝12の位置ズレの影響を受けにくくすることができ、イオンマイグレーションによるショート不良の発生を安定的に抑制できる。
本実施形態では、図２に示すように、電極パッド10をそれぞれ取り囲む矩形状に凹状溝12を設けているが、凹状溝12は、単に電極パッド10,10間を横断する直線状あるいは円弧状に設けてもよい。あるいは、凹状溝12は、矩形状に取り囲むように設けるだけでなく、たとえば円形状に取り囲むように設けてもよい。
また、本実施形態では、各電極パッド10をそれぞれ取り囲む２つの矩形状の凹状溝12を設けて、隣接した電極パッド10,10間に合計４つの凹状溝12からなる障壁部を形成しているが、凹状溝12は４つに限定するものではなく、３つ以下であってもよいし、５つ以上であってもよい。凹状溝12はできるだけ多く設けた方がパッド電極10,10間の表面距離をより増大させることができる。
ここで、半導体基板A1は、図３に示すように、ベース基板13に所定の素子（図示せず）が形成されるとともに窒化シリコン膜などの絶縁膜14での絶縁被覆が施されて所定の回路が形成されており、この絶縁膜14上の所定位置にパッド電極10、及び導通用の配線10aを形成して、配線10aを絶縁膜11で被覆している。
そして、絶縁膜11の形成後に絶縁膜11の上面にレジストマスク（図示せず）を形成して、このレジストマスクを用いて、絶縁膜11,14をエッチングして凹状溝12を形成している。
あるいは、ベース基板13の上面に絶縁膜14を形成し、この絶縁膜14上の所定位置にパッド電極10、及び導通用の配線10aを形成した後に、適宜のレジストマスクで絶縁膜14の所定位置に凹状溝12を形成し、その後、配線10aを被覆する絶縁膜11を形成してもよい。
このように凹状溝12が形成された第１実施形態の半導体基板A1は、所要の絶縁基板に装着され、この絶縁基板に設けられたパッド電極と、半導体基板A1のパッド電極10とをワイヤボンディングによってそれぞれ金属線Ｗを介して接続され、モールド樹脂で被覆されることにより半導体装置となっている。
図４は、第２実施形態の半導体装置となる半導体基板A2の要部平面図、図５は図４のＹ−Ｙ断面模式図である。
この半導体基板A2では、上面の所定位置に絶縁膜21から露出させた複数のパッド電極20を設けており、隣接したパッド電極20,20間にパッド電極20,20間を横断する凸条壁22を設けている。図４中、20aはパッド電極20に接続した導通用の配線であり、Ｗはパッド電極20にワイヤボンディングされた金属線である。
特に、凸条壁22は、図５に示すように、金属膜で形成した凸条片22aを絶縁膜21で被覆して形成しており、凸条片22aは、後述するようにパッド電極20の形成と同時に行うことによって、凸条片22aの形成のための特別な工程を必要とすることなく形成することができる。
図５に示すように、半導体基板A2には、隣接したパッド電極20,20間を横断する凸条壁22を設けることにより、凸条壁22の側面を相対的な所定高さの壁面a2として障壁部としている。
このように、半導体基板A2の隣接したパッド電極20,20間に凸条壁22を形成して障壁部を形成することにより、パッド電極20,20間の表面距離を増大させることができ、仮にイオンマイグレーションが発生してもショート不良に発展するまでの期間を長くすることができるので、ショート不良の発生を抑制できる。
さらに、凸条壁22はパッド電極20の周囲を取り囲む包囲形状に設けることによって、パッド電極20に対する凸条壁22の位置ズレの影響を受けにくくすることができ、イオンマイグレーションによるショート不良の発生を安定的に抑制できる。
本実施形態では、図４に示すように、電極パッド20をそれぞれ取り囲む矩形状に凸条片22a及び凸条壁22を設けているが、凸条片22a及び凸条壁22は、図６に示すように、単に電極パッド20,20間を横断する直線状に設けてもよいし、あるいは円弧状に設けてもよい。あるいは、凹状溝12は、矩形状に取り囲むように設けるだけでなく、たとえば円形状に取り囲むように設けてもよい。
また、本実施形態では、各電極パッド20をそれぞれ取り囲む２つの矩形状の凸条片22a及び凸条壁22を設けて、隣接した電極パッド20,20間に合計４つの凸条壁22からなる障壁部を形成しているが、凸条壁22は４つに限定するものではなく、３つ以下であってもよいし、５つ以上であってもよい。凸条壁22はできるだけ多く設けた方がパッド電極20,20間の表面距離をより増大させることができる。
次に、凸条壁22の形成方法について説明する。ここで、半導体基板A2は、図７に示すように、ベース基板23に所定の素子（図示せず）が形成されるとともに窒化シリコン膜などの絶縁膜24での絶縁被覆が施されて所定の回路が形成されている。ベース基板23は、シリコン基板であってもよいし、ガリウム−ヒ素などの化合物半導体基板であってもよい。
絶縁膜24が形成された半導体基板A2の上面には、図８に示すように、スパッタ装置などによってチタン膜25及び金膜26を順次形成して下地膜としている。本実施形態では、チタン膜25の厚みを５０ｎｍ程度、金膜265の厚みを２００ｎｍ程度としている。
下地膜の形成後、下地膜上にはレジスト膜を形成してパターンニングすることにより、図９に示すように、パッド電極20の形成部分を開口したパッド電極形成用レジストマスク27を形成している。このとき、パッド電極形成用レジストマスク27には、パッド電極20の形成用の開口28aだけでなく、凸条片22aの形成用の開口28bも設けている。本実施形態では、パッド電極形成用レジストマスク27の厚みを４．５μｍ程度としている。
パッド電極形成用レジストマスク27の形成後、図１０に示すように、めっき処理によってパッド電極20の形成用の開口28a、及び凸条片22aの形成用の開口28bに露出した下地膜の上面に金属膜を形成して、電極パッド20と凸条片22aとを同時に形成している。本実施形態では金属膜は金膜としている。本実施形態では、金膜の厚みを４μｍ程度としている。
めっき処理による電極パッド20及び凸条片22aの形成後、図１１に示すように、パッド電極形成用レジストマスク27を除去している。
パッド電極形成用レジストマスク27の除去後、図１２に示すように、イオンミリング装置などによって半導体基板A2の全面をエッチングして不要な下地膜を除去している。
不要な下地膜の除去後、図１３に示すように、半導体基板A2の上面にはオーバーパッシベーション膜として窒化シリコン膜などの絶縁膜21をＣＶＤ等によって形成し、凸条片22aを絶縁膜21で被覆した凸条壁22を形成している。
絶縁膜21の形成後、半導体基板A2の上面には図示しない所定のレジストマスクを形成して、パッド電極20上の絶縁膜21をエッチングによって除去し、図１４に示すように、パッド電極20を絶縁膜21から露出させている。
このように凸条壁22が形成された第２実施形態の半導体基板A2は、所要の絶縁基板に装着され、この絶縁基板に設けられたパッド電極と、半導体基板A2のパッド電極20とをワイヤボンディングによってそれぞれ金属線Ｗを介して接続され、モールド樹脂で被覆されることにより半導体装置となっている。
このように、凸条片22aはパッド電極20の形成と同時に形成することにより、凸条片22aの形成のための特別な工程を必要とすることなく形成でき、製造コストを増大させることなく凸条壁22を形成できる。
前述した実施形態では、ベース基板13,23上に設けられた絶縁膜14,24上にパッド電極10,20とともに導通用の配線10a,20aを形成しているが、図１５に示すように、絶縁膜24上にさらに平坦化膜29を設けて、この平坦化膜29上にパッド電極20を形成するとともに、このパッド電極20に接続する導通用の配線20bを、パッド電極20の直下方に平坦化膜29を上下方向に貫通させて設けた場合には、パッド電極20を包囲する無端状の凸条片22aとすることができる。
このように、凸条片22aを閉曲線で構成された無端状とすることにより、この凸条片22aが電場に対するシールドとして機能することにより、イオンマイグレーションの原因となる電位を緩和することができ、イオンマイグレーション自体の発生を抑制できる。
特に、凸条片22を接地電位とすることにより、イオンマイグレーションの原因となる電位を解消することもできる。図１５中、20cは、絶縁膜24上に設けた中間電極である。
また、凹状溝12を形成して障壁部を形成する場合には、平坦化膜を設けることにより凹状溝12を深く形成することができ、パッド電極10,10間の表面距離をさらに長くすることができるので、イオンマイグレーションの発生をさらに抑制できる。
パッド電極間の表面距離とショート不良発生時間との関係を示した相関図である。 第１実施形態の半導体装置となる半導体基板の要部概略平面図である。 図２のＸ−Ｘ断面模式図である。 第２実施形態の半導体装置となる半導体基板の要部概略平面図である。 図４のＹ−Ｙ断面模式図である。 変容例の半導体基板の要部概略平面図である。 第２実施形態の半導体装置となる半導体基板の製造工程説明図である。 第２実施形態の半導体装置となる半導体基板の製造工程説明図である。 第２実施形態の半導体装置となる半導体基板の製造工程説明図である。 第２実施形態の半導体装置となる半導体基板の製造工程説明図である。 第２実施形態の半導体装置となる半導体基板の製造工程説明図である。 第２実施形態の半導体装置となる半導体基板の製造工程説明図である。 第２実施形態の半導体装置となる半導体基板の製造工程説明図である。 第２実施形態の半導体装置となる半導体基板の製造工程説明図である。 変容例の半導体基板の断面模式図である。
符号の説明
A1 半導体基板
a1 壁面
10 パッド電極
11 絶縁膜
12 第２凹状溝
13 ベース基板
14 絶縁膜
A2 半導体基板
a2 壁面
20 パッド電極
21 絶縁膜
22 凸状壁
23 ベース基板
24 絶縁膜
Ｗ 金属線

Claims (5)

  1. 半導体基板と、この半導体基板に設けて外部との電気的な接続に用いる複数のパッド電極とを備えた半導体装置において、
    隣接した前記パッド電極間に、このパッド電極間を横断する障壁部を設けて、前記パッド電極間の表面距離を増大させたことを特徴とする半導体装置。
  2. 前記障壁部は、前記半導体基板に凹状溝を形成することにより相対的に突出した前記半導体基板で構成したことを特徴とする請求項１記載の半導体装置。
  3. 前記障壁部は、前記半導体基板の上面に前記パッド電極の形成と同時に形成した所定形状の金属層と、この金属層を被覆した絶縁膜とで構成したことを特徴とする請求項１記載の半導体装置。
  4. 前記障壁部は、前記パッド電極の周囲を取り囲む包囲形状に配置したことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 所定の回路が形成された半導体基板の所定位置に外部との電気的な接続に用いる複数のパッド電極を設けた半導体装置の製造方法において、
    隣接した前記パッド電極間に、所定高さの壁面を有する障壁部を、前記パッド電極間を横断させて設ける工程を有することを特徴とする半導体装置の製造方法。
JP2006203547A 2006-07-26 2006-07-26 半導体装置及びその製造方法 Pending JP2008034472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006203547A JP2008034472A (ja) 2006-07-26 2006-07-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006203547A JP2008034472A (ja) 2006-07-26 2006-07-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008034472A true JP2008034472A (ja) 2008-02-14

Family

ID=39123612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006203547A Pending JP2008034472A (ja) 2006-07-26 2006-07-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008034472A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014119045A1 (ja) * 2013-02-01 2014-08-07 株式会社村田製作所 半導体装置
JP2020535650A (ja) * 2017-09-25 2020-12-03 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ アセンブリ、エネルギ蓄積器
JP2022177300A (ja) * 2017-03-24 2022-11-30 株式会社半導体エネルギー研究所 半導体装置
WO2023135959A1 (ja) * 2022-01-17 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150144A (ja) * 1997-11-14 1999-06-02 Sony Corp 半導体装置及びその製造方法
JP2004179590A (ja) * 2002-11-29 2004-06-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005093652A (ja) * 2003-09-17 2005-04-07 Casio Comput Co Ltd 半導体装置
JP2005294676A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2006100481A (ja) * 2004-09-29 2006-04-13 Nec Electronics Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150144A (ja) * 1997-11-14 1999-06-02 Sony Corp 半導体装置及びその製造方法
JP2004179590A (ja) * 2002-11-29 2004-06-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005093652A (ja) * 2003-09-17 2005-04-07 Casio Comput Co Ltd 半導体装置
JP2005294676A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2006100481A (ja) * 2004-09-29 2006-04-13 Nec Electronics Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014119045A1 (ja) * 2013-02-01 2014-08-07 株式会社村田製作所 半導体装置
JP2022177300A (ja) * 2017-03-24 2022-11-30 株式会社半導体エネルギー研究所 半導体装置
JP7469423B2 (ja) 2017-03-24 2024-04-16 株式会社半導体エネルギー研究所 半導体装置
JP2020535650A (ja) * 2017-09-25 2020-12-03 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ アセンブリ、エネルギ蓄積器
WO2023135959A1 (ja) * 2022-01-17 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US9201095B2 (en) Structure of bridging electrode
US8274166B2 (en) Semiconductor device and method of manufacturing the same
JP3578964B2 (ja) 半導体装置及びその製造方法
TW202145385A (zh) 內埋元件的基板結構及其製造方法
JP2011181825A (ja) 接続用パッドの製造方法
JP7102609B2 (ja) ウェハレベルシステムパッケージング方法及びパッケージング構造
TW201227898A (en) Package substrate and fabrication method thereof
JP5433228B2 (ja) 半導体装置の製造方法
JP2008034472A (ja) 半導体装置及びその製造方法
JP4726744B2 (ja) 半導体装置およびその製造方法
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
US20210199524A1 (en) Sensor membrane structure and method for forming the same
TW201432865A (zh) 晶片封裝結構及其製作方法
JP6120964B2 (ja) 半導体装置およびその製造方法
JP2005109377A (ja) 半導体装置およびその製造方法
CN102945840A (zh) 半导体芯片封装结构及封装方法
WO2018150781A1 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JPH11274155A (ja) 半導体装置
TW201436141A (zh) 半導體結構及其製造方法
TWI830321B (zh) 半導體封裝基板、製造其的方法和半導體封裝
JP2010027856A (ja) 半導体装置
JPH0479333A (ja) 半導体集積回路
JP2022010969A (ja) 印刷配線板およびその製造方法
CN118041289A (zh) 一种滤波器及其制备方法
TWI498968B (zh) 半導體製程

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508