TW201436141A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW201436141A
TW201436141A TW103107019A TW103107019A TW201436141A TW 201436141 A TW201436141 A TW 201436141A TW 103107019 A TW103107019 A TW 103107019A TW 103107019 A TW103107019 A TW 103107019A TW 201436141 A TW201436141 A TW 201436141A
Authority
TW
Taiwan
Prior art keywords
wafer
layer
semiconductor structure
metal oxide
oxide layer
Prior art date
Application number
TW103107019A
Other languages
English (en)
Other versions
TWI549243B (zh
Inventor
Yung-Tai Tsai
Shu-Ming Chang
Chun-Wei Chang
Chien-Hui Chen
Tsan-Gyu Liu
Yen-Shih Ho
Original Assignee
Xintex Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintex Inc filed Critical Xintex Inc
Publication of TW201436141A publication Critical patent/TW201436141A/zh
Application granted granted Critical
Publication of TWI549243B publication Critical patent/TWI549243B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

一種半導體結構包含晶片、至少一非金屬氧化層、焊墊、保護層、絕緣層與導電層。晶片具有彼此平行的第一、第二與第三表面，及第一與第二段差面。第一段差面連接於第二與第三表面之間，第二段差面連接於第一與第三表面之間。非金屬氧化層位於晶片之第一表面上。焊墊位於非金屬氧化層上，且電性連接晶片。保護層位於非金屬氧化層上。絕緣層位於保護層、非金屬氧化層、晶片之第一表面、第二表面、第三表面、第一段差面與第二段差面上。導電層位於絕緣層上，且電性接觸焊墊。

Description

半導體結構及其製造方法
本發明是有關一種半導體結構及一種半導體結構的製造方法。
習知的半導體結構可由晶圓(wafer)、焊墊(pad)、氧化層(例如二氧化矽)、佈線層所構成。一般而言，在製作半導體結構時，位於晶圓上的焊墊與晶圓的表面會先由氧化層所覆蓋。接著將焊墊上方的氧化層開孔，並把佈線層覆蓋於氧化層上。如此一來，佈線層可藉由氧化層的開孔電性連接焊墊，且能藉由打線的方式將焊墊上的佈線層與一電路板電性連接。
然而，當半導體結構需設置外蓋時，由於外蓋位於焊墊上方，因此打線的高度需至少大於外蓋的厚度才可將線拉出外蓋到電路板上。如此一來，在經過後續封裝製程時，會造成整個半導體結構的厚度難以降低，進而影響產品競爭力。
本發明之一技術態樣為一種半導體結構。
根據本發明一實施方式，一種半導體結構包含晶片、至少一非金屬氧化層、焊墊、保護層、絕緣層與導電層。晶片具有彼此平行的第一、第二與第三表面，及第一與第二段差面。第一段差面連接於第二與第三表面之間，第二段差面連接於第一與第三表面之間。非金屬氧化層位於晶片之第一表面上。焊墊位於非金屬氧化層上，且電性連接晶片。保護層位於非金屬氧化層上。絕緣層位於保護層、非金屬氧化層、晶片之第一表面、第二表面、第三表面、第一段差面與第二段差面上。導電層位於絕緣層上，且電性接觸焊墊。
在本發明一實施方式中，上述第二段差面垂直於第一表面與第三表面。
在本發明一實施方式中，上述第一段差面與第二表面夾一鈍角。
在本發明一實施方式中，上述第一段差面與第三表面夾一鈍角。
在本發明一實施方式中，上述導電層的材質包含鋁。
在本發明一實施方式中，上述半導體結構更包含電路板。電路板電性連接導電層。
本發明之另一技術態樣為一種半導體結構的製造方法。
根據本發明一實施方式，一種半導體結構的製造方 法包含下列步驟：(a)提供晶圓，其第一表面上形成有非金屬氧化層、焊墊與保護層。(b)蝕刻保護層與非金屬氧化層，使晶圓之第一表面露出。(c)蝕刻晶圓之第一表面，使晶圓形成平行第一表面的第二表面、與連接第一表面與第二表面的第一段差面。(d)蝕刻晶圓之第一表面、第二表面與第一段差面，使第一表面與第一段差面間形成平行第一表面的第三表面、與連接第一表面與第三表面的第二段差面。(e)覆蓋絕緣層於保護層、非金屬氧化層、晶圓之第一表面、第二表面、第三表面、第一段差面與第二段差面上。(f)形成開口於對準焊墊的保護層與絕緣層，使焊墊藉由開口露出。(g)形成導電層於絕緣層上，且藉由絕緣層之開口電性接觸焊墊。(h)切割晶圓之第二表面，使晶圓形成二子部。
在本發明一實施方式中，上述步驟(d)更包含蝕刻 凸出晶圓之第一表面的部分非金屬氧化層與保護層。
在本發明一實施方式中，上述步驟(d)更包含使用光罩覆蓋於晶圓之第一表面、非金屬氧化層與保護層。其中光罩用以保留非金屬氧化層下方之部分晶圓。
在本發明一實施方式中，上述半導體結構的製造方法更包含電性連接導電層與電路板。
在本發明上述實施方式中，由於絕緣層可覆蓋於保護層、非金屬氧化層、晶圓之第一表面、第二表面、第三表面、第一段差面與第二段差面上，因此當對準焊墊的保 護層與絕緣層形成開口後，導電層便可形成絕緣層上，且藉由開口電性接觸焊墊。如此一來，導電層可沿晶圓之第一表面、第二段差面、第三表面、第一段差面與第二表面設置。待晶圓切割形成晶片後，第二表面上的導電層可藉由導線與電路板電性連接，使電路板能與焊墊電性連接。
因此，當焊墊上方覆蓋一外蓋時，不會影響此半導 體結構的訊號傳輸效果。此外，導線的位置可在晶片的第二表面上方的區域，使得半導體結構的厚度並不會受限於導線，只需減薄尚未切割成晶片之晶圓厚度便可。如此一來，此半導體結構在產品應用上較為彈性，進而提升產品競爭力。
100‧‧‧半導體結構
100a‧‧‧半導體結構
110‧‧‧晶圓(晶片)
111‧‧‧第一段差面
112‧‧‧第一表面
113‧‧‧第二段差面
114‧‧‧第二表面
116‧‧‧第三表面
120‧‧‧非金屬氧化層
130‧‧‧焊墊
140‧‧‧保護層
150‧‧‧絕緣層
152‧‧‧開口
160‧‧‧導電層
170‧‧‧電路板
172‧‧‧導線
210‧‧‧光罩
220‧‧‧光罩
230‧‧‧光罩
240‧‧‧光罩
A‧‧‧區域
D‧‧‧距離
D’‧‧‧間距
L‧‧‧線段
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟
S6‧‧‧步驟
S7‧‧‧步驟
S8‧‧‧步驟
θ 1‧‧‧鈍角
θ 2‧‧‧鈍角
第1圖繪示根據本發明一實施方式之半導體結構的剖面圖。
第2圖繪示根據本發明一實施方式之半導體結構的剖面圖。
第3圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。
第4圖繪示第3圖之非金屬氧化層、焊墊與保護層形成於晶圓的第一表面後的示意圖。
第5圖繪示第4圖之保護層與非金屬氧化層蝕刻後的示意圖。
第6圖繪示第5圖之晶圓之第一表面蝕刻後的示意圖。
第7圖繪示第6圖之晶圓之第一表面、第二表面與第一段差面蝕刻後的示意圖。
第8圖繪示第7圖之凸出晶圓之第一表面的部分非金屬氧化層與保護層蝕刻後的示意圖。
第9圖繪示第6圖之晶圓之第一表面、第二表面與第一段差面蝕刻後的示意圖。
第10圖繪示第8圖之保護層、非金屬氧化層、晶圓之第一表面、第二表面、第三表面、第一段差面與第二段差面覆蓋絕緣層後的示意圖。
第11圖繪示第10圖之對準焊墊的保護層與絕緣層形成開口時的示意圖。
第12圖繪示第11圖之絕緣層形成導電層後的示意圖。
第13圖繪示第6圖之保護層、非金屬氧化層、晶圓之第一表面、第二表面與第一段差面覆蓋絕緣層後的示意圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示根據本發明一實施方式之半導體結構 100的剖面圖。如圖所示，半導體結構100包含晶片110、非金屬氧化層120、焊墊130(pad)、保護層140(passivation layer)、絕緣層150(isolation layer)與導電層160。其中，晶片110具有彼此平行的第一表面112、第二表面114與第三表面116，及第一段差面111與第二段差面113。第一段差面111連接於第二表面114與第三表面116之間，第二段差面113連接於第一表面112與第三表面116之間。非金屬氧化層120位於晶片110之第一表面112上。焊墊130位於非金屬氧化層120上，且電性連接晶片110。保護層140位於非金屬氧化層120上。絕緣層150位於保護層140、非金屬氧化層120之側面、晶片110之第一表面112、第二表面114、第三表面116、第一段差面111與第二段差面113上。導電層160位於絕緣層150上，且電性接觸焊墊130。
在本實施方式中，第二段差面113的兩端分別垂直 於晶片110的第一表面112與第三表面116，且晶片110的第一段差面111與第二表面114夾鈍角θ 1，第一段差面111與第三表面116夾鈍角θ 2。非金屬氧化層120可以為矽的氧化物(oxide)，但並不以限制本發明。此外，焊墊130與導電層160的材質可以包含鋁或其他可導電的金屬。晶片110可以為影像感測元件、微機電(MEMS)系統元件、運算處理元件等，其材質可以包含矽。晶片110可以為晶圓(wafer)經切割(dicing)製程後所形成多個晶片中的一片。
具體而言，由於絕緣層150覆蓋於保護層140、非金屬氧化層120、晶片110之第一表面112、第二表面114、 第三表面116、第一段差面111與第二段差面113上，因此當對準焊墊130的部分保護層140與絕緣層150(也就是焊墊130上方的保護層140與絕緣層150)形成開口152後，導電層160便可形成絕緣層150上，且藉由開口152電性接觸焊墊130。如此一來，導電層160可沿晶片110之第一表面112、第二段差面113、第三表面116、第一段差面111與第二表面114設置。當晶片110之第二表面114上的導電層160與電路板電性連接時，電路板便能與晶片110上的焊墊130電性連接。在以下敘述中，將敘述焊墊130與電路板的連接方式。
第2圖繪示根據本發明一實施方式之半導體結構100a的剖面圖。與第1圖實施方式不同的地方在於：半導體結構100a還包含電路板170與導線172。在本實施方式中，導線172可利用打線製程連接於晶片110之第二表面114上的導電層160與電路板170，使電路板170可電性連接導電層160與焊墊130。這樣的配置方式，當焊墊130上方覆蓋一外蓋時，不會影響此半導體結構100a的訊號傳輸效果。此外，導線172的位置可在晶片110的第二表面114上方的區域，使得半導體結構100a的厚度並不會受限於導線172。也就是說，導線172最高點至第二表面114間的距離D會遠小於半導體結構100a的整體厚度。當半導體結構100a需要減少厚度時，只需減薄尚未切割成晶片110之晶圓厚度便可。如此一來，半導體結構100(見第1圖)、100a在產品應用上較為彈性，進而提升產品競爭力。
應瞭解到，在以上敘述中，已敘述過的元件結構與 連接關係將不在重複贅述，合先敘明。此外，由於晶片110為晶圓經過切割製程後形成，在以下敘述中，將以晶圓110表示晶片110切割前的狀態。
第3圖繪示根據本發明一實施方式之半導體結構 的製造方法的流程圖。首先在步驟S1中，提供晶圓，其第一表面上形成有非金屬氧化層、焊墊與保護層。接著在步驟S2中，蝕刻保護層與非金屬氧化層，使晶圓之第一表面露出。之後在步驟S3中，蝕刻晶圓之第一表面，使晶圓形成平行第一表面的第二表面、與連接第一表面與第二表面的第一段差面。接著在步驟S4中，蝕刻晶圓之第一表面、第二表面與第一段差面，使第一表面與第一段差面間形成平行第一表面的第三表面、與連接第一表面與第三表面的第二段差面。之後在步驟S5中，覆蓋絕緣層於保護層、非金屬氧化層、晶圓之第一表面、第二表面、第三表面、第一段差面與第二段差面上。接著在步驟S6中，形成開口於對準焊墊的保護層與絕緣層，使焊墊藉由開口露出。之後在步驟S7中，形成導電層於絕緣層上，且藉由絕緣層之開口電性接觸焊墊。最後在步驟S8中，切割晶圓之第二表面，使晶圓形成二子部。在以下敘述中，將敘述上述半導體結構之製造方法的各步驟。
第4圖繪示第3圖之非金屬氧化層120、焊墊130與保護層140形成於晶圓110的第一表面112後的示意圖。在本實施方式中，非金屬氧化層120具有三層，但並不以 限制本發明，可依設計者需求而定。待非金屬氧化層120形成於晶圓110的第一表面112後，可將焊墊130形成於非金屬氧化層120上。之後，保護層140便可覆蓋於焊墊130與非金屬氧化層120上。
第5圖繪示第4圖之保護層140與非金屬氧化層 120蝕刻後的示意圖。同時參閱第4圖與第5圖，待保護層140形成後，可於保護層140上使用光罩210，並搭配蝕刻製程蝕刻兩焊墊130之間的部分保護層140與非金屬氧化層120，使晶圓110之第一表面112露出。
第6圖繪示第5圖之晶圓110之第一表面112蝕刻 後的示意圖。同時參閱第5圖與第6圖，待晶圓110之第一表面112露出後，可於晶圓110的第一表面112上使用光罩220，並搭配蝕刻製程蝕刻晶圓110之第一表面112，使晶圓110形成平行第一表面112的第二表面114、與連接第一表面112與第二表面114的第一段差面111。其中，第一段差面111與第二表面114形成一溝槽(trench)，且第一段差面111與第二表面114夾鈍角θ 1。此階段的蝕刻目的為：在晶圓110中形成溝槽，因此第一段差面111與第二表面114為較為粗糙(rough)。
第7圖繪示第6圖之晶圓110之第一表面112、第 二表面114與第一段差面111蝕刻後的示意圖。同時參閱第6圖與第7圖，待形成第二表面114與第一段差面111後，可再藉由另一蝕刻蝕刻製程蝕刻晶圓110之第一表面112、第二表面114與第一段差面111，使第一表面112與 第一段差面111間形成平行第一表面112的第三表面116、與連接第一表面112與第三表面116的第二段差面113。其中，第一段差面111與第三表面116夾鈍角θ 2。此階段的蝕刻目的為：讓第一段差面111與第二表面114更為平滑(smooth)，使後續製程材料可附著在第一段差面111與第二表面114上，降低斷線機率。
在第7圖的步驟中，由於未使用光罩而採全面性蝕刻，因此部分的非金屬氧化層120與保護層140會凸出於晶圓110之第一表面112，也就是非金屬氧化層120與保護層140在區域A的凸出結構(hump)。此凸出結構會造成後續覆蓋在區域A中的製程材料斷線。
第8圖繪示第7圖之凸出晶圓110之第一表面112的部分非金屬氧化層120與保護層140蝕刻後的示意圖。同時參閱第7圖與第8圖，為了避免上述凸出結構造成後續製程材料斷線，可於保護層140上使用光罩230，並搭配蝕刻製程蝕刻凸出晶圓110之第一表面112的部分非金屬氧化層120與保護層140。
在第7圖與第8圖的步驟中，由於未使用光罩而採全面性蝕刻，因此要多一道蝕刻製程將凸出結構消除，但在其他實施方式中，可用光罩避免凸出結構的產生。
第9圖繪示第6圖之晶圓110之第一表面112、第二表面114與第一段差面111蝕刻後的示意圖。與第7圖實施方式不同的地方在於：使用光罩240覆蓋於晶圓110之第一表面112、非金屬氧化層120與保護層140。其中光 罩240用以保留非金屬氧化層120下方之部分晶圓110，使非金屬氧化層120下方之晶圓110不會因蝕刻製程而去除。如此一來，便不會形成上述的凸出結構，使第9圖的結構與第8圖的結構相同。
在後續製程中，由於第9圖與第8圖的結構相同，因此僅以第8圖為例作為說明。
第10圖繪示第8圖之保護層140、非金屬氧化層120、晶圓110之第一表面112、第二表面114、第三表面116、第一段差面111與第二段差面113覆蓋絕緣層150後的示意圖。同時參閱第8圖與第10圖，待第8圖的結構形成後，可先經過清洗光阻的製程。接著便可覆蓋絕緣層150於保護層140、非金屬氧化層120、晶圓110之第一表面112、第二表面114、第三表面116、第一段差面111與第二段差面113上。
第11圖繪示第10圖之對準焊墊130的保護層140與絕緣層150形成開口152時的示意圖。同時參閱第10圖與第11圖，待絕緣層150形成後，可藉由蝕刻製程將對準焊墊130的保護層140與絕緣層150形成開口152，使焊墊130可藉由開口152露出。
第12圖繪示第11圖之絕緣層150形成導電層160後的示意圖。同時參閱第11圖與第12圖，待開口152形成後，可將導電層160形成於絕緣層150上，且藉由絕緣層150之開口152電性接觸焊墊130。在本實施方式中，晶圓110之第二表面114上的導電層160具有間距D’，此間 距D’可讓刀具從晶圓110之第二表面114沿線段L切割(dicing)，使晶圓110形成分開的二子部(即晶片)。如此一來，便可得到第1圖之半導體結構100。
之後，導電層160可藉由打線製程電性連接電路板，而得到第2圖之半導體結構100a。
第13圖繪示第6圖之保護層140、非金屬氧化層120、晶圓110之第一表面112、第二表面114與第一段差面111覆蓋絕緣層150後的示意圖。同時參閱第6圖與第13圖，在第6圖的步驟中，若是藉由最佳化(optimal)的蝕刻製程來蝕刻晶圓110的第一表面112，則不會形成第7圖至第12圖由第二段差面113與第三表面116構成的階梯結構，使得第一表面112與第一段差面111在後續製程中可以是相鄰接。也就是說，透過最佳化的蝕刻製程可直接於第6圖的結構形成絕緣層150，而得到第13圖的結構。如此一來，可省略第8圖光罩230與第9圖光罩240的製程，並降低後續製程之導電層160(見第12圖)因轉折而斷線的機率。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體結構
110‧‧‧晶片
111‧‧‧第一段差面
112‧‧‧第一表面
113‧‧‧第二段差面
114‧‧‧第二表面
116‧‧‧第三表面
120‧‧‧非金屬氧化層
130‧‧‧焊墊
140‧‧‧保護層
150‧‧‧絕緣層
152‧‧‧開口
160‧‧‧導電層
θ 1‧‧‧鈍角
θ 2‧‧‧鈍角

Claims (13)

  1. 一種半導體結構，包含：一晶片，具有彼此平行的一第一、一第二與一第三表面，及一第一與一第二段差面，其中該第一段差面連接於該第二與該第三表面之間，該第二段差面連接於該第一與該第三表面之間；至少一非金屬氧化層，位於該晶片之該第一表面上；一焊墊，位於該非金屬氧化層上，且電性連接該晶片；一保護層，位於該非金屬氧化層上；一絕緣層，位於該保護層、該非金屬氧化層、該晶片之該第一表面、該第二表面、該第三表面、該第一段差面與該第二段差面上；以及一導電層，位於該絕緣層上，且電性接觸該焊墊。
  2. 如請求項1所述之半導體結構，其中該第二段差面垂直於該第一表面與該第三表面。
  3. 如請求項1所述之半導體結構，其中該第一段差面與該第二表面夾一鈍角。
  4. 如請求項1所述之半導體結構，其中該第一段差面與該第三表面夾一鈍角。
  5. 如請求項1所述之半導體結構，其中該導電層的材 質包含鋁。
  6. 如請求項1所述之半導體結構，更包含：一電路板，電性連接該導電層。
  7. 一種半導體結構的製造方法，包含下列步驟：(a)提供一晶圓，其一第一表面上形成有至少一非金屬氧化層、一焊墊與一保護層；(b)蝕刻該保護層與該非金屬氧化層，使該晶圓之一第一表面露出；(c)蝕刻該晶圓之該第一表面，使該晶圓形成平行該第一表面的一第二表面、與連接該第一表面與該第二表面的一第一段差面；(d)蝕刻該晶圓之該第一表面、該第二表面與該第一段差面，使該第一表面與該第一段差面間形成平行該第一表面的一第三表面、與連接該第一表面與該第三表面的一第二段差面；(e)覆蓋一絕緣層於該保護層、該非金屬氧化層、該晶圓之該第一表面、該第二表面、該第三表面、該第一段差面與該第二段差面上；(f)形成一開口於對準該焊墊的該保護層與該絕緣層，使該焊墊藉由該開口露出；(g)形成一導電層於該絕緣層上，且藉由該絕緣層之該開口電性接觸該焊墊；以及 (h)切割該晶圓之該第二表面，使該晶圓形成二子部。
  8. 如請求項7所述之半導體結構的製造方法，其中該步驟(d)更包含：蝕刻凸出該晶圓之該第一表面的部分該非金屬氧化層與該保護層。
  9. 如請求項7所述之半導體結構的製造方法，其中該步驟(d)更包含：使用一光罩覆蓋於該晶圓之該第一表面、該非金屬氧化層與該保護層，其中該光罩用以保留該非金屬氧化層下方之部分該晶圓。
  10. 如請求項7所述之半導體結構的製造方法，更包含：電性連接該導電層與一電路板。
  11. 如請求項7所述之半導體結構的製造方法，其中該第二段差面垂直於該第一表面與該第三表面。
  12. 如請求項7所述之半導體結構的製造方法，其中該第一段差面與該第二表面夾一鈍角。
  13. 如請求項7所述之半導體結構的製造方法，其中 該第一段差面與該第三表面夾一鈍角。
TW103107019A 2013-03-07 2014-03-03 半導體結構及其製造方法 TWI549243B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361774478P 2013-03-07 2013-03-07

Publications (2)

Publication Number Publication Date
TW201436141A true TW201436141A (zh) 2014-09-16
TWI549243B TWI549243B (zh) 2016-09-11

Family

ID=51467863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107019A TWI549243B (zh) 2013-03-07 2014-03-03 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US9275963B2 (zh)
CN (1) CN104037144B (zh)
TW (1) TWI549243B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298631B (zh) * 2015-05-12 2020-07-14 联华电子股份有限公司 半导体元件及其制作方法
EP3499552A1 (en) * 2017-12-14 2019-06-19 Nexperia B.V. Semiconductor device and method of manufacture

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119116A (en) * 1990-07-31 1992-06-02 Xerox Corporation Thermal ink jet channel with non-wetting walls and a step structure
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
TWI230439B (en) * 2004-07-23 2005-04-01 Xintec Inc Anti-corrosion dicing method of semiconductor integrated circuit device for preventing external erosion
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US8415879B2 (en) * 2007-05-31 2013-04-09 Nthdegree Technologies Worldwide Inc Diode for a printable composition
CN101383299B (zh) * 2007-09-05 2011-01-19 精材科技股份有限公司 电子元件的晶圆级封装及其制造方法
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
TWI482242B (zh) * 2009-12-31 2015-04-21 Xintec Inc 晶片封裝體及其製造方法
US8952501B2 (en) * 2010-05-11 2015-02-10 Xintec, Inc. Chip package and method for forming the same
US9425134B2 (en) * 2010-05-11 2016-08-23 Xintec Inc. Chip package
TWI536525B (zh) * 2010-05-11 2016-06-01 精材科技股份有限公司 晶片封裝體
US8604330B1 (en) * 2010-12-06 2013-12-10 4Power, Llc High-efficiency solar-cell arrays with integrated devices and methods for forming them
CN102891120B (zh) * 2011-07-22 2016-06-08 精材科技股份有限公司 晶片封装体及其形成方法
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US20140252659A1 (en) 2014-09-11
TWI549243B (zh) 2016-09-11
CN104037144B (zh) 2017-01-11
CN104037144A (zh) 2014-09-10
US9275963B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
TWI392404B (zh) 線路板及其製作方法
TWI505428B (zh) 晶片封裝體及其形成方法
US9780251B2 (en) Semiconductor structure and manufacturing method thereof
TWI566353B (zh) 半導體結構及其製造方法
TWI540655B (zh) 半導體結構及其製造方法
TWI484607B (zh) 封裝結構及其製作方法
TWI549243B (zh) 半導體結構及其製造方法
JP2009224492A (ja) 半導体装置及びその製造方法
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP5876893B2 (ja) 半導体装置及びその製造方法
TWI529891B (zh) 半導體結構及其製作方法
TWI581389B (zh) 半導體結構及其製造方法
US10607942B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20120119371A1 (en) Method of fabricating semiconductor device and semiconductor device
TWI564961B (zh) 半導體結構及其製造方法
JP2008034472A (ja) 半導体装置及びその製造方法
JP2008306103A (ja) 半導体装置及び導電パターン設計方法
TWI677079B (zh) 晶片封裝體及其製造方法
TWI731431B (zh) 接墊結構
JP5814554B2 (ja) 半導体装置の製造方法
TWI440150B (zh) 凸塊製程及其結構
JP2009111073A (ja) 半導体装置
JP5037159B2 (ja) 半導体チップおよびその製造方法ならびに半導体ウエハ
JP6211855B2 (ja) 半導体装置
JP2005072406A (ja) 半導体素子及びその製造方法