JP5037159B2 - 半導体チップおよびその製造方法ならびに半導体ウエハ - Google Patents
半導体チップおよびその製造方法ならびに半導体ウエハ Download PDFInfo
- Publication number
- JP5037159B2 JP5037159B2 JP2007035327A JP2007035327A JP5037159B2 JP 5037159 B2 JP5037159 B2 JP 5037159B2 JP 2007035327 A JP2007035327 A JP 2007035327A JP 2007035327 A JP2007035327 A JP 2007035327A JP 5037159 B2 JP5037159 B2 JP 5037159B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- inspection
- semiconductor substrate
- dicing line
- external pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 179
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000007689 inspection Methods 0.000 claims description 166
- 239000000758 substrate Substances 0.000 claims description 89
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000005520 cutting process Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 description 41
- 230000001681 protective effect Effects 0.000 description 41
- 239000010410 layer Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 239000010949 copper Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Images
Description
そこで、本発明の目的は、接続部の材料である金属によるダイシングソーの目づまりの発生を防止することができる、半導体チップおよびその製造方法ならびに半導体ウエハを提供することである。
ウエハの状態(ダイシング前の状態)で、半導体基板、検査用配線、絶縁膜および検査用外部パッドの各側面(端面)は、半導体チップの個片に切り分けるためのダイシングラインに沿っている。したがって、絶縁膜の側面との間に間隔を有する接続部は、ウエハの状態で、ダイシングラインに対して間隔を空けた位置に配置されている。そのため、ダイシング時に、ダイシングソーが接続部に接触しない。その結果、接続部の材料である金属によるダイシングソーの目づまりを防止することができ、この目づまりに起因するダイシング不良の発生を防止することができる。
ウエハの状態(ダイシング前の状態)で、半導体基板、検査用配線、絶縁膜および検査用外部パッドの各側面(端面)は、半導体チップの個片に切り分けるためのダイシングラインに沿っている。したがって、絶縁膜の側面において露出する接続部は、ウエハの状態で、ダイシングラインと交差しているが、その交差する部分のダイシングラインに沿う方向の長さがダイシングラインと直交する方向の長さよりも短い。そのため、ダイシング時における接続部に対するダイシングソーの接触面積が小さい。よって、接続部の材料である金属によるダイシングソーの目づまりを防止することができ、この目づまりに起因するダイシング不良の発生を防止することができる。
図1は、本発明の一実施形態に係る半導体ウエハの模式的な平面図である。また、図2は、図1に示す半導体ウエハを切断線A−Aで切断したときの断面図である。
この半導体ウエハ(以下、単に「ウエハ」という。)1は、格子状に設定されたダイシングラインDに沿って切断されることにより、複数の矩形状の半導体チップ2の個片に切り分けられる。すなわち、ウエハ1には、各半導体チップ2の間を一直線に伸びるダイシングセンタラインLが設定されている。そして、ダイシングセンタラインLを中心線とする一定幅(たとえば、40μm)の領域がダイシングラインDであり、このダイシングラインDが切り落とされることにより、ウエハ1は、複数の矩形状の半導体チップ2の個片に切り分けられる。
検査用配線5における各開口9から露出する(各開口9に臨む)部分上には、銅からなる接続部11が形成されている。この接続部11は、電極10とほぼ同じ高さを有し、図1に示すように、平面視でダイシングラインDに沿う方向に長い矩形状に形成されている。
図3(a)〜(f)は、半導体チップ2の製造方法を工程順に示す模式的な断面図である。
まず、図3(a)に示すように、機能素子(図示せず)が表層部に作り込まれた半導体基板3上に、配線4および検査用配線5のパターンが形成される。
次いで、図3(d)に示すように、層間絶縁膜6上に、開口13,14を有する表面保護膜12が形成される。この表面保護膜12は、層間絶縁膜6の形成方法と同様の方法により形成することができる。具体的には、層間絶縁膜6の全域上に、たとえば、CVD法により、表面保護膜12の材料(たとえば、酸化シリコンまたは窒化シリコン)からなる堆積層が電極10および接続部11を埋め尽くす厚さに形成される。その後、堆積層上に、開口13,14に対応するマスク開口を有するレジストパターンが形成され、このレジストパターンをマスクとして堆積層がエッチングされることにより、表面保護膜12が形成される。レジストパターンは、堆積層のエッチング後に除去される。また、層間絶縁膜6の全域上に、感光性ポリイミドなどの有機材料が塗布されることにより、電極10および接続部11を埋め尽くす厚さの有機膜が形成され、その有機膜が選択的に除去されることにより、表面保護膜12が形成されてもよい。
半導体チップ2において、検査用配線5および検査用外部パッド16は、半導体基板3の周縁部上に設けられている。検査用配線5、層間絶縁膜6、表面保護膜12および検査用外部パッド16は、それぞれ半導体基板3の側面と面一をなす側面(端面)を有している。そして、接続部11は、層間絶縁膜6および表面保護膜12の側面に対して間隔を空けた位置に形成されている。
このウエハ21は、格子状に設定されたダイシングラインDに沿って切断されることにより、複数の矩形状の半導体チップ22の個片に切り分けられる。すなわち、ウエハ21には、各半導体チップ22の間を一直線に伸びるダイシングセンタラインLが設定されている。そして、ダイシングセンタラインLを中心線とする一定幅(たとえば、40μm)の領域がダイシングラインDであり、このダイシングラインDが切り落とされることにより、ウエハ21は、複数の矩形状の半導体チップ22の個片に切り分けられる。
検査用配線25における開口29から露出する(各開口29に臨む)部分上には、銅からなる接続部31が形成されている。この接続部31は、図4に示すように、電極30とほぼ同じ高さを有し、平面視でダイシングラインDに沿う方向の長さがダイシングラインDと直交する方向の長さよりも短く、かつダイシングラインD外の領域の当該ダイシングラインDに沿う方向の長さが当該ダイシングラインDと直交する方向の長さよりも短い矩形状に形成されている。
図6(a)〜(f)は、半導体チップ22の製造方法を工程順に示す模式的な断面図である。
まず、図6(a)に示すように、機能素子(図示せず)が表層部に作り込まれた半導体基板23上に、配線24および検査用配線25のパターンが形成される。
次いで、図6(d)に示すように、層間絶縁膜26上に、開口33,34を有する表面保護膜32が形成される。この表面保護膜32は、層間絶縁膜26の形成方法と同様の方法により形成することができる。具体的には、層間絶縁膜26の全域上に、たとえば、CVD法により、表面保護膜32の材料(たとえば、酸化シリコンまたは窒化シリコン)からなる堆積層が電極30および接続部31を埋め尽くす厚さに形成される。その後、堆積層上に、開口33,34に対応するマスク開口を有するレジストパターンが形成され、このレジストパターンをマスクとして堆積層がエッチングされることにより、表面保護膜32が形成される。レジストパターンは、堆積層のエッチング後に除去される。また、層間絶縁膜26の全域上に、感光性ポリイミドなどの有機材料が塗布されることにより、電極30および接続部31を埋め尽くす厚さの有機膜が形成され、その有機膜が選択的に除去されることにより、表面保護膜32が形成されてもよい。
半導体チップ22において、検査用配線25および検査用外部パッド36は、半導体基板3の周縁部上に設けられている。検査用配線25、層間絶縁膜26、表面保護膜32および検査用外部パッド36は、それぞれ半導体基板23の側面と面一をなす側面(端面)を有している。そして、接続部31は、層間絶縁膜26および表面保護膜32の側面において露出し、平面視で、層間絶縁膜26および表面保護膜32の側面に沿う方向の長さがこれと直交する方向の長さよりも短く形成されている。
たとえば、図1に示すウエハ1では、ダイシングラインDに対してその両側にそれぞれ間隔を空けた位置に、開口9が1つずつ形成され、各開口9上に接続部11が形成されている。しかしながら、図7に示すように、一方の開口9およびこの開口9上の接続部11が省略されてもよい。
図1に示すウエハ1(半導体チップ2)では、層間絶縁膜6と表面保護膜12とが別体に形成されているが、これらは一体に形成されてもよい。すなわち、配線4および検査用配線5の形成後に、配線4および検査用配線5を部分的に露出させるための開口を有する絶縁膜が形成され、配線4に臨む開口内に電極10が形成され、検査用配線5に臨む開口内に接続部11が形成されてもよい。
また、電極10,30および接続部11,31の材料として、銅を例示したが、金が用いられてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 半導体チップ
3 半導体基板
5 検査用配線
6 層間絶縁膜(絶縁膜)
9 開口
11 接続部
12 表面保護膜(絶縁膜)
14 開口
16 検査用外部パッド
21 ウエハ
22 半導体チップ
23 半導体基板
25 検査用配線
26 層間絶縁膜
29 開口
31 接続部
32 表面保護膜
34 開口
36 検査用外部パッド
D ダイシングライン
Claims (6)
- 半導体基板と、
前記半導体基板の周縁部上に設けられ、前記半導体基板の側面と面一をなす端面を有する検査用配線と、
前記半導体基板上に積層されて、前記検査用配線を被覆し、前記半導体基板の側面と面一をなす側面を有する絶縁膜と、
前記絶縁膜上に設けられ、前記半導体基板の側面と面一をなす端面を有する検査用外部パッドと、
金属からなり、前記検査用配線と前記検査用外部パッドとの間に設けられ、前記検査用配線と前記検査用外部パッドとを電気的に接続する接続部とを備え、
前記接続部は、前記絶縁膜の側面に対して間隔を空けた位置に形成されている、半導体チップ。 - 半導体基板と、
前記半導体基板の周縁部上に設けられ、前記半導体基板の側面と面一をなす端面を有する検査用配線と、
前記半導体基板上に積層されて、前記検査用配線を被覆し、前記半導体基板の側面と面一をなす側面を有する絶縁膜と、
前記絶縁膜上に設けられ、前記半導体基板の側面と面一をなす端面を有する検査用外部パッドと、
金属からなり、前記検査用配線と前記検査用外部パッドとの間に設けられ、前記検査用配線と前記検査用外部パッドとを電気的に接続する接続部とを備え、
前記接続部は、前記絶縁膜の側面において露出しており、平面視において、前記絶縁膜の当該側面に沿う方向の長さが当該側面と直交する方向の長さよりも短く形成されている、半導体チップ。 - ウエハ状態の半導体基板上に、検査用配線を、予め設定されたダイシングラインに跨るように形成する配線形成工程と、
前記半導体基板上に、第1絶縁膜を、前記検査用配線を覆うように形成する第1絶縁膜形成工程と、
前記第1絶縁膜形成工程後または前記第1絶縁膜形成工程中に、前記検査用配線を部分的に露出させるための第1開口を、前記ダイシングラインに対して間隔を空けた位置に形成する第1開口形成工程と、
前記検査用配線における前記第1開口に臨む部分上に、金属からなる接続部を形成する接続部形成工程と、
前記第1絶縁膜上に、第2絶縁膜を、前記接続部を覆うように形成する第2絶縁膜形成工程と、
前記第2絶縁膜形成工程後または前記第2絶縁膜形成工程中に、前記接続部の頂面を部分的に露出させるための第2開口を形成する第2開口形成工程と、
前記第2絶縁膜上に、前記第2開口を介して前記接続部の頂面に接続される検査用外部パッドを、前記ダイシングラインに跨るように形成する検査用外部パッド形成工程と、
前記検査用外部パッド形成工程後、前記半導体基板を基体とする構造体を前記ダイシングラインに沿って切断し、複数の半導体チップの個片に切り分けるダイシング工程とを含む、半導体チップの製造方法。 - ウエハ状態の半導体基板上に、検査用配線を、予め設定されたダイシングラインに跨るように形成する配線形成工程と、
前記半導体基板上に、第1絶縁膜を、前記検査用配線を覆うように形成する第1絶縁膜形成工程と、
前記第1絶縁膜形成工程後または前記第1絶縁膜形成工程中に、前記ダイシングラインに跨り、平面視で、当該ダイシングラインに沿う方向の長さが当該ダイシングラインと直交する方向の長さよりも短く、かつ前記ダイシングライン外の領域の当該ダイシングラインに沿う方向の長さが当該ダイシングラインと直交する方向の長さよりも短く、前記検査用配線を部分的に露出させるための第1開口を形成する第1開口形成工程と、
前記検査用配線における前記第1開口に臨む部分上に、金属からなる接続部を形成する接続部形成工程と、
前記第1絶縁膜上に、第2絶縁膜を、前記接続部を覆うように形成する第2絶縁膜形成工程と、
前記第2絶縁膜形成工程後または前記第2絶縁膜形成工程中に、前記接続部の頂面を部分的に露出させるための第2開口を形成する第2開口形成工程と、
前記第2絶縁膜上に、前記第2開口を介して前記接続部の頂面に接続される検査用外部パッドを、前記ダイシングラインに跨るように形成する検査用外部パッド形成工程と、
前記検査用外部パッド形成工程後、前記半導体基板を基体とする構造体を前記ダイシングラインに沿って切断し、複数の半導体チップの個片に切り分けるダイシング工程とを含む、半導体チップの製造方法。 - 複数の半導体チップの個片に切り分けられる半導体ウエハであって、
基体をなす半導体基板と、
前記半導体基板上に設けられ、前記半導体チップ間に設定されるダイシングラインに跨る検査用配線と、
前記半導体基板上に積層されて、前記検査用配線を被覆する絶縁膜と、
前記絶縁膜上に設けられ、前記ダイシングラインに跨る検査用外部パッドと、
金属からなり、前記検査用配線と前記検査用外部パッドとの間に設けられ、前記検査用配線と前記検査用外部パッドとを電気的に接続する接続部とを備え、
前記接続部は、前記ダイシングラインに対して間隔を空けた位置に形成されている、半導体ウエハ。 - 複数の半導体チップの個片に切り分けられる半導体ウエハであって、
基体をなす半導体基板と、
前記半導体基板上に設けられ、前記半導体チップ間に設定されるダイシングラインに跨る検査用配線と、
前記半導体基板上に積層されて、前記検査用配線を被覆する絶縁膜と、
前記絶縁膜上に設けられ、前記ダイシングラインに跨る検査用外部パッドと、
金属からなり、前記検査用配線と前記検査用外部パッドとの間に設けられ、前記検査用配線と前記検査用外部パッドとを電気的に接続する接続部とを備え、
前記接続部は、前記ダイシングラインに跨り、平面視において、当該ダイシングラインに沿う方向の長さが当該ダイシングラインと直交する方向の長さよりも短く、かつ前記ダイシングライン外の領域の当該ダイシングラインに沿う方向の長さが当該ダイシングラインと直交する方向の長さよりも短く形成されている、半導体ウエハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007035327A JP5037159B2 (ja) | 2007-02-15 | 2007-02-15 | 半導体チップおよびその製造方法ならびに半導体ウエハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007035327A JP5037159B2 (ja) | 2007-02-15 | 2007-02-15 | 半導体チップおよびその製造方法ならびに半導体ウエハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008198946A JP2008198946A (ja) | 2008-08-28 |
JP5037159B2 true JP5037159B2 (ja) | 2012-09-26 |
Family
ID=39757595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007035327A Expired - Fee Related JP5037159B2 (ja) | 2007-02-15 | 2007-02-15 | 半導体チップおよびその製造方法ならびに半導体ウエハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5037159B2 (ja) |
-
2007
- 2007-02-15 JP JP2007035327A patent/JP5037159B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008198946A (ja) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060231926A1 (en) | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer | |
JP2004014609A (ja) | 半導体装置及びその製造方法 | |
US9640683B2 (en) | Electrical contact structure with a redistribution layer connected to a stud | |
JP2009124042A (ja) | 半導体装置 | |
US7843069B2 (en) | Wire bond pads | |
KR20090044262A (ko) | 반도체 소자와 그의 제조방법 | |
JP5361264B2 (ja) | 半導体装置 | |
JP4675146B2 (ja) | 半導体装置 | |
KR100577308B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
JP4248355B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3866710B2 (ja) | 半導体ウェーハ及びそのダイシング方法 | |
JP4675147B2 (ja) | 半導体装置 | |
US20200303268A1 (en) | Semiconductor device including residual test pattern | |
JP5037159B2 (ja) | 半導体チップおよびその製造方法ならびに半導体ウエハ | |
JP5559599B2 (ja) | 半導体装置およびその製造方法ならびに半導体ウエハ | |
JP6607771B2 (ja) | 半導体装置 | |
JPH0677315A (ja) | 半導体装置 | |
KR100837446B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2008085043A (ja) | 半導体ウェハ、半導体チップおよび半導体チップの製造方法。 | |
JP2007115853A (ja) | 半導体装置及びその製造方法 | |
JP3872031B2 (ja) | 半導体装置の製造方法 | |
JP2004228479A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009111073A (ja) | 半導体装置 | |
JP2009130312A (ja) | 半導体装置 | |
JP2008066450A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5037159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |