TWI440150B - 凸塊製程及其結構 - Google Patents

凸塊製程及其結構 Download PDF

Info

Publication number
TWI440150B
TWI440150B TW100117669A TW100117669A TWI440150B TW I440150 B TWI440150 B TW I440150B TW 100117669 A TW100117669 A TW 100117669A TW 100117669 A TW100117669 A TW 100117669A TW I440150 B TWI440150 B TW I440150B
Authority
TW
Taiwan
Prior art keywords
outer peripheral
peripheral wall
layer
copper
bump
Prior art date
Application number
TW100117669A
Other languages
English (en)
Other versions
TW201248804A (en
Inventor
Lung Hua Ho
Chih Ming Kuo
Kun Shu Chuang
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Priority to TW100117669A priority Critical patent/TWI440150B/zh
Publication of TW201248804A publication Critical patent/TW201248804A/zh
Application granted granted Critical
Publication of TWI440150B publication Critical patent/TWI440150B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

凸塊製程及其結構
本發明係有關於一種凸塊製程，特別係有關於一種可防止短路之凸塊製程。
如第1A至1H圖，習知凸塊製程係至少包含下列步驟：首先，請參閱第1A圖，提供一基板10，該基板10係具有一表面11、複數個設置於該表面11之銲墊12及一形成於該表面11之保護層13，該保護層13係顯露該些銲墊12；接著，請參閱第1B圖，形成一含銅金屬層20於該些銲墊12及該保護層13；之後，請參閱第1C圖，形成一光阻層30於該含銅金屬層20；接著，請參閱第1D圖，圖案化該光阻層30以形成複數個開口31；之後，請參閱第1E圖，形成複數個銅凸塊40於該些開口31內，各該銅凸塊40係具有一第一外周壁41；接著，請參閱第1F圖，形成一導接層50於該些銅凸塊40；之後，請參閱第1G圖，移除該光阻層30，最後，請參閱第1H圖，利用蝕刻方法移除未被該些銅凸塊40覆蓋之該含銅金屬層20以形成一凸塊下金屬層21，各該凸塊下金屬層21係具有一第二外周壁21a，然在進行移除未被該些銅凸塊40覆蓋之該含銅金屬層20的步驟時，由於該些銅凸塊40之材質係包含有銅，因此該些銅凸塊40會同時與該含銅金屬層20一起被蝕刻而導致該些銅凸塊40之該些第一外周壁41產生凹陷之情形，且該些凸塊下金屬層21之該些第二外周壁21a凹陷之程度更大於該些銅凸塊40之該些第一外周壁41，此外，由於該些第一外周壁41及該些第二外周壁21a凹陷且裸露 ，因此容易造成銅離子游離之現象而導致短路之情形發生。
本發明之主要目的係在於提供一種凸塊製程，其包含提供一基板，該基板係具有一表面、複數個銲墊及一第一保護層，該些銲墊係設置於該表面，該第一保護層係形成於該表面並顯露該些銲墊；形成一含銅金屬層於些銲墊及該第一保護層，該含銅金屬層係具有複數個第一區及複數個第二區；形成一光阻層於該含銅金屬層；圖案化該光阻層以形成複數個開口，該些開口係對應該些第一區；形成複數個銅凸塊於該些開口內，各該銅凸塊係覆蓋該含銅金屬層之各該第一區且各該銅凸塊係具有一第一頂面；形成一導接層於該些銅凸塊之該些第一頂面，該導接層係具有一第二頂面且該導接層係包含有一鎳層及一接合層，該鎳層係位於該銅凸塊與該接合層之間；移除該光阻層；移除該含銅金屬層之該些第二區以顯露出該第一保護層，並使該含銅金屬層之各該第一區形成一凸塊下金屬層，其中各該凸塊下金屬層係具有一第一外周壁，各該銅凸塊係具有一第二外周壁，該導接層係具有一第三外周壁，該第三外周壁與該第二外周壁之間係具有一第一間距，該第三外周壁與該第一外周壁之間係具有一第二間距且該導接層及該第一保護層之間係具有一容置空間，該容置空間係環繞該第一外周壁及該第二外周壁，且該容置空間係具有一對應於該第一外周壁之第一容置部及一對應於該第二外周壁之第二容置部；形成一第二保護層於該導接層之該第二頂面、該 些凸塊下金屬層之該些第一外周壁、該些銅凸塊之該些第二外周壁、該導接層之該第三外周壁、該第一保護層、該第一容置部及該第二容置部；以及移除位於該導接層之該第二頂面、該導接層之該第三外周壁及該第一保護層之該第二保護層，以使位於該第一容置部之該第二保護層形成一第一保護環及使位於該第二容置部之該第二保護層形成一第二保護環。由於環繞該些凸塊下金屬層之該些第一容置部係形成有該些第一保護環，環繞該些銅凸塊之該些第二容置部係形成有該些第二保護環，因此可避免該些凸塊下金屬層之該些第一外周壁及該些銅凸塊之該些第二外周壁裸露而造成銅離子游離導致短路之情形。
請參閱第2A至2J圖，其係本發明之一較佳實施例，一種凸塊製程，其至少包含下列步驟：首先，請參閱第2A圖，提供一基板110，該基板110係具有一表面111、複數個銲墊112及一第一保護層113，該些銲墊112係設置於該表面111，該第一保護層113係形成於該表面111並顯露該些銲墊112，該基板110之材質矽可選自於鍺化矽基板、砷化鎵基板或藍寶石基板其中之一，該第一保護層113之材質係可選自於二氧化矽、氮化矽、氮氧化矽或其混合體其中之一；接著，請參閱第2B圖，形成一含銅金屬層120於些銲墊112及該第一保護層113，該含銅金屬層120係具有複數個第一區121及複數個第二區122；之後，請參閱第2C圖，形成一光阻層130於該含銅金屬層120；接著，請參閱第2D圖，圖案化該光阻層130以形 成複數個開口131，該些開口131係對應該些第一區121；之後，請參閱第2E圖，形成複數個銅凸塊140於該些開口131內，各該銅凸塊140係覆蓋該含銅金屬層120之各該第一區121且各該銅凸塊140係具有一第一頂面141；接著，請參閱第2F圖，形成一導接層150於該些銅凸塊140之該些第一頂面141，該導接層150係具有一第二頂面151且該導接層150係包含有一鎳層152及一接合層153，該鎳層152係位於該銅凸塊140與該接合層153之間，該接合層153之材質係可選自於金、銀或鉛其中之一，在本實施例中，該接合層153之材質係為金；之後，請參閱第2G圖，移除該光阻層130；接著，請參閱第2H圖，移除該含銅金屬層120之該些第二區122以顯露出該第一保護層113，並使該含銅金屬層120之各該第一區121形成一凸塊下金屬層123，其中各該凸塊下金屬層123係具有一第一外周壁123a，各該銅凸塊140係具有一第二外周壁142，該導接層150係具有一第三外周壁154，該第一外周壁123a係具有一第一外周長L1，該第二外周壁142係具有一第二外周長L2，該第三外周壁154係具有一第三外周長L3，該第三外周長L3係大於該第二外周長L2，該第二外周長L2係不小於該第一外周長L1，該第三外周壁154與該第二外周壁142之間係具有一第一間距D1，該第三外周壁154與該第一外周壁123a之間係具有一第二間距D2，該第二間距D2係不小於該第一間距D1，該導接層150及該第一保護層113之間係具有一容置空間S，該容置空間S係環繞該第一外周壁123a及該第二外周壁142，且該容置空間S係具有一對應於該第一外周壁123a之第一容置部S1 及一對應於該第二外周壁142之第二容置部S2；之後，請參閱第2I圖，形成一第二保護層160於該導接層150之該第二頂面151、該些凸塊下金屬層123之該些第一外周壁123a、該些銅凸塊140之該些第二外周壁142、該導接層150之該第三外周壁154、該第一保護層113、該第一容置部S1及該第二容置部S2，該第二保護層160係可選自於氧化物或氮化物其中之一，在本實施例中，該氮化物係可為氮化矽，該氧化物係可為二氧化矽；最後，請參閱第2J圖，移除位於該導接層150之該第二頂面151、該導接層150之該第三外周壁154及該第一保護層113之該第二保護層160，以使位於該第一容置部S1之該第二保護層160形成一第一保護環161，及使位於該第二容置部S2之該第二保護層160形成一第二保護環162以形成一凸塊結構100，且該第一保護環161係連接該第二保護環162。由於環繞該些凸塊下金屬層123之該些第一容置部S1係形成有該些第一保護環161，環繞該些銅凸塊140之該些第二容置部S2係形成有該些第二保護環162，因此該些凸塊下金屬層123之該些第一外周壁123a及該些銅凸塊140之該些第二外周壁142並無裸露，故可避免銅離子游離而造成短路之情形。
較佳地，在本實施例中，該第一保護環161係具有一第一環壁161a，該第二保護環162係具有一第二環壁162a，該第一環壁161a、該第二環壁162a及該第三外周壁154係為平齊。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神 和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
10‧‧‧基板
11‧‧‧表面
12‧‧‧銲墊
13‧‧‧保護層
20‧‧‧含銅金屬層
21‧‧‧凸塊下金屬層
21a‧‧‧第二外周壁
30‧‧‧光阻層
31‧‧‧開口
40‧‧‧銅凸塊
41‧‧‧第一外周壁
50‧‧‧導接層
100‧‧‧凸塊結構
110‧‧‧基板
111‧‧‧表面
112‧‧‧銲墊
113‧‧‧第一保護層
120‧‧‧含銅金屬層
121‧‧‧第一區
122‧‧‧第二區
123‧‧‧凸塊下金屬層
123a‧‧‧第一外周壁
130‧‧‧光阻層
131‧‧‧開口
140‧‧‧銅凸塊
141‧‧‧第一頂面
142‧‧‧第二外周壁
150‧‧‧導接層
151‧‧‧第二頂面
152‧‧‧鎳層
153‧‧‧接合層
154‧‧‧第三外周壁
160‧‧‧第二保護層
161‧‧‧第一保護環
161a‧‧‧第一環壁
162‧‧‧第二保護環
162a‧‧‧第二環壁
D1‧‧‧第一間距
D2‧‧‧第二間距
L1‧‧‧第一外周長
L2‧‧‧第二外周長
L3‧‧‧第三外周長
S‧‧‧容置空間
S1‧‧‧第一容置部
S2‧‧‧第二容置部
第1A至1H圖：習知凸塊製程之截面示意圖。
第2A至2J圖：依據本發明之一較佳實施例，一種凸塊製程之截面示意圖。
100‧‧‧凸塊結構
110‧‧‧基板
111‧‧‧表面
112‧‧‧銲墊
113‧‧‧第一保護層
123‧‧‧凸塊下金屬層
123a‧‧‧第一外周壁
140‧‧‧銅凸塊
141‧‧‧第一頂面
142‧‧‧第二外周壁
150‧‧‧導接層
151‧‧‧第二頂面
152‧‧‧鎳層
153‧‧‧接合層
161‧‧‧第一保護環
161a‧‧‧第一環壁
162‧‧‧第二保護環
162a‧‧‧第二環壁

Claims (10)

  1. 一種凸塊製程，其至少包含：提供一基板，該基板係具有一表面、複數個銲墊及一第一保護層，該些銲墊係設置於該表面，該第一保護層係形成於該表面並顯露該些銲墊；形成一含銅金屬層於些銲墊及該第一保護層，該含銅金屬層係具有複數個第一區及複數個第二區；形成一光阻層於該含銅金屬層；圖案化該光阻層以形成複數個開口，該些開口係對應該些第一區；形成複數個銅凸塊於該些開口內，各該銅凸塊係覆蓋該含銅金屬層之各該第一區且各該銅凸塊係具有一第一頂面；形成一導接層於該些銅凸塊之該些第一頂面，該導接層係具有一第二頂面且該導接層係包含有一鎳層及一接合層，該鎳層係位於該銅凸塊與該接合層之間；移除該光阻層；移除該含銅金屬層之該些第二區以顯露出該第一保護層，並使該含銅金屬層之各該第一區形成一凸塊下金屬層，其中各該凸塊下金屬層係具有一第一外周壁，各該銅凸塊係具有一第二外周壁，該導接層係具有一第三外周壁，該第三外周壁與該第二外周壁之間係具有一第一間距，該第三外周壁與該第一外周壁之間係具有一第二間距且該導接層及該第一保護層之間係具有一容置空間，該容置空間係環繞該第一外周壁及該第二外周壁，且該容置空間係具有一對應於該第一外周壁之第一容置部及一對應於該第二外周 壁之第二容置部；形成一第二保護層於該導接層之該第二頂面、該些凸塊下金屬層之該些第一外周壁、該些銅凸塊之該些第二外周壁、該導接層之該第三外周壁、該第一保護層、該第一容置部及該第二容置部；以及移除位於該導接層之該第二頂面、該導接層之該第三外周壁及該第一保護層之該第二保護層，以使位於該第一容置部之該第二保護層形成一第一保護環及使位於該第二容置部之該第二保護層形成一第二保護環。
  2. 如申請專利範圍第1項所述之凸塊製程，其中該第三外周壁係具有一第三外周長，該第二外周壁係具有一第二外周長，該第一外周壁係具有一第一外周長，該第三外周長係大於該第二外周長，該第二外周長係不小於該第一外周長。
  3. 如申請專利範圍第1項所述之凸塊製程，其中該第二間距係不小於該第一間距。
  4. 如申請專利範圍第1項所述之凸塊製程，其中該第二保護層係選自於氧化物或氮化物其中之一。
  5. 如申請專利範圍第4項所述之凸塊製程，其中該氮化物係可為氮化矽、氮氧化矽或其混合體其中之一。
  6. 如申請專利範圍第4項所述之凸塊製程，其中該氧化物係可為二氧化矽、氮氧化矽或其混合體其中之一。
  7. 如申請專利範圍第1項所述之凸塊製程，其中該第一保護環係具有一第一環壁，該第二保護環係具有一第二環壁，該第一環壁、該第二環壁及該第三外周壁係為平齊。
  8. 一種凸塊結構，其至少包含： 一基板，其係具有一表面、複數個銲墊及一第一保護層，該些銲墊係設置於該表面，該第一保護層係形成於該表面並顯露該些銲墊；複數個凸塊下金屬層，各該凸塊下金屬層係具有一第一外周壁；複數個銅凸塊，其係形成於該些凸塊下金屬層上，各該銅凸塊係具有一第一頂面及一第二外周壁；一導接層，其係形成於該些銅凸塊之該些第一頂面，該導接層係具有一第二頂面及一第三外周壁，且該導接層係包含有一鎳層及一接合層，該鎳層係位於該銅凸塊與該接合層之間，其中該第三外周壁與該第二外周壁之間係具有一第一間距，該第三外周壁與該第一外周壁之間係具有一第二間距且該導接層及該第一保護層之間係具有一容置空間，該容置空間係環繞該第一外周壁及該第二外周壁，且該容置空間係具有一對應於該第一外周壁之第一容置部及一對應於該第二外周壁之第二容置部；一第一保護環，其係形成於該第一容置部；以及一第二保護環，其係形成於該第二容置部。
  9. 如申請專利範圍第8項所述之凸塊結構，其中該第一保護環係連接該第二保護環。
  10. 如申請專利範圍第8項所述之凸塊結構，其中該第一保護環係具有一第一環壁，該第二保護環係具有一第二環壁，該第一環壁、該第二環壁及該第三外周壁係為平齊。
TW100117669A 2011-05-20 2011-05-20 凸塊製程及其結構 TWI440150B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100117669A TWI440150B (zh) 2011-05-20 2011-05-20 凸塊製程及其結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100117669A TWI440150B (zh) 2011-05-20 2011-05-20 凸塊製程及其結構

Publications (2)

Publication Number Publication Date
TW201248804A TW201248804A (en) 2012-12-01
TWI440150B true TWI440150B (zh) 2014-06-01

Family

ID=48138829

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117669A TWI440150B (zh) 2011-05-20 2011-05-20 凸塊製程及其結構

Country Status (1)

Country Link
TW (1) TWI440150B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI488244B (zh) 2014-07-25 2015-06-11 Chipbond Technology Corp 具有凸塊結構的基板及其製造方法

Also Published As

Publication number Publication date
TW201248804A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
US8261436B2 (en) Fabricating process of circuit substrate
US8501579B2 (en) Process of fabricating chip
JP5101575B2 (ja) 半導体装置およびその製造方法
JP2010103433A (ja) 半導体装置および半導体装置の製造方法
JP6108698B2 (ja) 固体撮像装置の製造方法
KR20160080166A (ko) 이미지 센서 내장형 패키지 및 그 제조방법
TWI430415B (zh) 晶片封裝體及其製造方法
TWI540655B (zh) 半導體結構及其製造方法
US20130193570A1 (en) Bumping process and structure thereof
JP2012182429A5 (ja) 固体撮像装置、及び固体撮像装置の製造方法
JP2016092339A (ja) 半導体装置およびその製造方法
JP2010186947A (ja) 固体撮像装置
US20130022830A1 (en) Bumping process and structure thereof
JP2016219468A5 (zh)
TWM410659U (en) Bump structure
TWI440150B (zh) 凸塊製程及其結構
US9165884B2 (en) Method for fabricating a semiconductor device with formation of conductive lines
US20150054124A1 (en) Inductor structure and manufacturing method thereof
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
CN107342261B (zh) 半导体装置及其制造方法
JP6178561B2 (ja) 固体撮像装置の製造方法
JP2008047579A (ja) 半導体装置の製造方法
TWI549243B (zh) 半導體結構及其製造方法
TWI511246B (zh) 凸塊製程及其結構
TWI564961B (zh) 半導體結構及其製造方法