TWI511246B - 凸塊製程及其結構 - Google Patents

凸塊製程及其結構 Download PDF

Info

Publication number
TWI511246B
TWI511246B TW100123584A TW100123584A TWI511246B TW I511246 B TWI511246 B TW I511246B TW 100123584 A TW100123584 A TW 100123584A TW 100123584 A TW100123584 A TW 100123584A TW I511246 B TWI511246 B TW I511246B
Authority
TW
Taiwan
Prior art keywords
layer
outer peripheral
peripheral wall
copper
bump
Prior art date
Application number
TW100123584A
Other languages
English (en)
Other versions
TW201304090A (zh
Inventor
Chin Tang Hsieh
Chih Ming Kuo
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Priority to TW100123584A priority Critical patent/TWI511246B/zh
Publication of TW201304090A publication Critical patent/TW201304090A/zh
Application granted granted Critical
Publication of TWI511246B publication Critical patent/TWI511246B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

凸塊製程及其結構
  本發明係有關於一種凸塊製程,特別係有關於一種可防止銅離子游離之凸塊製程。
  如第1A至1H圖,習知凸塊製程係至少包含下列步驟:首先,請參閱第1A圖,提供一基板10,該基板10係具有一表面11、複數個設置於該表面11之銲墊12及一形成於該表面11之保護層13,該保護層13係顯露該些銲墊12;接著,請參閱第1B圖,形成一含銅金屬層20於該些銲墊12及該保護層13;之後,請參閱第1C圖,形成一光阻層30於該含銅金屬層20;接著,請參閱第1D圖,圖案化該光阻層30以形成複數個開口31;之後,請參閱第1E圖,形成複數個銅凸塊40於該些開口31內,各該銅凸塊40係具有一第一外周壁41;接著,請參閱第1F圖,形成一導接層50於該些銅凸塊40;之後,請參閱第1G圖,移除該光阻層30,最後,請參閱第1H圖,利用蝕刻方法移除未被該些銅凸塊40覆蓋之該含銅金屬層20以形成一凸塊下金屬層21,各該凸塊下金屬層21係具有一第二外周壁21a,然在進行移除未被該些銅凸塊40覆蓋之該含銅金屬層20的步驟時,由於該些銅凸塊40之材質係包含有銅,因此該些銅凸塊40會同時與該含銅金屬層20一起被蝕刻而導致該些銅凸塊40之該些第一外周壁41產生凹陷之情形,且該些凸塊下金屬層21之該些第二外周壁21a凹陷之程度更大於該些銅凸塊40之該些第一外周壁41,此外,由於該些第一外周壁41及該些第二外周壁21a凹陷且裸露,因此容易造成銅離子游離之現象而導致短路之情形發生。
  本發明之主要目的係在於一種凸塊製程,其至少包含提供一基板,該基板係具有一表面及複數個設置於該表面之銲墊,各該銲墊係具有一顯露面及一環壁;形成一含銅金屬層於該基板並覆蓋該些銲墊,該含銅金屬層係具有複數個第一區及複數個第二區;形成一光阻層於該含銅金屬層;圖案化該光阻層以形成複數個開口,該些開口係對應該些第一區;形成複數個銅凸塊於該些開口內,各該銅凸塊係覆蓋該含銅金屬層之各該第一區且各該銅凸塊係具有一第一頂面;形成一導接層於該些銅凸塊之該些第一頂面,該導接層係具有一第二頂面且該導接層係包含有一鎳層及一接合層,該鎳層係位於該銅凸塊與該接合層之間;移除該光阻層;移除該含銅金屬層之該些第二區,並使該含銅金屬層之各該第一區形成一凸塊下金屬層,其中各該凸塊下金屬層係具有一第一外周壁,各該銅凸塊係具有一第二外周壁,該導接層係具有一第三外周壁,該第三外周壁與該第二外周壁之間係具有一第一間距,該第三外周壁與該第一外周壁之間係具有一第二間距;形成一防游離層於該導接層之該第二頂面、該些凸塊下金屬層之該些第一外周壁、該些銅凸塊之該些第二外周壁、該導接層之該第三外周壁及該基板,該防游離層係具有一第一覆蓋段、一第二覆蓋段、一第三覆蓋段及一移除段,該第一覆蓋段係覆蓋該基板,該第二覆蓋段係覆蓋該些凸塊下金屬層之該些第一外周壁、該些銅凸塊之該些第二外周壁及該導接層之該第三外周壁,該第三覆蓋段及該移除段係覆蓋該導接層之該第二頂面;形成一介電層於該防游離層;圖案化該介電層以形成複數個顯露開口,該些顯露開口係顯露該防游離層之該移除段;以及移除該防游離層之該移除段以顯露該導接層之該第二頂面。由於該防游離層係覆蓋該導接層之該第二頂面、該些凸塊下金屬層之該些第一外周壁、該些銅凸塊之該些第二外周壁、該導接層之該第三外周壁及該基板,其係可避免該些凸塊下金屬層之該些第一外周壁及該些銅凸塊之該些第二外周壁裸露而造成銅離子游離導致短路之情形,此外,由於該介電層又覆蓋該游離層,因此該游離層之厚度不需太厚且該介電層係可增加封裝後之結構強度並降低填充膠之用量,更可有效阻絕水氣。
  請參閱第2A至2L圖,其係本發明之一較佳實施例,一種凸塊製程,其至少包含下列步驟:首先,請參閱第2A圖,提供一基板110,該基板110係具有一表面111及複數個設置於該表面111之銲墊112,各該銲墊112係具有一顯露面112a及一環壁112b;接著,請參閱第2B圖,形成一含銅金屬層120於該基板110並覆蓋該些銲墊112,在本實施例中,該含銅金屬層120係覆蓋該基板110之該表面111及該些銲墊112,該含銅金屬層120係具有複數個第一區121及複數個第二區122;接著,請參閱第2C圖,形成一光阻層130於該含銅金屬層120;接著,請參閱第2D圖,圖案化該光阻層130以形成複數個開口131,該些開口131係對應該些第一區121;之後,請參閱第2E圖,形成複數個銅凸塊140於該些開口131內,各該銅凸塊140係覆蓋該含銅金屬層120之各該第一區121且各該銅凸塊140係具有一第一頂面141;接著,請參閱第2F圖,形成一導接層150於該些銅凸塊140之該些第一頂面141,該導接層150係具有一第二頂面151且該導接層150係包含有一鎳層152及一接合層153,該鎳層152係位於該銅凸塊140與該接合層153之間;之後,請參閱第2G圖,移除該光阻層130。
  接著,請參閱第2H圖,移除該含銅金屬層120之該些第二區122,並使該含銅金屬層120之各該第一區121形成一凸塊下金屬層123,其中各該凸塊下金屬層123係具有一第一外周壁123a,各該銅凸塊140係具有一第二外周壁142,該導接層150係具有一第三外周壁154,該第三外周壁154與該第二外周壁142之間係具有一第一間距D1,該第三外周壁154與該第一外周壁123a之間係具有一第二間距D2,在本實施例中,該第二間距D2係不小於該第一間距D1,該第一外周壁123a係具有一第一外周長L1,該第二外周壁142係具有一第二外周長L2,該第三外周壁154係具有一第三外周長L3,該第三外周長L3係大於該第二外周長L2,該第二外周長L2係不小於該第一外周長L1;之後,請參閱第2I圖,形成一防游離層160於該導接層150之該第二頂面151、該些凸塊下金屬層123之該些第一外周壁123a、該些銅凸塊140之該些第二外周壁142、該導接層150之該第三外周壁154及該基板110,在本實施例中,該防游離層160係覆蓋該基板110之該表面111及該些銲墊112,該防游離層160係具有一第一覆蓋段161、一第二覆蓋段162、一第三覆蓋段163及一移除段164,該第一覆蓋段161係覆蓋該基板110,該第二覆蓋段162係覆蓋該些凸塊下金屬層123之該些第一外周壁123a、該些銅凸塊140之該些第二外周壁142及該導接層150之該第三外周壁154,該第三覆蓋段163及該移除段164係覆蓋該導接層150之該第二頂面151,在本實施例中,該第一覆蓋段161係覆蓋該銲墊112之該環壁112b及該基板110之該表面111,該防游離層160係選自於氧化物或氮化物其中之一,該氮化物係可為氮化矽、氮氧化矽或其混合體其中之一,該氧化物係可為二氧化矽、氮氧化矽或其混合體其中之一。
  接著,請參閱第2J圖,形成一介電層170於該防游離層160,該介電層170之材質係可選自於聚醯亞胺(PI, Polyimides)或苯環丁烯(BCB, Benzocyclobutane);之後,請參閱第2K圖,圖案化該介電層170以形成複數個顯露開口171,該些顯露開口171係顯露該防游離層160之該移除段164;最後,請參閱第2L圖,移除該防游離層160之該移除段164以顯露該導接層150之該第二頂面151,以形成一種凸塊結構100,該凸塊結構100係至少包含一基板110、複數個凸塊下金屬層123、複數個銅凸塊140、一導接層150、一防游離層160以及一介電層170,該基板110係具有一表面111及複數個設置於該表面111之銲墊112,各該銲墊112係具有一顯露面112a及一環壁112b,該些凸塊下金屬層123係形成於該些銲墊112上,各該凸塊下金屬層123係具有一第一外周壁123a,該些銅凸塊140係形成於該些凸塊下金屬層123上,各該銅凸塊140係具有一第一頂面141及一第二外周壁142,該導接層150係形成於該些銅凸塊140之該些第一頂面141,該導接層150係具有一第二頂面151及一第三外周壁154,且該導接層150係包含有一鎳層152及一接合層153,該鎳層152係位於該銅凸塊140與該接合層153之間,在本實施例中,該第三外周壁154係具有一第三外周長L3,該第二外周壁142係具有一第二外周長L2,該第一外周壁123a係具有一第一外周長L1,該第三外周長L3係大於該第二外周長L2,該第二外周長L2係不小於該第一外周長L1,其中該第三外周壁154與該第二外周壁142之間係具有一第一間距D1,該第三外周壁154與該第一外周壁123a之間係具有一第二間距D2,該防游離層160係形成於該些凸塊下金屬層123之該些第一外周壁123a、該些銅凸塊140之該些第二外周壁142、該導接層150之該第三外周壁154及該基板110,該防游離層160係具有一第一覆蓋段161、一第二覆蓋段162及一第三覆蓋段163,該第一覆蓋段161係覆蓋該基板110,該第二覆蓋段162係覆蓋該些凸塊下金屬層123之該些第一外周壁123a、該些銅凸塊140之該些第二外周壁142及該導接層150之該第三外周壁154,該第三覆蓋段163係覆蓋該導接層150之該第二頂面151,該介電層170係形成於該防游離層160,且該介電層170係具有複數個顯露開口171以顯露該導接層150之該第二頂面151。由於該凸塊結構100係具有該防游離層160,可避免該些凸塊下金屬層123之該些第一外周壁123a及該些銅凸塊140之該些第二外周壁142裸露而造成銅離子游離導致短路之情形,此外,由於該凸塊結構100係更具有該介電層170,因此該游離層之厚度不需太厚且該介電層170係可增加封裝後之結構強度並降低填充膠之用量,更可有效阻絕水氣。
  或者,請參閱第3圖,其係為本發明之第二實施例,其與第一實施例之差異在於移除該防游離層160之該移除段164之步驟中亦同時移除該防游離層160之該第三覆蓋段163以顯露更多之該第二頂面151。
  或者,請參閱第4圖,其係為本發明之第三實施例,其與第一實施例之差異在於該基板110係另具有一保護層113,該保護層113係形成於該表面111並覆蓋該些銲墊112,因此該防游離層160係覆蓋該導接層150之該第二頂面151、該些凸塊下金屬層123之該些第一外周壁123a、該些銅凸塊140之該些第二外周壁142、該導接層150之該第三外周壁154及該保護層113,在本實施例中,該防游離層160之該第一覆蓋段161係覆蓋該基板110之該保護層113,該第二覆蓋段162係覆蓋該些凸塊下金屬層123之該些第一外周壁123a、該些銅凸塊140之該些第二外周壁142及該導接層150之該第三外周壁154,該第三覆蓋段163係覆蓋該導接層150之該第二頂面151。
  本發明之保護範圍當視後附之申請專利範圍所界定者為準,任何熟知此項技藝者,在不脫離本發明之精神和範圍內所作之任何變化與修改,均屬於本發明之保護範圍。
10...基板
11...表面
12...銲墊
13...保護層
20...含銅金屬層
21...凸塊下金屬層
21a...第二外周壁
30...光阻層
31...開口
40...銅凸塊
41...第一外周壁
50...導接層
100...凸塊結構
110...基板
111...表面
112...銲墊
112a...顯露面
112b...環壁
113...保護層
120...含銅金屬層
121...第一區
122...第二區
123...凸塊下金屬層
123a...第一外周壁
130...光阻層
131...開口
140...銅凸塊
141...第一頂面
142...第二外周壁
150...導接層
151...第二頂面
152...鎳層
153...接合層
154...第三外周壁
160...防游離層
161...第一覆蓋段
162...第二覆蓋段
163...第三覆蓋段
164...移除段
170...介電層
171...顯露開口
D1...第一間距
D2...第二間距
L1...第一外周長
L2...第二外周長
L3...第三外周長
第1A至1H圖:習知凸塊製程之截面示意圖。
第2A至2L圖:依據本發明之一較佳實施例,一種凸塊製程之截面示意圖。
第3圖:依據本發明之另一較佳實施例,另一種凸塊結構之截面示意圖。
第4圖:依據本發明之又一較佳實施例,又一種凸塊結構之截面示意圖。
100...凸塊結構
110...基板
111...表面
112...銲墊
112a...顯露面
112b...環壁
123...凸塊下金屬層
123a...第一外周壁
140...銅凸塊
151...第二頂面
152...鎳層
153...接合層
160...防游離層
161...第一覆蓋段
162...第二覆蓋段
163...第三覆蓋段
170...介電層
171...顯露開口

Claims (13)

  1. 一種凸塊製程,其至少包含:提供一基板,該基板係具有一表面及複數個設置於該表面之銲墊,各該銲墊係具有一顯露面及一環壁;形成一含銅金屬層於該基板並覆蓋該些銲墊,該含銅金屬層係具有複數個第一區及複數個第二區;形成一光阻層於該含銅金屬層;圖案化該光阻層以形成複數個開口,該些開口係對應該些第一區;形成複數個銅凸塊於該些開口內,各該銅凸塊係覆蓋該含銅金屬層之各該第一區且各該銅凸塊係具有一第一頂面;形成一導接層於該些銅凸塊之該些第一頂面,該導接層係具有一第二頂面且該導接層係包含有一鎳層及一接合層,該鎳層係位於該銅凸塊與該接合層之間;移除該光阻層;移除該含銅金屬層之該些第二區,並使該含銅金屬層之各該第一區形成為一凸塊下金屬層,其中各該凸塊下金屬層係具有一第一外周壁,各該銅凸塊係具有一第二外周壁,該導接層係具有一第三外周壁,該第三外周壁與該第二外周壁之間係具有一第一間距,該第三外周壁與該第一外周壁之間係具有一第二間距;形成一防游離層於該導接層之該第二頂面、該些凸塊下金屬層之該些第一外周壁、該些銅凸塊之該些第二外周壁、該導接層之該第三外周壁及該基板,該防游離層係具有一第一覆蓋段、一第二覆蓋段、一第三覆蓋段及一移除段, 該第一覆蓋段係覆蓋該基板,該第二覆蓋段係覆蓋該些凸塊下金屬層之該些第一外周壁、該些銅凸塊之該些第二外周壁及該導接層之該第三外周壁,該第三覆蓋段及該移除段係覆蓋該導接層之該第二頂面;形成一介電層於該防游離層;圖案化該介電層以形成複數個顯露開口,該些顯露開口係顯露該防游離層之該移除段;以及移除該防游離層之該移除段以顯露該導接層之該第二頂面。
  2. 如申請專利範圍第1項所述之凸塊製程,其中該基板係另具有一保護層,該保護層係形成於該表面並覆蓋該些銲墊。
  3. 如申請專利範圍第2項所述之凸塊製程,其中該第一覆蓋段係覆蓋該基板之該保護層。
  4. 如申請專利範圍第1項所述之凸塊製程,其中該第一覆蓋段係覆蓋該銲墊之該環壁及該基板之該表面。
  5. 如申請專利範圍第1項所述之凸塊製程,其中該第二間距係不小於該第一間距。
  6. 如申請專利範圍第1項所述之凸塊製程,其中該防游離層係選自於氧化物或氮化物其中之一。
  7. 如申請專利範圍第6項所述之凸塊製程,其中該氮化物係可為氮化矽、氮氧化矽或其混合體其中之一,該氧化物係可為二氧化矽、氮氧化矽或其混合體其中之一。
  8. 如申請專利範圍第1項所述之凸塊製程,其中該介電層之材質係選自於聚醯亞胺(PI,Polyimides)或苯環丁烯(BCB,Benzocyclobutane)。
  9. 一種凸塊結構,其至少包含:一基板,其係具有一表面及複數個設置於該表面之銲墊,各該銲墊係具有一顯露面及一環壁;複數個凸塊下金屬層,其係形成於該些銲墊上,各該凸塊下金屬層係具有一第一外周壁;複數個銅凸塊,其係形成於該些凸塊下金屬層上,各該銅凸塊係具有一第一頂面及一第二外周壁;一導接層,其係形成於該些銅凸塊之該些第一頂面,該導接層係具有一第二頂面及一第三外周壁,且該導接層係包含有一鎳層及一接合層,該鎳層係位於該銅凸塊與該接合層之間,其中該第三外周壁與該第二外周壁之間係具有一第一間距,該第三外周壁與該第一外周壁之間係具有一第二間距;一防游離層,其係形成於該些凸塊下金屬層之該些第一外周壁、該些銅凸塊之該些第二外周壁、該導接層之該第三外周壁及該基板,該防游離層係具有一第一覆蓋段、一第二覆蓋段及一第三覆蓋段,該第一覆蓋段係覆蓋該基板,該第二覆蓋段係覆蓋該些凸塊下金屬層之該些第一外周壁、該些銅凸塊之該些第二外周壁及該導接層之該第三外周壁,該第三覆蓋段係覆蓋該導接層之該第二頂面;以及一介電層,其係形成於該防游離層,且該介電層係具有複數個顯露開口以顯露該導接層之該第二頂面。
  10. 如申請專利範圍第9項所述之凸塊結構,其中該第三外周壁係具有一第三外周長,該第二外周壁係具有一第二外周長,該第一外周壁係具有一第一外周長,該第三外周長係大於該第二外周長,該第二外周長係不小於該第一外周長 。
  11. 如申請專利範圍第9項所述之凸塊結構,其中該基板係另具有一保護層,該保護層係形成於該表面並覆蓋該些銲墊。
  12. 如申請專利範圍第9項所述之凸塊結構,其中該第一覆蓋段係覆蓋該銲墊之該環壁及該基板之該表面。
  13. 如申請專利範圍第11項所述之凸塊結構,其中該第一覆蓋段係覆蓋該基板之該保護層。
TW100123584A 2011-07-05 2011-07-05 凸塊製程及其結構 TWI511246B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100123584A TWI511246B (zh) 2011-07-05 2011-07-05 凸塊製程及其結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100123584A TWI511246B (zh) 2011-07-05 2011-07-05 凸塊製程及其結構

Publications (2)

Publication Number Publication Date
TW201304090A TW201304090A (zh) 2013-01-16
TWI511246B true TWI511246B (zh) 2015-12-01

Family

ID=48138194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100123584A TWI511246B (zh) 2011-07-05 2011-07-05 凸塊製程及其結構

Country Status (1)

Country Link
TW (1) TWI511246B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
JP2000306949A (ja) * 1999-04-23 2000-11-02 Casio Comput Co Ltd 半導体装置及びその製造方法並びにその実装構造
JP2002270689A (ja) * 2001-03-13 2002-09-20 Hitachi Ltd 半導体装置の製造方法
JP2006310426A (ja) * 2005-04-27 2006-11-09 Rohm Co Ltd 半導体チップの電極構造およびその形成方法ならびに半導体チップ
JP2008147396A (ja) * 2006-12-08 2008-06-26 Toyota Industries Corp 半導体装置及びその製造方法
TW201115704A (en) * 2009-10-29 2011-05-01 Taiwan Semiconductor Mfg Robust joint structure for flip-chip bonding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
JP2000306949A (ja) * 1999-04-23 2000-11-02 Casio Comput Co Ltd 半導体装置及びその製造方法並びにその実装構造
JP2002270689A (ja) * 2001-03-13 2002-09-20 Hitachi Ltd 半導体装置の製造方法
JP2006310426A (ja) * 2005-04-27 2006-11-09 Rohm Co Ltd 半導体チップの電極構造およびその形成方法ならびに半導体チップ
JP2008147396A (ja) * 2006-12-08 2008-06-26 Toyota Industries Corp 半導体装置及びその製造方法
TW201115704A (en) * 2009-10-29 2011-05-01 Taiwan Semiconductor Mfg Robust joint structure for flip-chip bonding

Also Published As

Publication number Publication date
TW201304090A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
TWI392404B (zh) 線路板及其製作方法
JP5101575B2 (ja) 半導体装置およびその製造方法
TWI403236B (zh) 線路基板製程及線路基板
US20130049198A1 (en) Semiconductor package structure and manufacturing method thereof
JP6108698B2 (ja) 固体撮像装置の製造方法
JP2012182429A5 (ja) 固体撮像装置、及び固体撮像装置の製造方法
US8841767B2 (en) Bumping process and structure thereof
US11244915B2 (en) Bond pads of semiconductor devices
US20090108258A1 (en) Semiconductor Device And Method for Fabricating The Same
TWM410659U (en) Bump structure
JP2019083250A (ja) 半導体装置及び半導体装置の製造方法
TWI511246B (zh) 凸塊製程及其結構
JP2008244383A (ja) 半導体装置およびその製造方法
US8076778B2 (en) Method for preventing Al-Cu bottom damage using TiN liner
JP5638818B2 (ja) 半導体装置およびその製造方法
TWI440150B (zh) 凸塊製程及其結構
JP2012119444A (ja) 半導体装置
US10446519B2 (en) Wafer bonding methods and wafer-bonded structures
JP5041088B2 (ja) 半導体装置
KR101159720B1 (ko) 반도체 소자 및 그 제조 방법
TWI678743B (zh) 半導體線路結構及其製作方法
JP2011091432A (ja) 半導体装置の製造方法
KR100244293B1 (ko) 반도체 소자의 제조 방법
TWI476845B (zh) 凸塊製程及其結構
JP2010062176A (ja) 半導体装置およびその製造方法