TWI678743B - 半導體線路結構及其製作方法 - Google Patents

半導體線路結構及其製作方法 Download PDF

Info

Publication number
TWI678743B
TWI678743B TW107144327A TW107144327A TWI678743B TW I678743 B TWI678743 B TW I678743B TW 107144327 A TW107144327 A TW 107144327A TW 107144327 A TW107144327 A TW 107144327A TW I678743 B TWI678743 B TW I678743B
Authority
TW
Taiwan
Prior art keywords
metal layer
bump
layer
under
conductive
Prior art date
Application number
TW107144327A
Other languages
English (en)
Other versions
TW202022958A (zh
Inventor
王升郁
Sheng-Yu Wang
Original Assignee
南茂科技股份有限公司
Chipmos Technologies Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司, Chipmos Technologies Inc. filed Critical 南茂科技股份有限公司
Priority to TW107144327A priority Critical patent/TWI678743B/zh
Priority to CN201910175242.7A priority patent/CN111293099B/zh
Application granted granted Critical
Publication of TWI678743B publication Critical patent/TWI678743B/zh
Publication of TW202022958A publication Critical patent/TW202022958A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體線路結構的製作方法包括以下步驟。提供半導體基板，半導體基板設有凸塊下金屬層。形成圖案化光阻層於凸塊下金屬層上，圖案化光阻層形成有開孔，以局部暴露出凸塊下金屬層，其中開孔劃分為第一孔部與第二孔部，且第一孔部位於第二孔部與凸塊下金屬層之間，第一孔部的孔徑大於第二孔部的孔徑。形成導電層於所述第一孔部內，且導電層連接凸塊下金屬層。形成第一金屬層於第二孔部內，且第一金屬層連接導電層。形成第二金屬層於第二孔部內，且第二金屬層連接第一金屬層。移除圖案化光阻層。局部移除導電層，以形成導電部。局部移除凸塊下金屬層，以形成與導電部相連接的凸塊下金屬墊。

Description

半導體線路結構及其製作方法
本發明是有關於一種線路結構，且特別是有關於一種半導體線路結構及其製作方法。
在常見的半導體線路封裝製程中，半導體晶片可採用打線接合或覆晶接合等方式電性連接於線路基板，以覆晶接合的電性連接方式為例，其需先在半導體晶片上製作形成凸塊，接著，半導體晶片以凸塊接合於線路基板的接墊上；此外，為提高晶片線路的佈線設計上的彈性，在半導體製程中，亦可在晶片上形成重佈線路(RDL)，將晶片原有之接墊透過重佈線的方式移到其它適合接合的區域。
以在半導體晶片上製作形成凸塊的步驟為例，其需先在半導體晶片形成圖案化光阻層，以局部暴露出凸塊下金屬層(under bump metallurgy,UBM)，接著，採用電鍍的方式形成凸塊於凸塊下金屬層。之後，移除圖案化光阻層，並依據線路設計將未與凸塊相疊合的凸塊下金屬層的至少部分蝕刻去除。在蝕刻去除部分 凸塊下金屬層的步驟中，若產生過度蝕刻的情形，則會衍生出底切(undercut)問題，甚至蝕刻到凸塊側壁，從而導致凸塊與凸塊下金屬層接觸不良，進而造成半導體元件的可靠度下降。由於製作重佈線路(RDL)的方式與製作凸塊方式雷同，因此，相同的問題也會出現在製作重佈線路(RDL)上。
本發明提供一種半導體線路結構的製作方法，其能避免產生底切問題。
本發明提供一種半導體線路結構，其具有良好的可靠度。
本發明的半導體線路結構的製作方法包括以下步驟。首先，提供半導體基板，其中半導體基板設有凸塊下金屬層。接著，形成圖案化光阻層於凸塊下金屬層上，其中圖案化光阻層形成有開孔，以局部暴露出凸塊下金屬層。開孔劃分為第一孔部與第二孔部，其中第一孔部位於第二孔部與凸塊下金屬層之間，且第一孔部的孔徑大於第二孔部的孔徑。接著，形成導電層於第一孔部內，且導電層連接凸塊下金屬層。接著，形成第一金屬層於第二孔部內，且第一金屬層連接導電層。接著，形成第二金屬層於第二孔部內，且第二金屬層連接第一金屬層。接著，移除圖案化光阻層。接著，局部移除導電層，以形成導電部。之後，局部移除凸塊下金屬層，以形成與導電部相連接的凸塊下金屬墊。
在本發明的一實施例中，上述的形成圖案化光阻層於凸 塊下金屬層上的步驟包括以下步驟。首先，形成第一光阻層於凸塊下金屬層上。接著，形成第二光阻層於第一光阻層上。之後，對第一光阻層與第二光阻層進行曝光顯影，以在第一光阻層形成第一孔部，並在第二光阻層形成第二孔部。
在本發明的一實施例中，上述的形成所述圖案化光阻層於凸塊下金屬層上的步驟包括以下步驟。首先，形成光阻層於凸塊下金屬層上。接著，對光阻層進行曝光顯影。之後，以在光阻層上形成預留孔，對位於預留孔內的光阻層進行乾蝕刻，以局部移除位於預留孔內的光阻層進而形成第一孔部與第二孔部。
在本發明的一實施例中，上述的導電層的外徑大於第一金屬層的外徑，藉由移除導電層未與第一金屬層相重疊的部分，以使製作所得的導電部的外徑等於第一金屬層的外徑。
在本發明的一實施例中，上述的第一孔部的孔徑自第二孔部朝向半導體基板漸增。
在本發明的一實施例中，上述的導電層的外徑大於第一金屬層的外徑，且導電層的外徑自第一金屬層朝向半導體基板漸增。藉由沿著導電層的外輪廓局部移除導電層，以使製作所得的導電部的外徑自第一金屬層朝向半導體基板漸增，其中導電部具有連接第一金屬層的端部，且端部的外徑等於第一金屬層的外徑。
在本發明的一實施例中，上述的導電部具有連接凸塊下金屬層的端部。藉由移除凸塊下金屬層未與端部相重疊的部分以及凸塊下金屬層鄰近端部的外壁面的另一部分，以使製作所得的 凸塊下金屬墊的外徑小於端部的外徑。
在本發明的一實施例中，上述的凸塊下金屬墊位在導電部在半導體基板上的正投影範圍內。
本發明的半導體線路結構包括半導體基板、凸塊下金屬墊、導電部、第一金屬層以及第二金屬層。凸塊下金屬墊設置於半導體基板上。導電部設置於凸塊下金屬墊上，且凸塊下金屬墊位於導電部與半導體基板之間。第一金屬層設置於導電部上，且導電部位於第一金屬層與凸塊下金屬墊之間。第二金屬層設置於第一金屬層上，且第一金屬層位於第二金屬層與導電部之間。導電部具有連接第一金屬層的第一端部，且第一端部的外徑等於第一金屬層的外徑。
在本發明的一實施例中，上述的導電部的外徑為等徑。
在本發明的一實施例中，上述的導電部的外徑自第一金屬層朝向半導體基板漸增。
在本發明的一實施例中，上述的導電部具有連接凸塊下金屬墊的第二端部，且第二端部的外徑大於凸塊下金屬墊的外徑。
基於上述，本發明的半導體線路結構的製作方法藉由圖案化光阻層的開孔設計，能夠防止製作導電部(例如導電柱或重佈線路)時所可能產生的底切問題，以增加導電部與第一金屬層接觸面積及導電部與凸塊下金屬層的接觸面積。藉此，製作所得的半導體線路結構得具有良好的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。
10、10a、20‧‧‧半導體線路結構
100、200‧‧‧半導體基板
101、201‧‧‧接墊
102、202‧‧‧介電層
103、203‧‧‧表面
110、210‧‧‧凸塊下金屬層
112、112a、212‧‧‧凸塊下金屬墊
120、220‧‧‧光阻層
121‧‧‧第一光阻層
122‧‧‧第二光阻層
123、223‧‧‧開孔
124、224‧‧‧第一孔部
125、225‧‧‧第二孔部
130、230‧‧‧圖案化光阻層
140、240‧‧‧導電層
142、242‧‧‧導電柱
142a‧‧‧重佈線路
143、243‧‧‧第一端部
144、244‧‧‧第二端部
150、150a、250‧‧‧第一金屬層
160、160a、260‧‧‧第二金屬層
231‧‧‧預留孔
D1、D2、D3、D4‧‧‧孔徑
d1、d2、d3、d4、d5、d6、d7‧‧‧外徑
圖1A至圖1F是本發明一實施例的半導體線路結構的製作過程的剖面示意圖。
圖2A至圖2G是本發明另一實施例的半導體線路結構的製作過程的剖面示意圖。
圖3是本發明再一實施例的半導體線路結構的剖面示意圖。
圖1A至圖1F是本發明一實施例的半導體線路結構的製作過程的剖面示意圖。請參考圖1A，首先，提供半導體基板100，其可為晶圓或晶片，選用上視晶圓級尺寸封裝、晶圓級晶片尺寸封裝或晶片級尺寸封裝而定。在本實施例中，半導體基板100的表面103設有接墊101、介電層102以及凸塊下金屬層110，接墊101設置於表面103上，而介電層102覆蓋表面103但暴露出接墊101的至少部分。凸塊下金屬層110覆蓋介電層102，並與暴露於介電層102外的接墊101相接觸。舉例來說，凸塊下金屬層110可為鈦/銅疊層，且鈦層位於銅層與介電層102之間。特別說明的是，凸塊下金屬層110的疊層組合不限於上述，在其他實施例中，凸塊下金屬層可為鈦-鎢/鉻-銅/銅疊層、鉻/鉻-銅/銅疊層、鈦-鎢/ 銅疊層、鈦/銅/鎳疊層、鈦-鎢/鎳-釩/銅疊層或其他適用者。
請參考圖1B，接著，藉由貼合、印刷或塗佈等方式形成光阻層120於凸塊下金屬層110上，且全面覆蓋凸塊下金屬層110。在本實施例中，光阻層120包括第一光阻層121與第二光阻層122，就其製作順序而論，首先，形成第一光阻層121於凸塊下金屬層110上，之後，形成第二光阻層122於第一光阻層121上。第一光阻層121位於第二光阻層122與凸塊下金屬層110之間，其中第一光阻層121與第二光阻層122可同為正光阻，且第一光阻層121的感光劑含量高於第二光阻層122的感光劑含量。舉例來說，第一光阻層121的感光劑含量與第二光阻層122的感光劑含量的比率介於1.5到2倍之間。
請參考圖1C，接著，對第一光阻層121與第二光阻層122進行曝光顯影，本實施例係採用同一道光罩(圖未示)對第一光阻層121與第二光阻層122進行曝光，因第一光阻層121的感光劑含量高於第二光阻層122的感光劑含量，第一光阻層121受光照處對顯影劑的溶解度高於第二光阻層122受光照處對顯影劑的溶解度。也就是說，在對曝光後的第一光阻層121與第二光阻層122進行顯影時，第一光阻層121受光照處的顯影速率較於第一光阻層121受光照處的顯影速度為快，使得在第一光阻層121所形成的第一孔部124的孔徑D1大於在第二光阻層122所形成的第二孔部125的孔徑D2。至此，圖案化光阻層130大致完成，且相互連通的第一孔部124與第二孔部125構成開孔123，以局部暴露出凸 塊下金屬層110。
請參考圖1D，接著，藉由電鍍、無電鍍、化學氣相沉積、物理氣相沉積或其他適用的製程形成導電層140於第一孔部124內，其中導電層140連接凸塊下金屬層110，且填滿第一孔部124。接著，藉由電鍍、無電鍍、化學氣相沉積、物理氣相沉積或其他適用的製程形成第一金屬層150於第二孔部125內，其中第一金屬層150連接導電層140，且未將第二孔部125填滿。接著，藉由電鍍、無電鍍、化學氣相沉積、物理氣相沉積或其他適用的製程形成第二金屬層160於第二孔部125內，並形成於第一金屬層150上，以將第二孔部125未被第一金屬層150填滿的其他區域填滿。也就是說，第二孔部125被相連接的第一金屬層150與第二金屬層160填滿，其中第一金屬層150位於導電層140與第二金屬層160之間，且導電層140、第一金屬層150以及第二金屬層160可分別為銅層、鎳層與金層，但不限於此。
請參考圖1E，接著，移除圖案化光阻層130，以使導電層140、第一金屬層150、第二金屬層160以及凸塊下金屬層110外露。基於開孔123的設計，導電層140的外徑d1大於第一金屬層150的外徑d2，且導電層140具有未與第一金屬層150重疊的部分。特別說明的是，導電層140未與第一金屬層150相重疊的部分泛指導電層140在平行於表面103的方向上超出於第一金屬層150的外壁面的部分。
請同時參考圖1E及圖1F，接著，蝕刻移除導電層140 未與第一金屬層150相重疊的部分，以製作得到導電部，在本實施例中，導電部可為導電柱142，且導電柱142的外徑d3等於第一金屬層150的外徑d2。另一方面，導電柱142具有連接第一金屬層150的第一端部143，其中導電柱142的外徑d3為等徑設計，且第一端部143的外徑(即外徑d3)等於第一金屬層150的外徑d2。基於將導電柱142的母材(即導電層140)的外徑設定為大於第一金屬層150的外徑，在對母材(即導電層140)進行蝕刻時，僅有母材(即導電層140)未與第一金屬層150相重疊的部分會被蝕刻移除，以確保製作所得的導電柱142的外徑等於第一金屬層150的外徑，並使第一端部143完全接觸第一金屬層150，從而提高導電柱142與第一金屬層150的接觸面積，避免因底切問題影響到導電柱142與第一金屬層150的接合強度。
之後，局部移除凸塊下金屬層110，以形成與導電柱142相連接的凸塊下金屬墊112。進一步來說，導電柱142具有連接凸塊下金屬層110的第二端部144，其中凸塊下金屬層110可概分為未與第二端部144相重疊的第一部分以及第二端部144相重疊的第二部分，凸塊下金屬層110的第一部分泛指凸塊下金屬層110在平行於表面103的方向上超出於第二端部144的外壁面的區塊，且凸塊下金屬層110的第二部分泛指凸塊下金屬層110位在第二端部144在半導體基板110上的正投影範圍內的另一區塊。
在局部移除凸塊下金屬層110的過程中，凸塊下金屬層110的第一部分被蝕刻移除，而凸塊下金屬層110的第二部分鄰近 第二端部144的外壁面的局部被蝕刻移除，以使製作所得的凸塊下金屬墊112位在導電柱142在半導體基板100上的正投影範圍內，且凸塊下金屬墊112的外徑d4小於第二端部144的外徑(即外徑d3)。也就是說，在垂直於表面103的方向上，凸塊下金屬墊112在半導體基板100上的正投影與導電柱142在半導體基板100上的正投影相重疊，且凸塊下金屬墊112在半導體基板100上的正投影落在導電柱142在半導體基板100上的正投影內。
至此，半導體線路結構10的製作已大致完成，除導電柱142與第一金屬層150的接觸面積與接合強度大幅提高外，導電柱142與凸塊下金屬墊112的接觸面積與接合強度也大幅提高，故半導體線路結構10可具有良好的可靠度。
請繼續參考圖1F，半導體線路結構10包括半導體基板100、凸塊下金屬墊112、導電柱142、第一金屬層150以及第二金屬層160。凸塊下金屬墊112設置於半導體基板100上。導電柱142設置於凸塊下金屬墊112上，且凸塊下金屬墊112位於導電柱142與半導體基板100之間。第一金屬層150設置於導電柱142上，且導電柱142位於第一金屬層150與凸塊下金屬墊112之間。第二金屬層160設置於第一金屬層150上，且第一金屬層150位於第二金屬層160與導電柱142之間，其中導電柱142具有連接第一金屬層150的第一端部143，且第一端部143的外徑(即外徑d3)等於第一金屬層150的外徑d2。
特別說明的是，本實施例的半導體線路結構10包括兩組 凸塊下金屬墊112、導電柱142、第一金屬層150以及第二金屬層160的組合，其中一組凸塊下金屬墊112、導電柱142、第一金屬層150以及第二金屬層160可為功能凸塊，用以傳輸訊號、傳輸電力或接地，而另一組凸塊下金屬墊112、導電柱142、第一金屬層150以及第二金屬層160可為虛擬凸塊，用以在後續封裝程序中起支撐的效用，但本發明不以此為限。在其他實施例中，凸塊下金屬墊、導電柱、第一金屬層以及第二金屬層的組合的組數可視實際需求而增減。
圖2A至圖2G是本發明另一實施例的半導體線路結構的製作過程的剖面示意圖。需說明的是，本實施例的半導體線路結構20及其製程與上一實施例半導體線路結構10及其製程相近，故相同或相似元件使用相同或相似標號，且相同或相似的技術內容可參照上一實施例，下文不重複贅述。
請參考圖2A，首先，提供半導體基板200。在本實施例中，半導體基板200的表面203設有接墊201、介電層202以及凸塊下金屬層210，接墊201設置於表面203上，而介電層202覆蓋表面203但暴露出接墊201的至少部分。凸塊下金屬層210覆蓋介電層202，並與暴露於介電層202外的接墊201相接觸。
請參考圖2B，接著，藉由貼合、印刷或塗佈等方式形成光阻層220於凸塊下金屬層210上，且全面覆蓋凸塊下金屬層210，其中光阻層220可為正光阻。接著，對光阻層220進行曝光顯影，以在光阻層220上形成預留孔231，如圖2C所示。接著， 對預留孔231內的光阻層220進行乾蝕刻製程，例如非等向性蝕刻製程，以局部移除位於預留孔231內的光阻層220，進而形成第一孔部224與第二孔部225，其中第一孔部224位於第二金屬層225與凸塊下金屬層210之間，且第一孔部224的孔徑D3大於第二孔部225的孔徑D4。
至此，圖案化光阻層230大致完成，且相互連通的第一孔部224與第二孔部225構成開孔223，以局部暴露出凸塊下金屬層210，而第一孔部224的孔徑D3自第二孔部225朝向半導體基板200漸增。也就是說，第一孔部224在平行於表面203的方向上具有多個截面，且第一孔部224中越遠離第二孔部225的截面的尺寸越大。
請參照圖2E，接著，形成導電層240於第一孔部224內，其中導電層240連接凸塊下金屬層210，且填滿第一孔部224。接著，形成第一金屬層250於第二孔部225內，其中第一金屬層250連接導電層240，且未將第二孔部225填滿。隨後，形成第二金屬層260於第二孔部225內，並形成於第一金屬層250上，以將第二孔部225未被第一金屬層250填滿的其他區域填滿。也就是說，第二孔部225被相連接的第一金屬層250與第二金屬層260填滿，其中第一金屬層250位於導電層240與第二金屬層260之間。
請參照圖2F，接著，移除圖案化光阻層230，以使導電層240、第一金屬層250、第二金屬層260以及凸塊下金屬層210外露。基於開孔223的設計，導電層240的外徑自第一金屬層250 朝向半導體基板200漸增，且導電層240的外徑大於第一金屬層250的外徑d5。也就是說，導電層240在平行於表面203的方向上具有多個截面，且導電層240中越遠離第一金屬層250的截面的尺寸越大。另一方面，導電層240具有未與第一金屬層250重疊的部分，特別說明的是，導電層240未與第一金屬層250相重疊的部分泛指導電層240在平行於表面203的方向上超出於第一金屬層250的外壁面的部分。
請同時參照圖2F及圖2G，接著，沿著導電層240的外輪廓局部蝕刻移除導電層240未與第一金屬層250相重疊的部分，以製作得到導電部，在本實施例中，導電部可為導電柱242，且導電柱242的外徑自第一金屬250層朝向半導體基板200漸增。進一步來說，導電柱242在垂直於表面203的方向上的截面輪廓與導電層240在垂直於表面203的方向上的截面輪廓仍相似，但導電柱242在垂直於表面203的方向上的截面輪廓的尺寸略微縮減。另一方面，導電柱242具有連接第一金屬層250的第一端部243，其中第一端部243完全接觸第一金屬層250，且第一端部243的外徑等於第一金屬層250的外徑d5。如此為之，有助於提高導電柱242與第一金屬層250的接觸面積，避免因底切問題影響到導電柱242與第一金屬層250的接合強度。
由於導電柱242在垂直於表面203的方向上的截面輪廓與導電層240在垂直於表面203的方向上的截面輪廓仍相似，且導電柱242的最小外徑落在第一端部243，因此導電柱242的外徑 係自第一端部243朝向半導體基板200漸增。也就是說，導電柱242在平行於表面203的方向上具有多個截面，且導電柱242中越遠離第一金屬層250的截面的尺寸越大。
之後，局部移除凸塊下金屬層210，以形成與導電柱242相連接的凸塊下金屬墊212。進一步來說，導電柱242具有連接凸塊下金屬層210的第二端部244，其中凸塊下金屬層210可概分為未與第二端部244相重疊的第一部分以及第二端部244相重疊的第二部分，凸塊下金屬層210的第一部分泛指凸塊下金屬層210在平行於表面203的方向上超出於第二端部244的外壁面的區塊，且凸塊下金屬層210的第二部分泛指凸塊下金屬層210位在第二端部244在半導體基板210上的正投影範圍內的另一區塊。
在局部移除凸塊下金屬層210的過程中，凸塊下金屬層210的第一部分被蝕刻移除，而凸塊下金屬層110的第二部分鄰近第二端部244的外壁面的局部被蝕刻移除，以使製作所得的凸塊下金屬墊212位在導電柱242在半導體基板200上的正投影範圍內，且凸塊下金屬墊212的外徑d6小於第二端部244的外徑d7。也就是說，在垂直於表面203的方向上，凸塊下金屬墊212在半導體基板200上的正投影與導電柱242在半導體基板200上的正投影相重疊，且凸塊下金屬墊212在半導體基板200上的正投影落在導電柱242在半導體基板200上的正投影內。
至此，本實施例的半導體線路結構20的製作大致完成，除導電柱242與第一金屬層250的接觸面積與接合強度大幅提高 外，導電柱242與凸塊下金屬墊212的接觸面積與接合強度也大幅提高，故半導體線路結構20可具有良好的可靠度。
請繼續參考圖2G，半導體線路結構20包括半導體基板200、凸塊下金屬墊212、導電柱242、第一金屬層250以及第二金屬層260。凸塊下金屬墊212設置於半導體基板200上。導電柱242設置於凸塊下金屬墊212上，且凸塊下金屬墊212位於導電柱242與半導體基板200之間。第一金屬層250設置於導電柱242上，且導電柱242位於第一金屬層250與凸塊下金屬墊212之間。第二金屬層260設置於第一金屬層250上，且第一金屬層250位於第二金屬層260與導電柱242之間，其中導電柱242具有連接第一金屬層250的第一端部243，且第一端部243的外徑等於第一金屬層250的外徑d5。
特別說明的是，本實施例的半導體線路結構20包括兩組凸塊下金屬墊212、導電柱242、第一金屬層250以及第二金屬層260的組合，其中一組凸塊下金屬墊212、導電柱242、第一金屬層250以及第二金屬層260可為功能凸塊，用以傳輸訊號、傳輸電力或接地，而另一組凸塊下金屬墊212、導電柱242、第一金屬層250以及第二金屬層260可為虛擬凸塊，用以在後續封裝程序中起支撐的效用，但本發明不以此為限。在其他實施例中，凸塊下金屬墊、導電柱、第一金屬層以及第二金屬層的組合的組數可視實際需求而增減。
圖3是本發明再一實施的半導體線路結構的剖面示意 圖。需說明的是，本實施例的半導體線路結構10a的結構及其製作方法與上述實施例的半導體線路結構10的結構及其製作方法相近，以下僅就兩者的差異作說明。
請參考圖3，在本實施例中，導電部可為重佈線路142a，其中重佈線路142a的相對兩端面分別連接凸塊下金屬墊112a與第一金屬層150a，第二金屬層160a連接第一金屬層150a，且第一金屬層150a位於重佈線路142a與第二金屬層160a之間。進一步來說，參酌半導體線路結構10的製作方法，藉由將光阻層的厚度減薄，便能製作得到相應的重佈線路142a、第一金屬層150a以及第二金屬層160a。另一方面，因重佈線路142a與第一金屬層150a的接觸面積與接合強度大幅提高，且重佈線路142a與凸塊下金屬墊112a的接觸面積與接合強度也大幅提高，故半導體線路結構10a可具有良好的可靠度。
綜上所述，本發明的半導體線路結構的製作方法藉由圖案化光阻層的開孔設計，能夠防止製作導電部(例如導電柱或重佈線路)時所可能產生的底切問題，以增加導電部與第一金屬層接觸面積及導電部與凸塊下金屬層的接觸面積，並提升導電部與第一金屬層的接合強度及導電部與凸塊下金屬層的接合強度。藉此，製作所得的半導體線路結構得具有良好的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍 當視後附的申請專利範圍所界定者為準。

Claims (8)

  1. 一種半導體線路結構的製作方法，包括：提供半導體基板，設有凸塊下金屬層；形成圖案化光阻層於所述凸塊下金屬層上，所述圖案化光阻層形成有開孔，以局部暴露出所述凸塊下金屬層，其中所述開孔劃分為第一孔部與第二孔部，且所述第一孔部位於所述第二孔部與所述凸塊下金屬層之間，所述第一孔部的孔徑大於所述第二孔部的孔徑；形成導電層於所述第一孔部內，且所述導電層連接凸塊下金屬層；形成第一金屬層於所述第二孔部內，且所述第一金屬層連接所述導電層；形成第二金屬層於所述第二孔部內，且所述第二金屬層連接所述第一金屬層；移除所述圖案化光阻層；局部移除所述導電層，以形成導電部；以及局部移除所述凸塊下金屬層，以形成與所述導電部相連接的凸塊下金屬墊，其中所述導電層的外徑大於所述第一金屬層的外徑，藉由移除所述導電層未與所述第一金屬層相重疊的部分，以使製作所得的所述導電部的外徑等於所述第一金屬層的外徑。
  2. 如申請專利範圍第1項所述的半導體線路結構的製作方法，其中形成所述圖案化光阻層於所述凸塊下金屬層上的步驟包括：形成第一光阻層於所述凸塊下金屬層上；形成第二光阻層於所述第一光阻層上；以及對所述第一光阻層與所述第二光阻層進行曝光顯影，以在所述第一光阻層形成所述第一孔部，並在所述第二光阻層形成所述第二孔部。
  3. 如申請專利範圍第1項所述的半導體線路結構的製作方法，其中形成所述圖案化光阻層於所述凸塊下金屬層上的步驟包括：形成光阻層於所述凸塊下金屬層上；對所述光阻層進行曝光顯影，以在所述光阻層上形成預留孔；以及對位於所述預留孔內的所述光阻層進行乾蝕刻，以局部移除位於所述預留孔內的所述光阻層進而形成所述第一孔部與所述第二孔部。
  4. 如申請專利範圍第1項所述的半導體線路結構的製作方法，其中所述導電部具有連接所述凸塊下金屬層的端部，藉由移除所述凸塊下金屬層未與所述端部相重疊的部分以及所述凸塊下金屬層鄰近所述端部的外壁面的另一部分，以使製作所得的所述凸塊下金屬墊的外徑小於所述端部的外徑。
  5. 如申請專利範圍第1項所述的半導體線路結構的製作方法，其中所述凸塊下金屬墊位在所述導電部在所述半導體基板上的正投影範圍內。
  6. 一種半導體線路結構，包括：半導體基板；凸塊下金屬墊，設置於所述半導體基板上；導電部，設置於所述凸塊下金屬墊上，且所述凸塊下金屬墊位於所述導電部與所述半導體基板之間；第一金屬層，設置於所述導電部上，且所述導電部位於所述第一金屬層與所述凸塊下金屬墊之間；以及第二金屬層，設置於所述第一金屬層上，且所述第一金屬層位於所述第二金屬層與所述導電部之間，其中所述導電部具有連接所述第一金屬層的第一端部，且所述第一端部的外徑等於所述第一金屬層的外徑，其中所述導電部的外徑為等徑。
  7. 如申請專利範圍第6項所述的半導體線路結構，其中所述導電部具有連接所述凸塊下金屬墊的第二端部，且所述第二端部的外徑大於所述凸塊下金屬墊的外徑。
  8. 如申請專利範圍第6項所述的半導體線路結構，其中所述凸塊下金屬墊位在所述導電部在所述半導體基板上的正投影範圍內。
TW107144327A 2018-12-10 2018-12-10 半導體線路結構及其製作方法 TWI678743B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107144327A TWI678743B (zh) 2018-12-10 2018-12-10 半導體線路結構及其製作方法
CN201910175242.7A CN111293099B (zh) 2018-12-10 2019-03-08 半导体线路结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107144327A TWI678743B (zh) 2018-12-10 2018-12-10 半導體線路結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI678743B true TWI678743B (zh) 2019-12-01
TW202022958A TW202022958A (zh) 2020-06-16

Family

ID=69582572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144327A TWI678743B (zh) 2018-12-10 2018-12-10 半導體線路結構及其製作方法

Country Status (2)

Country Link
CN (1) CN111293099B (zh)
TW (1) TWI678743B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US20120049346A1 (en) * 2010-08-30 2012-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar Bumps and Process for Making Same
TW201537648A (zh) * 2014-03-27 2015-10-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456090B2 (en) * 2006-12-29 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce UBM undercut
JP2009064848A (ja) * 2007-09-05 2009-03-26 Nec Electronics Corp 半導体装置
US8598030B2 (en) * 2010-08-12 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Process for making conductive post with footing profile
US10128206B2 (en) * 2010-10-14 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure
TWI551199B (zh) * 2014-04-16 2016-09-21 矽品精密工業股份有限公司 具電性連接結構之基板及其製法
TWI550803B (zh) * 2015-02-17 2016-09-21 南茂科技股份有限公司 封裝半導體裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US20120049346A1 (en) * 2010-08-30 2012-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar Bumps and Process for Making Same
TW201537648A (zh) * 2014-03-27 2015-10-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
TW202022958A (zh) 2020-06-16
CN111293099B (zh) 2021-10-22
CN111293099A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
US10790252B2 (en) Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
KR101725683B1 (ko) 디바이스 패키지 및 그 형성 방법
TWI712141B (zh) 半導體封裝
US10269736B2 (en) Method of forming metal pads with openings in integrated circuits including forming a polymer extending into a metal pad
US6958546B2 (en) Method for dual-layer polyimide processing on bumping technology
TWI743063B (zh) 半導體裝置
JP5102726B2 (ja) 半導体装置の製造方法
TW201824412A (zh) 半導體裝置的製造方法
JP5291485B2 (ja) 半導体装置の製造方法
US20150228594A1 (en) Via under the interconnect structures for semiconductor devices
TW201537648A (zh) 半導體結構及其製造方法
TW202008539A (zh) 構裝結構、其接合方法及用於其的線路板
JP2012519374A (ja) 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム
US9877386B2 (en) Substrate structure and method of manufacturing the same
US9576923B2 (en) Semiconductor chip with patterned underbump metallization and polymer film
JP2018116975A (ja) 半導体装置及び半導体装置の製造方法
JP4506767B2 (ja) 半導体装置の製造方法
TWI678743B (zh) 半導體線路結構及其製作方法
JP2006332694A (ja) 半導体表面上に金属バンプを形成する方法
US20230061716A1 (en) Semiconductor Devices and Methods of Manufacture
US10658282B2 (en) Package substrate structure and bonding method thereof
JP2004172163A (ja) 半導体装置及びその製造方法
US20230121621A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
JP5068830B2 (ja) 半導体装置
JP2002208654A (ja) 半導体装置の製造方法及び半導体装置