JP4506767B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4506767B2
JP4506767B2 JP2007050001A JP2007050001A JP4506767B2 JP 4506767 B2 JP4506767 B2 JP 4506767B2 JP 2007050001 A JP2007050001 A JP 2007050001A JP 2007050001 A JP2007050001 A JP 2007050001A JP 4506767 B2 JP4506767 B2 JP 4506767B2
Authority
JP
Japan
Prior art keywords
insulating film
forming
opening
rewiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007050001A
Other languages
English (en)
Other versions
JP2008218494A (ja
Inventor
ツトム 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007050001A priority Critical patent/JP4506767B2/ja
Priority to TW097106543A priority patent/TW200847369A/zh
Priority to KR1020080017686A priority patent/KR100931424B1/ko
Priority to CN2008100815219A priority patent/CN101256994B/zh
Priority to US12/072,833 priority patent/US20080203569A1/en
Publication of JP2008218494A publication Critical patent/JP2008218494A/ja
Application granted granted Critical
Publication of JP4506767B2 publication Critical patent/JP4506767B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置の製造方法に関する。
従来のＣＳＰ(chip size package)と呼ばれる半導体装置には、半導体基板上に形成された配線の接続パッド部上面に柱状電極を形成したものがある（例えば、特許文献１参照）。この場合、半導体装置の製造方法としては、半導体基板上の全面に形成された下地金属層上に形成された配線を含む下地金属層の上面に、配線の接続パッド部つまり柱状電極形成領域に対応する部分に開口部を有するメッキレジスト膜を形成し、下地金属層をメッキ電流路とした電解メッキを行なうことにより、メッキレジスト膜の開口部内の配線の接続パッド部上面に柱状電極を形成し、メッキレジスト膜をレジスト剥離液を用いて剥離し、配線をマスクとして配線下以外の領域における下地金属層をエッチングして除去する方法が用いられている。
特開２００４−２８１６１４号公報
しかしながら、上記従来の半導体装置の製造方法において、柱状電極形成用メッキレジスト膜をレジスト剥離液を用いて剥離するとき、柱状電極形成用メッキレジスト膜が主としてその上面側からのみ剥離されるため、配線間の間隔が狭くなると、配線間にレジスト残渣が発生することがある。このレジスト残渣は、配線をマスクとして下地金属層をエッチングするとき、マスクとなってエッチング不良を引き起こし、配線間の短絡の原因となってしまう。
そこで、この発明は、柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しにくいようにすることができる半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置の製造方法は、上面に複数の接続パッドを有する半導体基板上に、前記接続パッドに対応する部分に開口部を有する絶縁膜を形成する工程と、前記絶縁膜の上面に、平面サイズが前記接続パッドの開口部より大きく、その膜厚全体に貫通し、且つ前記接続パッドの開口部に連通する第１の開口部を有する下面側上層絶縁膜を形成する工程と、前記下面側上層絶縁膜の第１の開口部内に下面側配線をその上面が前記下面側上層絶縁膜の上面と面一かそれよりも低くなるように形成する工程と、前記下面側上層絶縁膜および前記下面側配線の上面に、その膜厚全体に貫通し、且つ前記下面側配線の少なくとも一部に連通する第２の開口部を有する再配線上層絶縁膜を形成する工程と、前記再配線上層絶縁膜の第２の開口部内に再配線をその上面が前記再配線上層絶縁膜の上面と面一かそれよりも低くなるように形成する工程と、 前記再配線の上面に、前記再配線の接続パッド部に対応する部分に開口部を有する柱状電極形成用メッキレジスト膜を形成する工程と、前記柱状電極形成用メッキレジスト膜の開口部内の前記再配線の接続パッド部上面に柱状電極を形成する工程と、前記柱状電極形成用メッキレジスト膜を剥離する工程と、を含み、一部の前記下面側配線は前記接続パッドに接続された接続部のみからなるように形成し、一部の前記再配線は残りの前記下面側配線の接続パッド部に接続された接続パッド部のみからなるように形成し、前記下面側配線を形成する工程は、前記絶縁膜上において接続部のみからなる前記下面側配線に接続される前記再配線の接続パッド部下にダミー接続パッド部を島状に形成する工程を含むことを特徴とするものである。
請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記再配線上層絶縁膜の開口部内に再配線を形成する工程は、前記再配線上層絶縁膜の開口部内を含む前記再配線上層絶縁膜の上面全体に下地金属層を形成する工程と、前記下地金属層の上面に、再配線形成領域に対応する部分に開口部を有する再配線形成用メッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより前記再配線形成用メッキレジスト膜の開口部内において前記再配線上層絶縁膜の開口部内に形成された前記下地金属層の上面に上部金属層をその上面が前記再配線上層絶縁膜の上面と面一かそれよりも低くなるように形成する工程と、を含むことを特徴とするものである。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記柱状電極の周囲に封止膜を形成する工程を有することを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項３に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
この発明によれば、再配線上層絶縁膜の開口部内に再配線をその上面が再配線上層絶縁膜の上面と面一かそれよりも低くなるように形成し、その上に柱状電極形成用メッキレジスト膜を形成しているので、再配線間に柱状電極形成用メッキレジスト膜が入り込む余地がなく、ひいては柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しにくいようにすることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ＣＳＰと呼ばれるもので、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜（絶縁膜）５が設けられている。絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。
保護膜５の上面にはポリイミド系樹脂等からなる上層絶縁膜(再配線上層絶縁膜）７が設けられている。上層絶縁膜７の上面の配線形成領域(再配線形成領域）には開口部８が保護膜５の開口部６に連通されて設けられている。上層絶縁膜７の開口部８を介して露出された保護膜５の上面および上層絶縁膜７の開口部８の内壁面には銅等からなる下地金属層９が凹部状に設けられている。凹部状の下地金属層９の内部には銅からなる上部金属層１０が設けられている。下地金属層９および上部金属層１０は積層されて配線（再配線）１１を構成する。配線１１の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。
ここで、上層絶縁膜７の開口部８の内壁面に設けられた凹部状の下地金属層９の両側部の上面は上層絶縁膜７の上面と面一となっている。上部金属層１０の上面は上層絶縁膜７の上面と面一かそれよりもやや低くなっている。また、配線１１は、接続パッド２に接続された接続部１１ａと、先端の接続パッド部１１ｂと、その間の引き回し線部１１ｃとからなっている。
配線１１の接続パッド部１１ｂ上面には銅からなる柱状電極１２が設けられている。配線１１および上層絶縁膜７の上面にはエポキシ系樹脂等からなる封止膜１３がその上面が柱状電極１２の上面と面一となるように設けられている。柱状電極１２の上面には半田ボール１４が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面にアルミニウム系金属等からなる接続パッド２および酸化シリコン等からなる絶縁膜３が形成され、接続パッド２の中央部が絶縁膜３に形成された開口部４を介して露出されたものを用意する。
この場合、半導体ウエハ２１の上面において各半導体装置が形成される領域には所定の機能の集積回路（図示せず）が形成され、接続パッド２はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図２において、符号２２で示す領域はダイシングラインに対応する領域である。
次に、図３に示すように、絶縁膜３の上面に、スピンコート法等により形成されたポリイミド系樹脂等からなる保護膜形成用膜をフォトリソグラフィ法によりパターニングして硬化させることにより、保護膜５を形成する。この状態では、絶縁膜３の開口部に対応する部分における保護膜５には開口部６が形成されている。
次に、図４に示すように、保護膜５の上面に、スピンコート法等により形成された感光性ポリイミド系樹脂等からなる上層絶縁膜形成用膜を露光マスク(図示せず)を用いて露光、現像して硬化させることにより、上層絶縁膜７を形成する。この状態では、上層絶縁膜７の配線形成領域には開口部８が保護膜５の開口部６に連通されて形成されている。
ここで、保護膜５を上層絶縁膜７と同一の材料（例えば、ネガ型の感光性ポリイミド系樹脂）によって形成するようにしてもよい。この場合、塗布された保護膜形成用膜を露光、現像し、次いで保護膜形成用膜を仮硬化させ、次いで上層絶縁膜形成用膜を塗布し、次いで上層絶縁膜形成用膜を露光、現像し、次いで保護膜形成用膜および上層絶縁膜形成用膜を本硬化させるようにしてもよい。
次に、図５に示すように、絶縁膜３、保護膜５および上層絶縁膜７の開口部４、６、８を介して露出された接続パッド２の上面、上層絶縁膜７の開口部８を介して露出された保護膜５の上面および上層絶縁膜７の表面に下地金属層９を形成する。この場合、下地金属層９は、上層絶縁膜７の開口部８の底面および開口部８の周囲を形成する側面に沿ってベタ状に形成され、底面部および側部を有する凹部状となっている。また、下地金属層９は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層９の上面に、スピンコート法等により塗布されたポジ型のレジスト膜をフォトリソグラフィ法によりパターニングすることにより、上部金属層形成用メッキレジスト膜２３を形成する。この状態では、上部金属層１０形成領域に対応する部分における上部金属層形成用メッキレジスト膜２３には開口部２４が形成されている。この場合、上部金属層形成用メッキレジスト膜２３の開口部２４のサイズは上層絶縁膜７の開口部８のサイズよりも下地金属層９の膜厚の分だけ小さくなっている。
次に、下地金属層９をメッキ電流路とした銅の電解メッキを行なうことにより、上部金属層形成用メッキレジスト膜２３の開口部８内の凹部状の下地金属層９の内部に上部金属層１０を形成する。この場合、上部金属層１０の上面は上層絶縁膜７の上面と面一かそれよりもやや低くなるようにする。次に、上部金属層１０形成用メッキレジスト膜２３をレジスト剥離液を用いて剥離する。
次に、図６に示すように、配線１１の上面に、ネガ型のドライフィルムレジストをラミネートし、該ネガ型のドライフィルムレジストをフォトリソグラフィ法によりパターニングすることにより、柱状電極形成用メッキレジスト膜２５を形成する。この状態では、配線１１の接続パッド部１１ｂ（柱状電極１２形成領域）に対応する部分における柱状電極形成用メッキレジスト膜２５には開口部２６が形成されている。
次に、下地金属層９をメッキ電流路とした銅の電解メッキを行なうことにより、柱状電極形成用メッキレジスト膜２５の開口部２６内の配線１１の接続パッド部１１ｂ上面に柱状電極１２を形成する。次に、柱状電極形成用メッキレジスト膜２５をレジスト剥離液を用いて剥離する。この場合、柱状電極形成用メッキレジスト膜２５は、レジスト剥離液と接触している表面から膨潤して剥離される。
ここで、柱状電極形成用メッキレジスト膜２５を形成した状態においては、下地金属層９および上部金属層１０の積層構造を有する配線１１間に上層絶縁膜７が存在するので、配線１１間に柱状電極形成用メッキレジスト膜２５が入り込む余地はない。したがって、配線１１間の間隔が狭くなった場合であっても、配線１１間に柱状電極形成用メッキレジスト膜２５のレジスト残渣が発生することがなく、柱状電極形成用メッキレジスト膜２５のレジスト残渣に起因する配線１１間でのショートの発生を確実に防止することができる。
このようにして、柱状電極形成用メッキレジスト膜２５を剥離したら、次に、配線１１をマスクとして配線１１下以外の領域における下地金属層９をエッチングして除去すると、図７に示すように、上層絶縁膜７の開口部８内にのみ下地金属層９が残存される。これにより、図１に図示される如く、下地金属層９と上部金属層１０との積層構造を有し、接続パッド２に接続された接続部１１ａと、先端の接続パッド部１１ｂと、その間の引き回し線部１１ｃとからなる配線１１が形成される。
次に、図８に示すように、配線１１、下地金属層９および柱状電極１２を含む上層絶縁膜７の上面にエポキシ系樹脂等からなる封止膜１３をその厚さが柱状電極１２の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極１２の上面は封止膜１３によって覆われている。次に、封止膜１３の上面側を適宜に研削することにより、図９に示すように、柱状電極１２の上面を露出させるとともに、この露出された柱状電極１２の上面を含む封止膜１３の上面を平坦化する。次に、図１０に示すように、柱状電極１２の上面に半田ボール１４を形成する。次に、図１１に示すように、半導体ウエハ２１等をダイシングライン２２に沿って切断すると、図１に示す半導体装置が複数個得られる。
（第２実施形態）
図１２はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、配線および上層絶縁膜を２層とした点である。すなわち、保護膜５の上面にはポリイミド系樹脂等からなる第１の上層絶縁膜（下面側上層絶縁膜）３１ａが設けられている。第１の上層絶縁膜３１ａの上面の第１の配線形成領域には開口部３２が保護膜５の開口部６に連通されて設けられている。
第１の上層絶縁膜３１ａの開口部３２を介して露出された保護膜５の上面および第１の上層絶縁膜３１ａの開口部３２の内壁面には銅等からなる第１の下地金属層３３が凹部状に設けられている。凹部状の第１の下地金属層３３の内部には銅からなる第１の上部金属層３４が設けられている。第１の下地金属層３３および第１の上部金属層３４は、積層されて第１の配線３５(下面側配線）を構成する。第１の配線３５の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。
この場合も、第１の上層絶縁膜３１ａの開口部３２の内壁面に設けられた第１の下地金属層３３の上面は第１の上層絶縁膜３１ａの上面と面一となっている。第１の上部金属層３４の上面は第１の上層絶縁膜３１ａの上面と面一かそれよりもやや低くなっている。また、第１の配線３５は、接続パッド２に接続された接続部３５ａと、先端の接続パッド部３５ｂと、その間の引き回し線部３５ｃとからなっている。
ここで、すべての第１の配線３５の一端部（接続部３５ａ）は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されているが、一部の第１の配線３５は接続部３５ａのみからなっている。したがって、第１の配線３５の引き回し線部３５ｃの本数は、図１に示す配線１１の引き回し線部１１ｃの本数よりも少なくなっている。
第１の配線３５および第１の上層絶縁膜３１ａの上面にはポリイミド系樹脂等からなる第２の上層絶縁膜(再配線上層絶縁膜）３１ｂが設けられている。第２の上層絶縁膜３１ｂの上面の第２の配線形成領域には開口部３６が設けられている。この場合、一部の開口部３６は第１の配線３５の接続パッド部３５ｂに対応する領域のみに設けられている。
第２の上層絶縁膜３１ｂの開口部３６を介して露出された第１の上層絶縁膜３１ａの上面および第２の上層絶縁膜３１ｂの開口部３６の内壁面には銅等からなる第２の下地金属層３７が凹部状に設けられている。凹部状の第２の下地金属層３７の内部には銅からなる第２の上部金属層３８が設けられている。第２の下地金属層３７および第２の上部金属層３８は、積層されて第２の配線(再配線）３９を構成する。
この場合も、第２の上層絶縁膜３１ｂの開口部３６の内壁面に設けられた第２の下地金属層３７の上面は第２の上層絶縁膜３１ｂの上面と面一となっている。第２の上部金属層３８の上面は第２の上層絶縁膜３１ｂの上面と面一かそれよりもやや低くなっている。また、第２の配線３９は、接続部３９ａと、先端の接続パッド部３９ｂと、その間の引き回し線部３９ｃとからなっている。
そして、一部の第２の配線３９の一端部（接続部３９ａ）は、接続部３５ａのみからなる第１の配線３５の上面に接続されている。残りの第２の配線３９は、島状で接続パッド部３９ｂのみからなり、第１の配線３５の接続パッド部３５ｂ上面のみに設けられている。ここで、第１、第２の配線３５、３９の引き回し線部３５ｃ、３９ｃの合計本数は、図１に示す配線１１の引き回し線部１１ｃの本数と同じとなっている。
第２の配線３９の接続パッド部３９ｂ上面には銅からなる柱状電極１２が設けられている。第２の配線３９および第２の上層絶縁膜３１ｂの上面にはエポキシ系樹脂等からなる封止膜１３がその上面が柱状電極１２の上面と面一となるように設けられている。柱状電極１２の上面には半田ボール１４が設けられている。
この半導体装置では、一部の第１の配線３５が接続部３５ａのみからなり、一部の第２の配線３９が接続パッド部３９ｂのみからなり、第１、第２の配線３５、３９の引き回し線部３５ｃ、３９ｃの合計本数が図１に示す配線１１の引き回し線部１１ｂの本数と同じとなっているので、第１、第２の配線３５、３９の引き回し線部３５ｃ、３９ｃの引き回しの自由度を図１に示す半導体装置の場合よりも増大することができる。
次に、この半導体装置の製造方法の一例について説明する。この場合、図３に示す工程後に、図１３に示すように、保護膜５の上面に、スピンコート法等により形成されたポリイミド系樹脂等からなる第１の上層絶縁膜形成用膜をフォトリソグラフィ法によりパターニングすることにより、第１の上層絶縁膜３１ａを形成する。この状態では、第１の上層絶縁膜３１ａの第１の配線形成領域には開口部３２が保護膜５の開口部６に連通されて形成されている。
次に、図１４に示すように、絶縁膜３、保護膜５および第１の上層絶縁膜３１ａの開口部４、６、３２を介して露出された接続パッド２の上面、第１の上層絶縁膜３１ａの開口部３２を介して露出された保護膜５の上面および第１の上層絶縁膜３１ａの表面に、スパッタ法等により、銅等からなる第１の下地金属層３３を形成する。この場合、第１の上層絶縁膜３１ａの開口部３２の内部に形成された第１の下地金属層３３は凹部状となっている。
次に、第１の下地金属層３３の上面に、スピンコート法等により塗布されたポジ型のレジスト膜をフォトリソグラフィ法によりパターニングすることにより、第１の上部金属層形成用メッキレジスト膜４１を形成する。この状態では、第１の上部金属層形成領域に対応する部分における第１の上部金属層形成用メッキレジスト膜４１には開口部４２が形成されている。この場合も、第１の上部金属層形成用メッキレジスト膜４１の開口部４２のサイズは第１の上層絶縁膜３１ａの開口部３２のサイズよりも第１の下地金属層３３の膜厚の分だけ小さくなっている。
次に、第１の下地金属層３３をメッキ電流路とした銅の電解メッキを行なうことにより、第１の上部金属層形成用メッキレジスト膜４１の開口部４２内の凹部状の第１の下地金属層３３の内部に第１の上部金属層３４を形成する。この場合も、第１の上部金属層３４の上面は第１の上層絶縁膜３１ａの上面と面一かそれよりもやや低くなるようにする。
次に、第１の上部金属層形成用メッキレジスト膜４１をレジスト剥離液を用いて剥離し、次いで、第１の配線３５をマスクとして第１の配線３５下以外の領域における第１の下地金属層３３をエッチングして除去すると、図１５に示すように、第１の上層絶縁膜３１ａの開口部３２内にのみ第１の下地金属層３３が残存される。
次に、図１６に示すように、第１の上部金属層３４、第１の下地金属層３３および第１の上層絶縁膜３１ａの上面に、スピンコート法等により形成されたポリイミド系樹脂等からなる第２の上層絶縁膜形成用膜をフォトリソグラフィ法によりパターニングすることにより、第２の上層絶縁膜３１ｂを形成する。この状態では、第２の上層絶縁膜３１ｂの第２の上部金属層形成領域には開口部３６が形成されている。
次に、図１７に示すように、第２の上層絶縁膜３１ｂの開口部３６を介して露出された第１の配線３５の上面および第２の上層絶縁膜３１ｂの表面に、スパッタ法等により、銅等からなる第２の下地金属層３７を形成する。この場合、第２の上層絶縁膜３１ｂの開口部３６の内部に形成された第２の下地金属層３７は凹部状となっている。
次に、第２の下地金属層３７の上面に、スピンコート法等により塗布されたポジ型のレジスト膜をフォトリソグラフィ法によりパターニングすることにより、第２の上部金属層形成用メッキレジスト膜４３を形成する。この状態では、第２の上部金属層形成領域に対応する部分における第２の上部金属層形成用メッキレジスト膜４３には開口部４４が形成されている。この場合も、第２の上部金属層形成用メッキレジスト膜４３の開口部４４のサイズは第２の上層絶縁膜３１ｂの開口部３６のサイズよりも第２の下地金属層３７の膜厚の分だけ小さくなっている。
次に、第２の下地金属層３７をメッキ電流路とした銅の電解メッキを行なうことにより、第２の上部金属層形成用メッキレジスト膜４３の開口部４４内の凹部状の第２の下地金属層３７の内部に第２の上部金属層３８を形成する。この場合も、第２の上部金属層３８の上面は第２の上層絶縁膜３１ｂの上面と面一かそれよりもやや低くなるようにする。次に、第２の上部金属層形成用メッキレジスト膜４３をレジスト剥離液を用いて剥離する。
次に、図１８に示すように、第２の上部金属層３８および第２の下地金属層３７の上面に、ネガ型のドライフィルムレジストをラミネートし、該ネガ型のドライフィルムレジストをフォトリソグラフィ法によりパターニングすることにより、柱状電極形成用メッキレジスト膜４５を形成する。この状態では、第２の配線３９の接続パッド部３９ｂ（柱状電極１２形成領域）に対応する部分における柱状電極形成用メッキレジスト膜４５には開口部４６が形成されている。
次に、第２の下地金属層３７をメッキ電流路とした銅の電解メッキを行なうことにより、柱状電極形成用メッキレジスト膜４５の開口部４６内の第２の配線３９の接続パッド部３９ｂ上面に柱状電極１２を形成する。次に、柱状電極形成用メッキレジスト膜４５をレジスト剥離液を用いて剥離する。この場合も、柱状電極形成用メッキレジスト膜４５は、レジスト剥離液と接触している表面から膨潤して剥離される。
ここで、柱状電極形成用メッキレジスト膜４５を形成した状態においては、第２の配線３９間に第２の上層絶縁膜３１ｂが存在するので、第２の配線３９間に柱状電極形成用メッキレジスト膜４５が入り込む余地はない。したがって、第２の配線３９間の間隔が狭くなった場合であっても、第２の配線３９間に柱状電極形成用メッキレジスト膜４５のレジスト残渣が発生することがなく、柱状電極形成用メッキレジスト膜４５のレジスト残渣に起因する第２の配線３９間でのショートの発生を確実に防止することができる。
このようにして、柱状電極形成用メッキレジスト膜４５を剥離したら、次に、第２の配線３９をマスクとして第２の配線３９下以外の領域における第２の下地金属層３７をエッチングして除去すると、図１９に示すように、第２の上層絶縁膜３１ｂの開口部３６内にのみ第２の下地金属層３７が残存される。以下、上記第１実施形態の場合と同様に、封止膜１３形成工程、半田ボール１４形成工程およびダイシング工程を経ると、図１２に示す半導体装置が複数個得られる。
（第３実施形態）
図２０はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１２に示す半導体装置と異なる点は、柱状電極１２が形成される第２の配線３９の接続パッド部３９ｂに対応する領域の第１の上層絶縁膜３１ａに開口部５１を設け、該開口部５１内にダミー下地金属層５２およびその上に積層されたダミー上部金属層５３からなるダミー接続パッド部５４を島状に設けた点である。
この半導体装置では、柱状電極１２下の第２の配線３９の接続パッド部３９ｂ下における第１の上層絶縁膜３１ａの開口部５１内にダミー接続パッド部５４を島状に設けているので、すべての柱状電極１２の台座部分の高さを揃えることができる。なお、この半導体装置の製造方法は上記第２実施形態の製造方法から容易に理解し得るので、その説明は省略する。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１２に示す半導体装置の製造方法の一例において、所定の工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。
符号の説明
１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 上層絶縁膜
９ 下地金属層
１０ 上部金属層
１１ 配線
１２ 柱状電極
１３ 封止膜
１４ 半田ボール
２１ 半導体ウエハ
２３ 上部金属層形成用メッキレジスト膜
２５ 柱状電極形成用メッキレジスト膜

Claims (4)

  1. 上面に複数の接続パッドを有する半導体基板上に、前記接続パッドに対応する部分に開口部を有する絶縁膜を形成する工程と、
    前記絶縁膜の上面に、平面サイズが前記接続パッドの開口部より大きく、その膜厚全体に貫通し、且つ前記接続パッドの開口部に連通する第１の開口部を有する下面側上層絶縁膜を形成する工程と、
    前記下面側上層絶縁膜の第１の開口部内に下面側配線をその上面が前記下面側上層絶縁膜の上面と面一かそれよりも低くなるように形成する工程と、
    前記下面側上層絶縁膜および前記下面側配線の上面に、その膜厚全体に貫通し、且つ前記下面側配線の少なくとも一部に連通する第２の開口部を有する再配線上層絶縁膜を形成する工程と、
    前記再配線上層絶縁膜の第２の開口部内に再配線をその上面が前記再配線上層絶縁膜の上面と面一かそれよりも低くなるように形成する工程と、
    前記再配線の上面に、前記再配線の接続パッド部に対応する部分に開口部を有する柱状電極形成用メッキレジスト膜を形成する工程と、
    前記柱状電極形成用メッキレジスト膜の開口部内の前記再配線の接続パッド部上面に柱状電極を形成する工程と、
    前記柱状電極形成用メッキレジスト膜を剥離する工程と、
    を含み、
    一部の前記下面側配線は前記接続パッドに接続された接続部のみからなるように形成し、一部の前記再配線は残りの前記下面側配線の接続パッド部に接続された接続パッド部のみからなるように形成し、
    前記下面側配線を形成する工程は、前記絶縁膜上において接続部のみからなる前記下面側配線に接続される前記再配線の接続パッド部下にダミー接続パッド部を島状に形成する工程を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の発明において、前記再配線上層絶縁膜の開口部内に再配線を形成する工程は、前記再配線上層絶縁膜の開口部内を含む前記再配線上層絶縁膜の上面全体に下地金属層を形成する工程と、前記下地金属層の上面に、再配線形成領域に対応する部分に開口部を有する再配線形成用メッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより前記再配線形成用メッキレジスト膜の開口部内において前記再配線上層絶縁膜の開口部内に形成された前記下地金属層の上面に上部金属層をその上面が前記再配線上層絶縁膜の上面と面一かそれよりも低くなるように形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の発明において、前記柱状電極の周囲に封止膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
JP2007050001A 2007-02-28 2007-02-28 半導体装置の製造方法 Expired - Fee Related JP4506767B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007050001A JP4506767B2 (ja) 2007-02-28 2007-02-28 半導体装置の製造方法
TW097106543A TW200847369A (en) 2007-02-28 2008-02-26 Semiconductor device and manufacturing method thereof
KR1020080017686A KR100931424B1 (ko) 2007-02-28 2008-02-27 반도체장치 및 그 제조방법
CN2008100815219A CN101256994B (zh) 2007-02-28 2008-02-28 半导体器件及其制造方法
US12/072,833 US20080203569A1 (en) 2007-02-28 2008-02-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007050001A JP4506767B2 (ja) 2007-02-28 2007-02-28 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010017579A Division JP5068830B2 (ja) 2010-01-29 2010-01-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2008218494A JP2008218494A (ja) 2008-09-18
JP4506767B2 true JP4506767B2 (ja) 2010-07-21

Family

ID=39714951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007050001A Expired - Fee Related JP4506767B2 (ja) 2007-02-28 2007-02-28 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20080203569A1 (ja)
JP (1) JP4506767B2 (ja)
KR (1) KR100931424B1 (ja)
CN (1) CN101256994B (ja)
TW (1) TW200847369A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928574B2 (en) * 2007-08-22 2011-04-19 Texas Instruments Incorporated Semiconductor package having buss-less substrate
JP5536388B2 (ja) * 2009-08-06 2014-07-02 株式会社テラプローブ 半導体装置およびその製造方法
KR101701380B1 (ko) * 2010-08-17 2017-02-01 해성디에스 주식회사 소자 내장형 연성회로기판 및 이의 제조방법
US10141288B2 (en) * 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP2000261141A (ja) * 1999-03-08 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
JP2003124394A (ja) * 2001-10-18 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置
JP2004158758A (ja) * 2002-11-08 2004-06-03 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004349610A (ja) * 2003-05-26 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2006216919A (ja) * 2005-02-07 2006-08-17 Nec Electronics Corp 配線基板および半導体装置
JP2006318943A (ja) * 2005-05-10 2006-11-24 Fujikura Ltd 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347570B (en) * 1996-12-24 1998-12-11 Toshiba Co Ltd Semiconductor device and method for manufacturing the same
US6218302B1 (en) * 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
EP0996160A1 (en) * 1998-10-12 2000-04-26 STMicroelectronics S.r.l. Contact structure for a semiconductor device
US6100200A (en) * 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
US6500750B1 (en) * 1999-04-05 2002-12-31 Motorola, Inc. Semiconductor device and method of formation
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
JP3767398B2 (ja) * 2001-03-19 2006-04-19 カシオ計算機株式会社 半導体装置およびその製造方法
JP2003218114A (ja) * 2002-01-22 2003-07-31 Toshiba Corp 半導体装置及びその製造方法
US6960837B2 (en) * 2002-02-26 2005-11-01 International Business Machines Corporation Method of connecting core I/O pins to backside chip I/O pads
TWI300971B (en) * 2002-04-12 2008-09-11 Hitachi Ltd Semiconductor device
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7074709B2 (en) * 2002-06-28 2006-07-11 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
TWI233145B (en) * 2002-09-03 2005-05-21 Toshiba Corp Semiconductor device
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
US6890851B2 (en) * 2003-05-29 2005-05-10 United Microelectronics Corp. Interconnection structure and fabrication method thereof
US6958540B2 (en) * 2003-06-23 2005-10-25 International Business Machines Corporation Dual damascene interconnect structures having different materials for line and via conductors
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
KR100752665B1 (ko) * 2006-06-23 2007-08-29 삼성전자주식회사 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
US7659197B1 (en) * 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP2000261141A (ja) * 1999-03-08 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法並びに半導体装置
JP2003124394A (ja) * 2001-10-18 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置
JP2004158758A (ja) * 2002-11-08 2004-06-03 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004349610A (ja) * 2003-05-26 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2006216919A (ja) * 2005-02-07 2006-08-17 Nec Electronics Corp 配線基板および半導体装置
JP2006318943A (ja) * 2005-05-10 2006-11-24 Fujikura Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20080080026A (ko) 2008-09-02
KR100931424B1 (ko) 2009-12-11
CN101256994A (zh) 2008-09-03
CN101256994B (zh) 2012-02-08
TW200847369A (en) 2008-12-01
JP2008218494A (ja) 2008-09-18
US20080203569A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
US10930625B2 (en) Semiconductor package and method of fabricating the same
US7619306B2 (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2008305897A (ja) 半導体装置およびその製造方法
JP6635328B2 (ja) 半導体装置およびその製造方法
WO2017056297A1 (ja) 半導体装置およびその製造方法
JP2018107262A (ja) 半導体装置及び半導体装置の製造方法
JP2012054359A (ja) 半導体装置および半導体装置の製造方法
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2009177072A (ja) 半導体装置及びその製造方法
JP3945380B2 (ja) 半導体装置およびその製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2004349610A (ja) 半導体装置およびその製造方法
JP4913563B2 (ja) 半導体装置の製造方法
JP2019083250A (ja) 半導体装置及び半導体装置の製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP5247998B2 (ja) 半導体装置の製造方法
JP5068830B2 (ja) 半導体装置
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2005311007A (ja) 半導体装置
JP2012253189A (ja) 半導体装置の製造方法、及び半導体装置
JP4987683B2 (ja) 半導体装置およびその製造方法
TWI678743B (zh) 半導體線路結構及其製作方法
JP2011091432A (ja) 半導体装置の製造方法
JP2010062176A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees