JP2009177072A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009177072A JP2009177072A JP2008016372A JP2008016372A JP2009177072A JP 2009177072 A JP2009177072 A JP 2009177072A JP 2008016372 A JP2008016372 A JP 2008016372A JP 2008016372 A JP2008016372 A JP 2008016372A JP 2009177072 A JP2009177072 A JP 2009177072A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- insulating resin
- wiring layer
- opening
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0235—Shape of the redistribution layers
- H01L2224/02351—Shape of the redistribution layers comprising interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
Abstract
【課題】Cu膜からなる配線層と封止樹脂層との密着性を向上させ、両層間での剥離を防止し信頼性の高い半導体装置を提供する。
【解決手段】本発明に係る半導体装置1A(1)は、一面に電極3を配してなる半導体基板2と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層4と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層5と、を少なくとも備える半導体装置であって、前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有することを特徴とする。
【選択図】図1
【解決手段】本発明に係る半導体装置1A(1)は、一面に電極3を配してなる半導体基板2と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層4と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層5と、を少なくとも備える半導体装置であって、前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有することを特徴とする。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関する。
従来、半導体パッケージ、例えば、シリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ(Dual Inline Package) やクァド・フラット・パッケージ(Quad Flat Package) では、樹脂パッケージの側面部や周辺部に金属リードを配置した周辺端子配置型が主流である。
これに対し、近年急速に普及している半導体パッケージの構造として、例えばチップスケールパッケージ(CSP)と呼ばれ、パッケージの平坦な表面に電極を平面状に配置した、いわゆるボールグリッドアレイ(BGA)技術の採用により、同一電極短指数をもつ同一投影面積の半導体チップを従来よりも小さい面積で電子回路基板に高密度実装を可能とするパッケージ構造がある。
その中でも、一般的に「ウエハレベルCSP」と呼ばれる製法においては、シリコンウエハ上に、絶縁樹脂層、配線層、封止樹脂層を形成し、はんだバンプを形成する。そして最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。ウエハ全面にこれらの回路を積層し、最終工程においてウエハをダイシングすることから、切断したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能となる(例えば、特許文献1参照)。
また、近年では、高周波コイルなどの場合、無光沢銅めっきにより作製された回路パターン表面の凹凸が損失につながることから、銅めっきには光沢銅めっきが使用されている(例えば、特許文献2参照)。
しかしながら、光沢銅めっき膜の上に封止樹脂層を形成した場合、光沢銅めっき膜表面上が平滑なため、光沢銅めっき膜表面と封止樹脂層との密着性が弱く、その後のウエット工程や信頼性試験などで光沢銅めっき膜/封止樹脂層界面(開口部界面)にて剥離が生じてしまうという問題が発生した。
そもそも、銅めっき膜と絶縁樹脂層間では密着性が低いことが問題となっており、その解決方法の1つとして、密着性を上げるためにニッケルやモリブデンなどの密着向上層を、銅めっき膜と絶縁樹脂層の間に設けるという方法が提案されている(例えば、特許文献3参照)。銅めっき膜上に密着向上層を設けることで、ある程度の密着力は向上するものの、銅めっき膜表面の平滑性は変わらないために、その後のウエット工程などで開口部界面において、剥離が発生してしまう。
また、銅めっき膜と絶縁樹脂層との密着性を増すために、絶縁樹脂層表面に(1)アルカリ溶液に浸漬させる方法(例えば、特許文献4参照)や、(2)バイトを用いた方法(例えば、特許文献5参照)などで、15μm〜数十μmオーダーの凹凸を作り、そのアンカー効果により密着性を向上させるという方法が提案されている。しかし、光沢銅めっきでは、銅めっき膜下の絶縁樹脂層表面の凹凸が銅めっき表面に反映するという性質を持っているため。銅めっき表面が0.5μm〜数十μmオーダーの凹凸となってしまい、その光沢性(平滑性)を失ってしまうという問題が発生する(なお、これらの方法では、封止樹脂層ではなく絶縁樹脂層と銅めっき膜との密着性を向上させることを目的としている)。
特許再公表WO2000/077844号公報
特開2002−124321号公報
特開平7-147483号公報
特開2003-27250号公報
特開2006-148062号公報
本発明は、このような従来の実情に鑑みて考案されたものであり、Cu膜からなる配線層と封止樹脂層との密着性を向上させ、両層間での剥離を防止し信頼性の高い半導体装置を提供することを第一の目的とする。
また、本発明は、Cu膜からなる配線層と封止樹脂層との密着性を向上させ、両層間での剥離が防止され信頼性の高い半導体装置を、簡単なプロセスで製造することが可能な、半導体装置の製造方法を提供することを第二の目的とする。
本発明の請求項1に記載の半導体装置は、一面に電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備える半導体装置であって、前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有することを特徴とする。
本発明の請求項2に記載の半導体装置は、請求項1において、前記絶縁樹脂層及び前記配線層を覆い、前記配線層と整合する位置にバンプ用の開口部βを有する封止樹脂層と、前記開口部βを通して前記配線層と電気的に接続されるバンプと、をさらに備え、前記配線層において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に10nm〜300nmの凹凸部を有することを特徴とする。
本発明の請求項3に記載の半導体装置は、請求項1において、前記絶縁樹脂層及び前記配線層を覆い、前記配線層と整合する位置にバンプ用の開口部βを有する封止樹脂層と、前記開口部βを通して前記配線層と電気的に接続されるバンプと、をさらに備え、前記配線層において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に深さ10nm〜300nmの凹部を有することを特徴とする。
本発明の請求項4に記載の半導体装置は、請求項3において、前記配線層において、前記凹部を構成する内面の表面粗さが10nm〜300nmであることを特徴とする。
本発明の請求項5に記載の半導体装置は、請求項1乃至4のいずれかにおいて、前記絶縁樹脂層の表面における平均十点粗さが200nm以下であることを特徴とする。
本発明の請求項6に記載の半導体装置の製造方法は、一面に電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備え、前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有する半導体装置の製造方法であって、前記絶縁樹脂層の表面を、プラズマ処理により粗面化する工程Aと、表面が粗面化された前記絶縁樹脂層上に、前記配線層としてめっき法によりCu膜を形成する工程Bと、を少なくとも順に備えることを特徴とする。
本発明の請求項7に記載の半導体装置の製造方法は、請求項6において、前記工程Aにおいて、前記絶縁樹脂層表面の所定の部位のみ、プラズマ処理により粗面化することを特徴とする。
本発明の請求項8に記載の半導体装置の製造方法は、一面に電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備え、前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸部を有する半導体装置の製造方法であって、前記絶縁樹脂層表面の所定の部位にレーザー処理により凹部を形成する工程と、前記凹部が形成された前記絶縁樹脂層上に、前記配線層としてめっき法によりCu膜を形成する工程と、を少なくとも順に備えることを特徴とする。
本発明の請求項9に記載の半導体装置の製造方法は、一面に電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備え、前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有する半導体装置の製造方法であって、前記絶縁樹脂層表面の所定の部位のみ、レーザー処理により凹部を形成する工程と、前記絶縁樹脂層のうち、前記凹部を構成する内面をプラズマ処理により粗面化する工程と、表面の一部が粗面化された前記絶縁樹脂層上に、前記配線層としてめっき法によりCu膜を形成する工程と、を少なくとも順に備えることを特徴とする。
本発明の請求項10に記載の半導体装置の製造方法は、請求項5乃至9のいずれかにおいて、前記絶縁樹脂層の表面における平均十点粗さが200nm以下となるように、前記プラズマ処理を行うことを特徴とする。
本発明の請求項2に記載の半導体装置は、請求項1において、前記絶縁樹脂層及び前記配線層を覆い、前記配線層と整合する位置にバンプ用の開口部βを有する封止樹脂層と、前記開口部βを通して前記配線層と電気的に接続されるバンプと、をさらに備え、前記配線層において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に10nm〜300nmの凹凸部を有することを特徴とする。
本発明の請求項3に記載の半導体装置は、請求項1において、前記絶縁樹脂層及び前記配線層を覆い、前記配線層と整合する位置にバンプ用の開口部βを有する封止樹脂層と、前記開口部βを通して前記配線層と電気的に接続されるバンプと、をさらに備え、前記配線層において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に深さ10nm〜300nmの凹部を有することを特徴とする。
本発明の請求項4に記載の半導体装置は、請求項3において、前記配線層において、前記凹部を構成する内面の表面粗さが10nm〜300nmであることを特徴とする。
本発明の請求項5に記載の半導体装置は、請求項1乃至4のいずれかにおいて、前記絶縁樹脂層の表面における平均十点粗さが200nm以下であることを特徴とする。
本発明の請求項6に記載の半導体装置の製造方法は、一面に電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備え、前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有する半導体装置の製造方法であって、前記絶縁樹脂層の表面を、プラズマ処理により粗面化する工程Aと、表面が粗面化された前記絶縁樹脂層上に、前記配線層としてめっき法によりCu膜を形成する工程Bと、を少なくとも順に備えることを特徴とする。
本発明の請求項7に記載の半導体装置の製造方法は、請求項6において、前記工程Aにおいて、前記絶縁樹脂層表面の所定の部位のみ、プラズマ処理により粗面化することを特徴とする。
本発明の請求項8に記載の半導体装置の製造方法は、一面に電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備え、前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸部を有する半導体装置の製造方法であって、前記絶縁樹脂層表面の所定の部位にレーザー処理により凹部を形成する工程と、前記凹部が形成された前記絶縁樹脂層上に、前記配線層としてめっき法によりCu膜を形成する工程と、を少なくとも順に備えることを特徴とする。
本発明の請求項9に記載の半導体装置の製造方法は、一面に電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備え、前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有する半導体装置の製造方法であって、前記絶縁樹脂層表面の所定の部位のみ、レーザー処理により凹部を形成する工程と、前記絶縁樹脂層のうち、前記凹部を構成する内面をプラズマ処理により粗面化する工程と、表面の一部が粗面化された前記絶縁樹脂層上に、前記配線層としてめっき法によりCu膜を形成する工程と、を少なくとも順に備えることを特徴とする。
本発明の請求項10に記載の半導体装置の製造方法は、請求項5乃至9のいずれかにおいて、前記絶縁樹脂層の表面における平均十点粗さが200nm以下となるように、前記プラズマ処理を行うことを特徴とする。
本発明では、Cu膜からなる配線層の表面が微細な凹凸形状を有しているので、該凹凸がアンカーとなり、封止樹脂層との密着力が向上する。これにより、配線層と封止樹脂層間の剥離を防止することができる。その結果、本発明では信頼性の高い半導体装置を提供することが可能となる。
また、本発明では、絶縁樹脂層の表面を粗面化し、表面が粗面化された絶縁樹脂層上に、めっき法によりCu膜からなる配線層を形成しているので、該配線層の表面が微細な凹凸形状を有するものとなる。これにより本発明では、配線層とその上に形成される封止樹脂層との密着性を向上させ、両層間での剥離が防止され信頼性の高い半導体装置を、簡単なプロセスで製造することが可能な、半導体装置の製造方法を提供することができる。
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
<第一実施形態>
図1は、本実施形態の半導体装置の一例を模式的に示す図であり、(a)は断面図、(b)は平面図である。
この半導体装置1A(1)は、一面に電極3を配してなる半導体基板2と、前記半導体基板2の一面を覆うように配され、前記電極3と整合する位置に電極3用の開口部αを有する絶縁樹脂層4と、前記絶縁樹脂層4の一部を覆うように配され、前記開口部αを通して前記電極3と電気的に接続される配線層5と、前記絶縁樹脂層4及び前記配線層5を覆い、前記配線層5と整合する位置にはんだバンプ7用の開口部βを有する封止樹脂層6と、前記開口部βを通して前記配線層5と電気的に接続されるはんだバンプ7と、を備える。
図1は、本実施形態の半導体装置の一例を模式的に示す図であり、(a)は断面図、(b)は平面図である。
この半導体装置1A(1)は、一面に電極3を配してなる半導体基板2と、前記半導体基板2の一面を覆うように配され、前記電極3と整合する位置に電極3用の開口部αを有する絶縁樹脂層4と、前記絶縁樹脂層4の一部を覆うように配され、前記開口部αを通して前記電極3と電気的に接続される配線層5と、前記絶縁樹脂層4及び前記配線層5を覆い、前記配線層5と整合する位置にはんだバンプ7用の開口部βを有する封止樹脂層6と、前記開口部βを通して前記配線層5と電気的に接続されるはんだバンプ7と、を備える。
そして本発明の半導体装置1A(1)は、前記配線層5は、Cu膜からなり、該配線層5の表面が10nm〜300nmの凹凸形状10を有することを特徴とする。
本発明では、Cu膜からなる配線層5の表面が微細な凹凸形状10を有しているので、該凹凸がアンカーとなり、封止樹脂層6との密着力が向上する。これにより、本発明の半導体装置1A(1)は、配線層5と封止樹脂層6間の剥離を防止することができ、信頼性の高いものとなる。
本発明では、Cu膜からなる配線層5の表面が微細な凹凸形状10を有しているので、該凹凸がアンカーとなり、封止樹脂層6との密着力が向上する。これにより、本発明の半導体装置1A(1)は、配線層5と封止樹脂層6間の剥離を防止することができ、信頼性の高いものとなる。
半導体基板2は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板2が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やIC、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
電極3は、半導体基板2上に形成された電子部品(図示せず)に電気的に接続される電極である。この電極3は、例えば、アルミニウム、銅、クロム、チタン、金、チタン−タングステン合金等の導電性を有する金属により構成されている。
絶縁樹脂層4は、電極3と整合する位置に形成された開口部αを有する。絶縁樹脂層4は、例えばポリイミド樹脂、エポキシ樹脂、シリコン樹脂等の絶縁樹脂からなり、その厚さは例えば1〜30μmである。
ここで、絶縁樹脂層4の表面における平均十点粗さが200nm以下であることが好ましい。後述するように、絶縁樹脂層4上に配され、Cu膜からなる配線層5の表面形状は、絶縁樹脂層4表面の形状を反映したものとなる。すなわち、絶縁樹脂層4は、その表面に微細な凹凸形状20を有している。そのため、絶縁樹脂層4上に光沢めっきにより形成されたCu膜の表面は半光沢となり、光沢めっきの特徴(平滑性)が半減されてしまう。
そこで、絶縁樹脂層4表面の十点平均粗さを200nm以下とすると、絶縁樹脂層4上に配されるCu膜(配線層5)表面の光沢性をほぼ維持することができるので、表面を粗くしたことによるアンカー効果と光沢めっきの効果の両方を備えることができる。
配線層5は、電極3とはんだバンプ7とを電気的に接続する再配線層5(アンダーパス)である。配線層5の一端部は、開口部αを介して絶縁樹脂層4を貫通し、電極3と電気的に接続されている。配線層5の他端部は、はんだバンプ7と電気的に接続されている。
配線層5は、例えば、銅(Cu)が好適に用いられ、その厚みは2〜40μmが好ましく、さらに好ましくは5〜20μmである。これにより十分な導電性が得られる。配線層5は、例えば、電解銅めっき法等のめっき法により形成することができる。特に、光沢めっきが好ましい。このとき、Cu膜からなる配線層5の表面形状は、下地となる絶縁樹脂層4の表面形状を反映したものとなる。
特に本発明では、Cu膜からなる配線層5の表面が10nm〜300nmの微細な凹凸形状10を有しているので、該凹凸がアンカーとなり、封止樹脂層6との密着力が向上する。これにより、本発明の半導体装置1A(1)は、配線層5と封止樹脂層6間の剥離を防止することができ、信頼性の高いものとなる。
封止樹脂層6は、前記絶縁樹脂層4及び前記配線層5を覆い、前記配線層5と整合する位置にはんだバンプ7用の開口部βを有する。封止樹脂層6は、電子部品、電極3を保護するためのもので、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等により構成され、その厚みは5〜50μm程度である。
このような封止樹脂層6は、例えば、感光性ポリイミド系樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって形成することができる。なお、封止樹脂層6の形成方法は、この方法に限定されるものではない。
このような封止樹脂層6は、例えば、感光性ポリイミド系樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって形成することができる。なお、封止樹脂層6の形成方法は、この方法に限定されるものではない。
はんだバンプ7は、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。はんだバンプ7は、例えば、はんだボール搭載法、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等により形成することができる。
次に、このような半導体装置1A(1)の製造方法について説明する。
図2は、本発明の半導体装置の製造方法(第一実施形態)を工程順に示す模式的断面図である。
本発明の半導体装置の製造方法は、絶縁樹脂層4の表面を、プラズマ処理により粗面化する工程Aと、表面が粗面化された絶縁樹脂層4上に、配線層5としてめっき法によりCu膜を形成する工程Bと、を少なくとも順に備えることを特徴とする。
図2は、本発明の半導体装置の製造方法(第一実施形態)を工程順に示す模式的断面図である。
本発明の半導体装置の製造方法は、絶縁樹脂層4の表面を、プラズマ処理により粗面化する工程Aと、表面が粗面化された絶縁樹脂層4上に、配線層5としてめっき法によりCu膜を形成する工程Bと、を少なくとも順に備えることを特徴とする。
本発明では、絶縁樹脂層4の表面を粗面化し、表面が粗面化された絶縁樹脂層4上に、めっき法によりCu膜からなる配線層5を形成しているので、該配線層5の表面が微細な凹凸形状10を有するものとなる。これにより本発明では、配線層5とその上に形成される封止樹脂層6との密着性を向上させ、両層間での剥離が防止され信頼性の高い半導体装置を、簡単なプロセスで製造することが可能である。
以下、各工程について詳細に説明する。
以下、各工程について詳細に説明する。
(1)初めに、図2(a)に示すように、半導体基板2上に真空蒸着法やスパッタ法等により導電性を有する金属膜を成膜し、この金属膜をパターニングすることにより半導体基板2上の所定位置に電極3を形成する。
また、半導体基板2上に、窒化珪素等からなるパッシベーション膜(図示せず)を形成する。このパッシベーション膜の前記電極3に整合する位置には開口部が形成されており、電極3が露出している。
また、半導体基板2上に、窒化珪素等からなるパッシベーション膜(図示せず)を形成する。このパッシベーション膜の前記電極3に整合する位置には開口部が形成されており、電極3が露出している。
(2)次に、図2(b)に示すように、絶縁樹脂層4を形成する。
スピンコート法、ラミネート法、キャスティング法、ディスペンス法等により、半導体基板2の上面にポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等の絶縁性の液状樹脂を塗布し、その後、塗布樹脂層を露光して硬化させ、絶縁樹脂層4を形成する。なお、絶縁樹脂層4の電極3上には開口部αを形成しておく。
スピンコート法、ラミネート法、キャスティング法、ディスペンス法等により、半導体基板2の上面にポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等の絶縁性の液状樹脂を塗布し、その後、塗布樹脂層を露光して硬化させ、絶縁樹脂層4を形成する。なお、絶縁樹脂層4の電極3上には開口部αを形成しておく。
(3)次に、図2(c)に示すように、絶縁樹脂層4の表面を、プラズマ処理により粗面化する(工程A)。
絶縁樹脂層4の表面に、プラズマ処理を行うことにより、絶縁樹脂層4の表面が粗面化され、凹凸形状20が形成される。
プラズマ処理の条件としては特に限定されるものではないが、絶縁樹脂層4の表面における平均十点粗さが200nm以下となるように前記プラズマ処理を行うことが好ましい。
絶縁樹脂層4の表面に、プラズマ処理を行うことにより、絶縁樹脂層4の表面が粗面化され、凹凸形状20が形成される。
プラズマ処理の条件としては特に限定されるものではないが、絶縁樹脂層4の表面における平均十点粗さが200nm以下となるように前記プラズマ処理を行うことが好ましい。
後工程で絶縁樹脂層4上にめっきにより形成され、Cu膜からなる配線層5の表面形状は、絶縁樹脂層4の表面形状を反映したものとなる。すなわち、絶縁樹脂層4は、その表面に微細な凹凸形状20を有している。そのため、絶縁樹脂層4上に光沢めっきにより形成されるCu膜の表面は半光沢となり、光沢めっきの特徴が半減されてしまう。
そこで、絶縁樹脂層4表面の十点平均粗さが200nm以下となるように前記プラズマ処理を行うことで、後工程で絶縁樹脂層4上に形成されるCu膜(配線層5)表面の光沢性をほぼ維持することができるので、表面を粗くしたことによるアンカー効果と光沢めっきの効果の両方を備えることができる。
また、後工程で絶縁樹脂層4上に形成されるCu膜(配線層5)表面に10nm〜300nmの凹凸形状10が形成されるように絶縁樹脂層4をプラズマ処理する。その結果、該絶縁樹脂層4上に形成される配線層5表面において、10nm〜300nmの凹凸形状10を有するものとなる。
(4)次に、図2(d)に示すように、表面が粗面化された絶縁樹脂層4上に、配線層5としてめっき法によりCu膜を形成する(工程B)。
まず、電極3、絶縁樹脂層4上に、蒸着法、塗付法、化学気相成長法、無電解めっき法などによりシード層(図示せず)を形成する。
シード層は、絶縁樹脂層4および樹脂ポストとの密着性を確保するための密着層となる下層と、配線層5の形成時の給電に使用される給電層となる上層とから構成される。
まず、電極3、絶縁樹脂層4上に、蒸着法、塗付法、化学気相成長法、無電解めっき法などによりシード層(図示せず)を形成する。
シード層は、絶縁樹脂層4および樹脂ポストとの密着性を確保するための密着層となる下層と、配線層5の形成時の給電に使用される給電層となる上層とから構成される。
密着層には、例えば、クロム、チタン、チタン−タングステン合金、ニッケルなどの金属が用いられ、その厚みは10〜3000nmであることが好ましい。
給電層には、銅、クロム、アルミ、チタン、チタン−タングステン合金、金などが用いられ、その厚みは100〜3000nmであることが好ましい。
給電層には、銅、クロム、アルミ、チタン、チタン−タングステン合金、金などが用いられ、その厚みは100〜3000nmであることが好ましい。
さらに、シード層上にレジスト開口部を有するレジストを形成し、レジスト開口部にめっき成長することによって配線層5を形成した後、レジストを除去する。この際、レジストの膜厚は、成長させるめっきからなる配線層5より厚くすることが好ましい。めっき処理の方法としては、電解めっきおよび無電解めっきの両方式を利用することができる。
次いで、シード層上であって、めっきが形成されていない領域をエッチング除去し、絶縁樹脂層4を露出させる。なお、不要な領域のシード層を除去するためには、エッチング液を用いるエッチング法以外に、プラズマを用いる乾式エッチング法も利用できる。
このようにして形成されるCu膜からなる配線層5の表面形状は、下地となる絶縁樹脂層4の表面形状を反映し、10nm〜300nmの微細な凹凸形状10を有するものとなる。
また、このようにして形成される配線層5の厚みは3〜50μmであることが好ましい。
このようにして形成されるCu膜からなる配線層5の表面形状は、下地となる絶縁樹脂層4の表面形状を反映し、10nm〜300nmの微細な凹凸形状10を有するものとなる。
また、このようにして形成される配線層5の厚みは3〜50μmであることが好ましい。
(5)次に、図2(e)に示すように、封止樹脂層6を形成する。
その後、絶縁樹脂層4及び配線層5上に封止樹脂層6を形成する。封止樹脂層6は、例えば感光性ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等の感光性樹脂を、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。
その後、絶縁樹脂層4及び配線層5上に封止樹脂層6を形成する。封止樹脂層6は、例えば感光性ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等の感光性樹脂を、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。
その際、はんだバンプ7を配する位置に配線層5を少なくとも露出するような開口部βを封止樹脂層6に設ける。なお、開口部βの直径は、露光時に用いるフォトマスクの開口径によって調整することができる。封止樹脂層6の厚みは5〜50μm程度である。
(6)次に、図2(f)に示すように、はんだバンプ7を形成する。
次いで、封止樹脂層6の開口部βにより露出された配線層5上に、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によりはんだボールを形成する。その後、リフロー炉を用いてはんだボールを溶融させ、配線層5上に、はんだバンプ7を形成する。
以上のようにして図1に示したような半導体装置1A(1)が得られる。
次いで、封止樹脂層6の開口部βにより露出された配線層5上に、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によりはんだボールを形成する。その後、リフロー炉を用いてはんだボールを溶融させ、配線層5上に、はんだバンプ7を形成する。
以上のようにして図1に示したような半導体装置1A(1)が得られる。
このようにして得られる半導体装置1A(1)では、Cu膜からなる配線層5の表面が微細な凹凸形状10を有しているので、該凹凸がアンカーとなり、封止樹脂層6との密着力が向上する。これにより、本発明の半導体装置1A(1)は、配線層5と封止樹脂層6間の剥離を防止することができ、信頼性の高いものとなる。
<第二実施形態>
以下、本発明の第二実施形態について図面を参照しながら説明する。
以下、本発明の第二実施形態について図面を参照しながら説明する。
図3は、本実施形態の半導体装置1B(1)の一例を模式的に示す図であり、(a)は断面図、(b)は平面図である。
なお、図3および図4において、図1および図2と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
なお、図3および図4において、図1および図2と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置1B(1)は、前記配線層5において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に10nm〜300nmの凹凸部11を有することを特徴とする。
前記配線層5において、前記開口部βから露出した部位よりも外側の周囲のみ、その表面に10nm〜300nmの凹凸部11を有することで、凹凸部11以外の大部分の配線層5表面は光沢を維持することができる。また、開口部β周辺における配線層5と封止樹脂層6との境界部分では、凹凸部11がアンカーとなり、封止樹脂層6との密着力が向上し、配線層5と封止樹脂層6間の剥離を防止することができる。
前記配線層5において、前記開口部βから露出した部位よりも外側の周囲のみ、その表面に10nm〜300nmの凹凸部11を有することで、凹凸部11以外の大部分の配線層5表面は光沢を維持することができる。また、開口部β周辺における配線層5と封止樹脂層6との境界部分では、凹凸部11がアンカーとなり、封止樹脂層6との密着力が向上し、配線層5と封止樹脂層6間の剥離を防止することができる。
次に、このような半導体装置1B(1)の製造方法について説明する。
図4は、本発明の半導体装置の製造方法(第二実施形態)を工程順に示す模式的断面図である。
このような半導体装置の製造方法は、前記工程Aにおいて、前記絶縁樹脂層4表面の所定の部位のみ、プラズマ処理により粗面化することを特徴とする。
図4は、本発明の半導体装置の製造方法(第二実施形態)を工程順に示す模式的断面図である。
このような半導体装置の製造方法は、前記工程Aにおいて、前記絶縁樹脂層4表面の所定の部位のみ、プラズマ処理により粗面化することを特徴とする。
具体的には、図4(c)に示すように、封止樹脂層6が有する開口部βから露出する部位よりも外側の周囲に対応する部位のみ、プラズマ処理を行う。これにより、絶縁樹脂層4の表面の一部が粗面化され、凹凸部21が形成される。
プラズマ処理の条件としては特に限定されるものではないが、後工程でめっきにより絶縁樹脂層4上に形成されるCu膜(配線層5)表面に10nm〜300nmの凹凸部11が形成されるように絶縁樹脂層4をプラズマ処理する。その結果、該絶縁樹脂層4上に形成される配線層5表面において、前記開口部βから露出した部位よりも外側の周囲のみ、その表面に10nm〜300nmの凹凸部11を有するものとなる。
また、絶縁樹脂層4の表面における平均十点粗さが200nm以下となるように前記プラズマ処理を行うことが好ましい。これにより、後工程で絶縁樹脂層4上に形成されるCu膜(配線層5)表面の光沢性をほぼ維持することができるので、表面を粗くしたことによるアンカー効果と光沢めっきの効果の両方を備えることができる。
その後、図4(d)に示すように、表面の一部が粗面化された絶縁樹脂層4上に、配線層5としてめっき法によりCu膜を形成する。形成されるCu膜からなる配線層5の表面形状は、下地となる絶縁樹脂層4表面の形状を反映し、封止樹脂層6が有する開口部βから露出する部位よりも外側の周囲に対応する部位のみ、10nm〜300nmの微細な凹凸部11を有するものとなる。
その後、図4(e)に示すように封止樹脂層6、図4(f)に示すようにはんだバンプ7を形成することで、図3に示したような半導体装置1B(1)が得られる。
その後、図4(e)に示すように封止樹脂層6、図4(f)に示すようにはんだバンプ7を形成することで、図3に示したような半導体装置1B(1)が得られる。
<第三実施形態>
以下、本発明の第三実施形態について図面を参照しながら説明する。
以下、本発明の第三実施形態について図面を参照しながら説明する。
図5は、本実施形態の半導体装置1C(1)の一例を模式的に示す図であり、(a)は断面図、(b)は平面図である。
なお、図5および図6において、図1および図2と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置1C(1)は、前記配線層5において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に深さ10nm〜300nmの凹部12を有することを特徴とする。
なお、図5および図6において、図1および図2と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置1C(1)は、前記配線層5において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に深さ10nm〜300nmの凹部12を有することを特徴とする。
前記凹部12としては、特に限定されるものではないが、例えば穴または溝が挙げられる。
前記配線層5において、前記開口部βから露出した部位よりも外側の周囲のみ、その表面に10nm〜300nmの凹部12を有することで、前記凹部12以外の大部分の配線層5表面は光沢を維持することができる。また、開口部β周辺における配線層5と封止樹脂層6との境界部分では、凹部12がアンカーとなり、封止樹脂層6との密着力が向上し、配線層5と封止樹脂層6間の剥離を防止することができる。
前記配線層5において、前記開口部βから露出した部位よりも外側の周囲のみ、その表面に10nm〜300nmの凹部12を有することで、前記凹部12以外の大部分の配線層5表面は光沢を維持することができる。また、開口部β周辺における配線層5と封止樹脂層6との境界部分では、凹部12がアンカーとなり、封止樹脂層6との密着力が向上し、配線層5と封止樹脂層6間の剥離を防止することができる。
次に、このような半導体装置1C(1)の製造方法について説明する。
図6は、本発明の半導体装置の製造方法を(第三実施形態)工程順に示す模式的断面図である。
このような半導体装置の製造方法は、前記絶縁樹脂層4表面の所定の部位にレーザー処理により凹部22を形成する工程と、前記凹部22が形成された前記絶縁樹脂層4上に、前記配線層5としてめっき法によりCu膜を形成する工程と、を少なくとも順に備えることを特徴とする。
図6は、本発明の半導体装置の製造方法を(第三実施形態)工程順に示す模式的断面図である。
このような半導体装置の製造方法は、前記絶縁樹脂層4表面の所定の部位にレーザー処理により凹部22を形成する工程と、前記凹部22が形成された前記絶縁樹脂層4上に、前記配線層5としてめっき法によりCu膜を形成する工程と、を少なくとも順に備えることを特徴とする。
具体的には、図6(c)に示すように、封止樹脂層6が有する開口部βから露出する部位よりも外側の周囲に対応する部位のみ、レーザー処理を行う。これにより、絶縁樹脂層4の表面の一部に凹部22が形成される。
レーザー処理の条件としては特に限定されるものではないが、後工程でめっきにより絶縁樹脂層4上に形成されるCu膜(配線層5)表面に10nm〜300nmの凹部12が形成されるように絶縁樹脂層4をレーザー処理する。その結果、該絶縁樹脂層4上に形成される配線層5表面において、前記開口部βから露出した部位よりも外側の周囲のみ、その表面に10nm〜300nmの凹部12を有するものとなる。
また、絶縁樹脂層4の表面における平均十点粗さが200nm以下となるように前記レーザー処理を行うことが好ましい。これにより、後工程で絶縁樹脂層4上に形成されるCu膜(配線層5)表面の光沢性をほぼ維持することができるので、表面を粗くしたことによるアンカー効果と光沢めっきの効果の両方を備えることができる。
その後、図6(d)に示すように、表面の一部に凹部22が形成された絶縁樹脂層4上に、配線層5としてめっき法によりCu膜を形成する。形成されるCu膜からなる配線層5の表面形状は、下地となる絶縁樹脂層4表面の形状を反映し、封止樹脂層6が有する開口部βから露出する部位よりも外側の周囲に対応する部位のみ、10nm〜300nmの微細な凹部12を有するものとなる。
その後、図6(e)に示すように封止樹脂層6、図6(f)に示すようにはんだバンプ7を形成することで、図5に示したような半導体装置1C(1)が得られる。
その後、図6(e)に示すように封止樹脂層6、図6(f)に示すようにはんだバンプ7を形成することで、図5に示したような半導体装置1C(1)が得られる。
<第四実施形態>
以下、本発明の第四実施形態について図面を参照しながら説明する。
以下、本発明の第四実施形態について図面を参照しながら説明する。
図7は、本実施形態の半導体装置1D(1)の一例を模式的に示す図であり、(a)は断面図、(b)は平面図である。
なお、図7および図8において、図1および図2と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置1D(1)は、前記配線層5において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に深さ10nm〜300nmの凹部13を有するとともに、該凹部13を構成する内面の表面粗さが10nm〜300nmであることを特徴とする。
なお、図7および図8において、図1および図2と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置1D(1)は、前記配線層5において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に深さ10nm〜300nmの凹部13を有するとともに、該凹部13を構成する内面の表面粗さが10nm〜300nmであることを特徴とする。
前記凹部13としては、特に限定されるものではないが、例えば穴または溝が挙げられる。
前記配線層5において、前記開口部βから露出した部位よりも外側の周囲のみ、その表面に10nm〜300nmの凹部13を有し、さらに該凹部13を構成する内面の表面粗さが10nm〜300nmとすることで、前記凹部13及び凹凸部14以外の大部分の配線層5表面は光沢を維持することができる。また、開口部β周辺における配線層5と封止樹脂層6との境界部分では、凹部13及び凹凸部14がアンカーとなり、封止樹脂層6との密着力が向上し、配線層5と封止樹脂層6間の剥離を防止することができる。
前記配線層5において、前記開口部βから露出した部位よりも外側の周囲のみ、その表面に10nm〜300nmの凹部13を有し、さらに該凹部13を構成する内面の表面粗さが10nm〜300nmとすることで、前記凹部13及び凹凸部14以外の大部分の配線層5表面は光沢を維持することができる。また、開口部β周辺における配線層5と封止樹脂層6との境界部分では、凹部13及び凹凸部14がアンカーとなり、封止樹脂層6との密着力が向上し、配線層5と封止樹脂層6間の剥離を防止することができる。
次に、このような半導体装置1D(1)の製造方法について説明する。
図8は、本発明の半導体装置の製造方法(第四実施形態)を工程順に示す模式的断面図である。
このような半導体装置1D(1)の製造方法は、前記絶縁樹脂層4表面の所定の部位のみ、レーザー処理により凹部23を形成する工程と、前記絶縁樹脂層4のうち、前記凹部23を構成する内面をプラズマ処理により粗面化する工程と、表面の一部が粗面化された前記絶縁樹脂層4上に、前記配線層5としてめっき法によりCu膜を形成する工程と、を少なくとも順に備えることを特徴とする。
図8は、本発明の半導体装置の製造方法(第四実施形態)を工程順に示す模式的断面図である。
このような半導体装置1D(1)の製造方法は、前記絶縁樹脂層4表面の所定の部位のみ、レーザー処理により凹部23を形成する工程と、前記絶縁樹脂層4のうち、前記凹部23を構成する内面をプラズマ処理により粗面化する工程と、表面の一部が粗面化された前記絶縁樹脂層4上に、前記配線層5としてめっき法によりCu膜を形成する工程と、を少なくとも順に備えることを特徴とする。
具体的には、図8(c)に示すように、封止樹脂層6が有する開口部βから露出する部位よりも外側の周囲に対応する部位のみ、レーザー処理を行う。これにより、絶縁樹脂層4の表面の一部に凹部23が形成される。
レーザー処理の条件としては特に限定されるものではないが、後工程で絶縁樹脂層4上に形成されるCu膜(配線層5)表面が10nm〜300nmの凹部13を形成するように絶縁樹脂層4をレーザー処理する。その結果、該絶縁樹脂層4上に形成される配線層5表面において、前記開口部βから露出した部位よりも外側の周囲のみ、その表面に10nm〜300nmの凹部13を有するものとなる。
さらに、図8(d)に示すように、凹部23を構成する内面にプラズマ処理を行う。これにより、凹部23を構成する内面が粗面化される。
プラズマ処理の条件としては特に限定されるものではないが、後工程で絶縁樹脂層4の前記内面上に形成されるCu膜(配線層5)の表面形状が10nm〜300nmとなるように内面をプラズマ処理する。その結果、該内面上に形成される配線層5の表面粗さが10nm〜300nmとなる。
プラズマ処理の条件としては特に限定されるものではないが、後工程で絶縁樹脂層4の前記内面上に形成されるCu膜(配線層5)の表面形状が10nm〜300nmとなるように内面をプラズマ処理する。その結果、該内面上に形成される配線層5の表面粗さが10nm〜300nmとなる。
その後、図8(e)に示すように、表面の一部が粗面化された絶縁樹脂層4上に、配線層5としてめっき法によりCu膜を形成する。形成されるCu膜からなる配線層5の表面形状は、下地となる絶縁樹脂層4表面の形状を反映し、封止樹脂層6が有する開口部βから露出する部位よりも外側の周囲のみ、その表面に10nm〜300nmの凹部13を有し、さらに該凹部13を構成する内面にの表面粗さが10nm〜300nmとなる。
その後、図8(f)に示すように封止樹脂層6、図4(g)に示すようにはんだバンプ7を形成することで、図7に示したような半導体装置1D(1)が得られる。
その後、図8(f)に示すように封止樹脂層6、図4(g)に示すようにはんだバンプ7を形成することで、図7に示したような半導体装置1D(1)が得られる。
前記の第一実施形態ないし第四実施形態で説明したような方法で製造された半導体装置について、85℃、RH85%の条件下での吸湿リフロー試験および130℃85%の条件下でのPCT試験をそれぞれ行った。
その結果、いずれの半導体装置についても、配線層と封止樹脂層界面で、剥離は観察されなかった。
その結果、いずれの半導体装置についても、配線層と封止樹脂層界面で、剥離は観察されなかった。
以上、本発明の半導体装置及びその製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
本発明は、半導体装置及びその製造方法について広く適用可能である。
1(1A,1B,1C,1D) 半導体装置、2 半導体基板、3 電極、4 絶縁樹脂層、5 配線層、6 封止樹脂層、7 はんだバンプ、10 凹凸形状、11 凹凸部、12,13 凹部、20 凹凸形状、21 凹凸部、22,23 凹部。
Claims (10)
- 一面に電極を配してなる半導体基板と、
前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、
前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備える半導体装置であって、
前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有することを特徴とする半導体装置。 - 前記絶縁樹脂層及び前記配線層を覆い、前記配線層と整合する位置にバンプ用の開口部βを有する封止樹脂層と、
前記開口部βを通して前記配線層と電気的に接続されるバンプと、をさらに備え、
前記配線層において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に10nm〜300nmの凹凸部を有することを特徴とする請求項1に記載の半導体装置。 - 前記絶縁樹脂層及び前記配線層を覆い、前記配線層と整合する位置にバンプ用の開口部βを有する封止樹脂層と、
前記開口部βを通して前記配線層と電気的に接続されるバンプと、をさらに備え、
前記配線層において、前記開口部βから露出した部位よりも外側の周囲にのみ、その表面に深さ10nm〜300nmの凹部を有することを特徴とする請求項1に記載の半導体装置。 - 前記配線層において、前記凹部を構成する内面の表面粗さが10nm〜300nmであることを特徴とする請求項3に記載の半導体装置。
- 前記絶縁樹脂層の表面における平均十点粗さが200nm以下であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
- 一面に電極を配してなる半導体基板と、
前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、
前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備え、
前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有する半導体装置の製造方法であって、
前記絶縁樹脂層の表面を、プラズマ処理により粗面化する工程Aと、
表面が粗面化された前記絶縁樹脂層上に、前記配線層としてめっき法によりCu膜を形成する工程Bと、を少なくとも順に備えることを特徴とする半導体装置の製造方法。 - 前記工程Aにおいて、前記絶縁樹脂層表面の所定の部位のみ、プラズマ処理により粗面化することを特徴とする請求項6に記載の半導体装置の製造方法。
- 一面に電極を配してなる半導体基板と、
前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、
前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備え、
前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸部を有する半導体装置の製造方法であって、
前記絶縁樹脂層表面の所定の部位にレーザー処理により凹部を形成する工程と、
前記凹部が形成された前記絶縁樹脂層上に、前記配線層としてめっき法によりCu膜を形成する工程と、を少なくとも順に備えることを特徴とする半導体装置の製造方法。 - 一面に電極を配してなる半導体基板と、
前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、
前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される配線層と、を少なくとも備え、
前記配線層は、Cu膜からなり、該配線層の表面が10nm〜300nmの凹凸形状を有する半導体装置の製造方法であって、
前記絶縁樹脂層表面の所定の部位のみ、レーザー処理により凹部を形成する工程と、
前記絶縁樹脂層のうち、前記凹部を構成する内面をプラズマ処理により粗面化する工程と、
表面の一部が粗面化された前記絶縁樹脂層上に、前記配線層としてめっき法によりCu膜を形成する工程と、を少なくとも順に備えることを特徴とする半導体装置の製造方法。 - 前記絶縁樹脂層の表面における平均十点粗さが200nm以下となるように、前記プラズマ処理を行うことを特徴とする請求項5乃至9のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008016372A JP2009177072A (ja) | 2008-01-28 | 2008-01-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008016372A JP2009177072A (ja) | 2008-01-28 | 2008-01-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009177072A true JP2009177072A (ja) | 2009-08-06 |
Family
ID=41031841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008016372A Withdrawn JP2009177072A (ja) | 2008-01-28 | 2008-01-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009177072A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011052744A1 (ja) * | 2009-10-30 | 2011-05-05 | 三洋電機株式会社 | 素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 |
JP2011103461A (ja) * | 2009-10-29 | 2011-05-26 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体ダイのコンタクト構造および方法 |
JP2011134942A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
CN103579170A (zh) * | 2012-07-24 | 2014-02-12 | 英飞凌科技股份有限公司 | 电介质层中粘附结构的产生以及结合粘附结构的器件 |
US9596767B2 (en) | 2014-06-24 | 2017-03-14 | Fujitsu Limited | Electronic component, method of manufacturing electronic component, and electronic device |
US20180012834A1 (en) * | 2016-07-06 | 2018-01-11 | Intel Corporation | Coupling structures for signal communication and method of making same |
CN107622951A (zh) * | 2016-07-14 | 2018-01-23 | 住友电木株式会社 | 半导体装置的制造方法 |
KR20210113098A (ko) * | 2020-03-06 | 2021-09-15 | 주식회사 네패스 | 반도체 패키지 및 그 제조방법 |
WO2021241447A1 (ja) * | 2020-05-26 | 2021-12-02 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
-
2008
- 2008-01-28 JP JP2008016372A patent/JP2009177072A/ja not_active Withdrawn
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011103461A (ja) * | 2009-10-29 | 2011-05-26 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体ダイのコンタクト構造および方法 |
CN102598250A (zh) * | 2009-10-30 | 2012-07-18 | 三洋电机株式会社 | 元件搭载用基板及其制造方法、半导体组件以及便携设备 |
WO2011052744A1 (ja) * | 2009-10-30 | 2011-05-05 | 三洋電機株式会社 | 素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 |
US9893029B2 (en) | 2009-12-25 | 2018-02-13 | Socionext Inc. | Semiconductor device and method for manufacturing the same |
JP2011134942A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
US8952538B2 (en) | 2009-12-25 | 2015-02-10 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
US11004817B2 (en) | 2009-12-25 | 2021-05-11 | Socionext Inc. | Semiconductor device and method for manufacturing the same |
CN103579170A (zh) * | 2012-07-24 | 2014-02-12 | 英飞凌科技股份有限公司 | 电介质层中粘附结构的产生以及结合粘附结构的器件 |
US10217644B2 (en) | 2012-07-24 | 2019-02-26 | Infineon Technologies Ag | Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures |
US9596767B2 (en) | 2014-06-24 | 2017-03-14 | Fujitsu Limited | Electronic component, method of manufacturing electronic component, and electronic device |
US9947619B2 (en) * | 2016-07-06 | 2018-04-17 | Intel Corporation | Coupling structures for signal communication and method of making same |
US20180012834A1 (en) * | 2016-07-06 | 2018-01-11 | Intel Corporation | Coupling structures for signal communication and method of making same |
JP2018019071A (ja) * | 2016-07-14 | 2018-02-01 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
KR20180008308A (ko) * | 2016-07-14 | 2018-01-24 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체 장치의 제조 방법 |
CN107622951A (zh) * | 2016-07-14 | 2018-01-23 | 住友电木株式会社 | 半导体装置的制造方法 |
KR102377281B1 (ko) * | 2016-07-14 | 2022-03-23 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체 장치의 제조 방법 |
KR20210113098A (ko) * | 2020-03-06 | 2021-09-15 | 주식회사 네패스 | 반도체 패키지 및 그 제조방법 |
KR102549383B1 (ko) * | 2020-03-06 | 2023-06-29 | 주식회사 네패스 | 반도체 패키지 및 그 제조방법 |
WO2021241447A1 (ja) * | 2020-05-26 | 2021-12-02 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009177072A (ja) | 半導体装置及びその製造方法 | |
JP5102726B2 (ja) | 半導体装置の製造方法 | |
US8183147B2 (en) | Method of fabricating a conductive post on an electrode | |
KR100714818B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5291485B2 (ja) | 半導体装置の製造方法 | |
JP2004349593A (ja) | 半導体装置及びその製造方法 | |
JP2012054359A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010103467A (ja) | 半導体パッケージ及びその製造方法 | |
KR20200068958A (ko) | 배선 구조체 및 이의 형성 방법 | |
JPH11354560A (ja) | 半導体装置の製造方法 | |
JP2006210406A (ja) | 配線とそれを備えた半導体装置 | |
JP2011142291A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP4506767B2 (ja) | 半導体装置の製造方法 | |
JP2010016224A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4264823B2 (ja) | 半導体装置の製造方法 | |
US7384873B2 (en) | Manufacturing process of semiconductor device | |
JP2006303036A (ja) | 半導体装置 | |
JP2008244383A (ja) | 半導体装置およびその製造方法 | |
JP6137454B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20070006110A (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
JP2011071175A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008235539A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007258354A (ja) | 半導体装置の製造方法 | |
JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2004172163A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101125 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120208 |