JP2006210406A - 配線とそれを備えた半導体装置 - Google Patents

配線とそれを備えた半導体装置 Download PDF

Info

Publication number
JP2006210406A
JP2006210406A JP2005016957A JP2005016957A JP2006210406A JP 2006210406 A JP2006210406 A JP 2006210406A JP 2005016957 A JP2005016957 A JP 2005016957A JP 2005016957 A JP2005016957 A JP 2005016957A JP 2006210406 A JP2006210406 A JP 2006210406A
Authority
JP
Japan
Prior art keywords
layer
wiring
resin layer
rewiring
wlcsp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005016957A
Other languages
English (en)
Inventor
Toshiaki Inoue
俊明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2005016957A priority Critical patent/JP2006210406A/ja
Publication of JP2006210406A publication Critical patent/JP2006210406A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 配線と封止樹脂層との接触面積を増加させることにより、配線と封止樹脂層との間の密着性を向上させることができ、その結果、配線の絶縁性の低下を防止することができる配線とそれを備えた半導体装置を提供する。
【解決手段】 本発明の再配線層は、断面形状が正テーパ状(台形状)の銅メッキ層からなる再配線層11であり、その両側面11a、11bは、底面11cに対して角度θの傾斜面とされ、この底面11cの幅は上面11dの幅より幅広とされていることを特徴とする。
【選択図】 図1

Description

本発明は、配線とそれを備えた半導体装置に関し、特に詳しくは、上面を覆っている樹脂との密着性に優れ、したがって、配線の絶縁性を十分確保することが可能で、短絡等の不具合が生じる虞が無く、よって、デバイスとしての信頼性が高まる技術に関するものである。
従来の半導体パッケージでは、例えば、一主面に集積回路が形成されたシリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ(Dual Inline Package)やクァド・フラット・パッケージ(Quad Flat Package)では、樹脂パッケージの側面部や周辺部に、外方に突出する金属リードを配置した周辺端子配置型が主流であった。
これに対し、近年急速に普及している半導体パッケージとして、金属リードが突出しないチップ・サイズ/スケール・パッケージ(CSP:Chip Size/Scale Package)が提案され、実用に供されている。
このCSPは、いわゆるボールグリッドアレイ(BGA)技術を採用することで、パッケージの平坦な表面に複数個の電極をロの字状あるいは格子状に配置した構造(BGA構造)のリードレス半導体パッケージであり、電極端子数が同じでもパッケージの占有面積を狭くすることができ、したがって、従来のデュアル・インライン・パッケージ等より狭い面積で電子回路基板に高密度実装することを可能としたものである。
ボールグリッドアレイ(BGA)タイプの半導体パッケージでは、パッケージの占有面積が半導体チップの占有面積にほぼ等しい、いわゆるCSP構造と称される構造が上述したBGA構造と共に開発され、電子機器の小型・軽量化に大きく貢献している。
このCSP構造は、複数の集積回路が一主面に形成されたシリコンウエハを、ダイシングソー等により切断して個々のシリコンチップとし、これらのシリコンチップに個別にパッケージを施したものである。
これに対し、一般的に「ウエハレベル(WL)CSP」と称される半導体パッケージがある(例えば、特許文献1、2参照)。
図12は、従来のWLCSPの一例を示す断面図であり、図において、1はシリコン基板、2はポリイミド等からなる絶縁樹脂層、3は銅メッキ層からなる再配線層、4はエポキシ樹脂等からなる封止樹脂層である。この再配線層3上には、はんだバンプ(図示略)が形成されている。
このWLCSPは、シリコンウエハ上に絶縁樹脂層2、導電体層を順次形成し、この導電体層をパターニングして所定の回路パターンの再配線層3とした後、この再配線層3を含む絶縁樹脂層2上に封止樹脂層4を形成し、その後の最終工程にて、このシリコンウエハを所定のチップ寸法に切断することにより、シリコン基板1上に絶縁樹脂層2、再配線層3、封止樹脂層4が順次形成されたパッケージ構造のシリコンチップを得ることができる。
このWLCSPでは、最終工程にてシリコンウエハをダイシングすることによりシリコンチップを得ることから、ダイシングされたシリコンチップそのものの大きさが、パッケージが施された半導体チップの大きさと一致することとなる。したがって、実装基板に対して最小占有面積を有する半導体チップを得ることができる。
このWLCSPの製造方法の特徴は、パッケージを構成する材料を全てシリコンウエハ上にて加工する点にある。すなわち、絶縁層、再配線層、封止樹脂層、はんだバンプ等は、全てシリコンウエハをハンドリングすることで形成される。
このWLCSPの製造方法では、再配線層を形成する方法として、セミアディティブ法、サブトラクティブ法という2つの方法が主として用いられている。なお、アディティブ法という方法もあるが、少なくともWLCSPの製造方法としては、一般的な方法ではない。
セミアディティブ法は、まず、ウエハ全面に薄い導電層を形成し、この導電層上にレジスト層を形成し、このレジスト層をパターニングすることにより、このレジスト層の配線に対応する領域を開口させる。次いで、このレジスト層の全面に電解メッキ法または無電解メッキ法により厚みのある導電層を形成し、その後レジスト層を除去し、さらに、薄い導電層のうち配線でない領域(薄い導電層のみの領域)をエッチングにより除去し、所定のパターンからなる配線を得る方法である。
また、サブトラクティブ法は、まず、ウエハ全面に厚い導電層を形成し、この導電層上にレジスト層を形成し、このレジスト層をパターニングすることにより、このレジスト層の配線を形成しない領域を開口させる。次いで、このレジスト層をマスクとして配線を形成しない領域の導電層をエッチングにより除去し、その後レジスト層を剥離し、所定のパターンからなる配線を得る方法である。
このセミアディティブ法は、微細な配線パターンを形成することができるという特徴があり、一方、サブトラクティブ法は、製造プロセスがセミアディティブ法に比べて簡単であることから、製造コストの点で優れているという特徴がある。
特開2003−124244号公報 国際公開第00/77843号パンフレット
ところで、上述した従来のWLCSPでは、再配線層3を含む絶縁樹脂層2上に封止樹脂層4を形成したものであるから、再配線層3と封止樹脂層4との密着性が弱く、封止樹脂層4が再配線層3から剥離してしまう虞があった。
通常、封止樹脂層4には引張りの内部応力が生じており、特に、再配線層3の側面には大きな引張り応力が生じている。そこで、再配線層3と封止樹脂層4との密着性が弱かった場合、再配線層3の側面と封止樹脂層4の界面との間で剥離が生じ、その後、温度の変化や封止樹脂層4の吸湿等により、剥離が進行していくこととなる。
また、この封止樹脂層4は再配線層3を絶縁する機能を有しているために、封止樹脂層4が剥離すると、再配線層3の絶縁性が低下してしまい、場合によっては誤動作等の不具合が生じる虞があるという問題点があった。
特に、剥離した封止樹脂層4と再配線層3との間の隙間に外部から水分が浸入し、再配線層3中の銅原子がマイグレーションを生じた様な場合、絶縁性は完全に失われてしまうことになる。
さらに、この剥離がきっかけとなって、封止樹脂層4と絶縁樹脂層2との界面に沿って剥離が進行し易くなり、その結果、隣り合う再配線層3同士が短絡し、ショート不良を引き起こす虞がある。
この様な封止樹脂層4と再配線層3との剥離は、WLCSPの再配線層あるいは高密度実装基板の配線等、配線相互間の間隔が狭い様な場合においては、特に大きな問題点になっている。
本発明は、上記の事情に鑑みてなされたものであって、配線と封止樹脂層との接触面積を増加させることにより、配線と封止樹脂層との間の密着性を向上させることができ、その結果、配線の絶縁性の低下を防止することができる配線とそれを備えた半導体装置を提供することを目的とする。
上記課題を解決するために、本発明は次の様な配線とそれを備えた半導体装置を提供した。
すなわち、本発明の請求項1記載の配線は、基材上に形成された導電体箔または導電体薄膜をパターニングしてなる配線であって、この配線を覆うように樹脂層が形成され、この配線の厚み方向の断面積は、その厚み方向に沿って変化させてなることを特徴とする。
本発明の請求項2記載の配線は、請求項1記載の配線において、前記配線の両側面は、少なくともその一部が、前記配線の底面に対して傾斜面とされていることを特徴とする。
本発明の請求項3記載の配線は、請求項1記載の配線において、前記配線の両側面は、その厚み方向に沿って段差が形成されていることを特徴とする。
本発明の請求項4記載の半導体装置は、請求項1、2または3記載の配線を備えてなることを特徴とする。
本発明の配線によれば、基材上に形成された配線を覆うように樹脂層を形成し、この配線の厚み方向の断面積を、その厚み方向に沿って変化させたので、この配線の側面の表面積を増加させることができ、配線と樹脂層との接触面積を増加させることができる。
また、この配線の厚み方向の断面形状を厚み方向に沿って変化させることにより、配線とそれを覆う樹脂層との接合界面に働く応力の方向(接合界面の法線方向)と、樹脂層の引張応力が働く方向とを一致しないようにすることができる。
したがって、配線と樹脂層との間の密着性を向上させることができ、外部から応力が加わった場合においても、配線と樹脂層とを剥離し難くすることができ、その結果、配線の絶縁性の低下を防止することができる。
本発明の配線とそれを備えた半導体装置の各実施形態について説明する。
ここでは、半導体装置としてウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)を例にとり説明する。
なお、これらの実施形態は、本発明の趣旨をより理解し易いように具体的に説明したものであり、本発明は、これらの実施形態に限定されない。
[第1の実施形態]
図1は、本発明の第1の実施形態のウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)を示す断面図であり、図1中、図12と同一の構成要素については、同一の符号を付し、説明を省略する。
図において、11は断面形状が正テーパ状(台形状)の銅メッキ層からなる再配線層(配線)であり、この再配線層11の両側面11a、11bは、底面11cに対して30°〜80°の範囲の角度θの傾斜面とされ、この底面11cの幅(Wc)は上面11dの幅(Wd)より幅広(Wd<Wc)とされている。
このWLCSPでは、再配線層11の両側面11a、11bを底面11cに対して角度(θ)の傾斜面としたことにより、両側面11a、11bの表面積が増加し、したがって、再配線層11と封止樹脂層4との接触面積が増加することとなる。
また、両側面11a、11bを傾斜面としたことにより、再配線層11とそれを覆う封止樹脂層4との接合界面に働く応力の方向(接合界面の法線方向)と、封止樹脂層4の引張応力が働く方向とは、一致しなくなる。
これにより、再配線層11と封止樹脂層4との間の密着性が向上し、外部から応力が加わった場合においても再配線層11と封止樹脂層4とは剥離し難くなる。その結果、再配線層11の絶縁性が低下する虞がなくなる。
次に、このWLCSPの製造方法について説明する。
このWLCSPは、サブトラクティブ法により作製することができる。
まず、図2(a)に示すように、スピンコート法等によりシリコンウエハ12の上面全面に、ポリイミド等からなる絶縁樹脂層13を形成し、次いで、この絶縁樹脂層13の上面全面に電解メッキ法または無電解メッキ法により銅等の金属からなる導電体層14を形成し、この導電体層14上にレジスト膜15を形成し、このレジスト膜15の再配線層11を形成しない領域に開口15aを形成し、この開口15a内の導電体層14を所定の厚みまでエッチングにより除去する。
これにより、絶縁樹脂層13上には、一部の導電体層14aが残ることとなる。
次いで、図2(b)に示すように、レジスト膜15を剥離し、導電体層14aを所定の厚みまでエッチングする。このエッチングにより、導電体層14aは断面台形状にエッチングされる。したがって、絶縁樹脂層13上には、両側面11a、11bが底面11cに対して角度θの傾斜面とされた所定の回路パターンの再配線層11が形成される。
次いで、この再配線層11を含む絶縁樹脂層13上に封止樹脂層4を形成し、その後の最終工程にて、シリコンウエハ12を所定のチップ寸法に切断することにより、図1に示すシリコン基板1上に絶縁樹脂層2、再配線層11、封止樹脂層4が順次形成されたチップサイズのWLCSPを得ることができる。
本実施形態のWLCSPによれば、絶縁樹脂層2上に、両側面11a、11bを底面11cに対して角度θの傾斜面とした断面が正テーパ状の再配線層11を形成したので、再配線層11の両側面11a、11bの表面積を増加させることができ、再配線層11と封止樹脂層4との接触面積を増加させることができる。
また、再配線層11とそれを覆う封止樹脂層4との接合界面に働く応力の方向(接合界面の法線方向)と、封止樹脂層4の引張応力が働く方向とを一致しないようにすることができる。
したがって、再配線層11と封止樹脂層4との間の密着性を向上させることができ、外部から応力が加わった場合においても、再配線層11と封止樹脂層4とを剥離し難くすることができ、その結果、再配線層11の絶縁性の低下を防止することができる。
本実施形態のWLCSPの製造方法によれば、導電体層14上にレジスト膜15を形成し、このレジスト膜15の再配線層11を形成しない領域に開口15aを形成し、この開口15a内の導電体層14を所定の厚みまでエッチングにより除去し、その後、レジスト膜15を剥離し、導電体層14aを所定の厚みまでエッチングするので、断面正テーパ状の再配線層11を容易に形成することができ、したがって、この再配線層11と封止樹脂層4との間の密着性に優れたWLCSPを容易に作製することができる。
また、断面が正テーパ状の再配線層11上に封止樹脂層4を形成するので、再配線層11による凹凸が小さなものとなり、封止樹脂形成時に空隙(気泡)が生じるのを防止することができる。したがって、空隙(気泡)の無い封止樹脂層4を容易に形成することができる。
[第2の実施形態]
図3は、本発明の第2の実施形態のウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)を示す断面図であり、図3中、図12と同一の構成要素については、同一の符号を付し、説明を省略する。
図において、21は断面形状が逆テーパ状(逆台形状)の銅メッキ層からなる再配線層(配線)であり、この再配線層21の両側面21a、21bは、底面21cに対して100°〜150°の範囲の角度θの傾斜面とされている。そして、上面21dの幅(Wd)は底面21cの幅(Wc)より幅広(Wc<Wd)とされている。
このWLCSPでは、再配線層21の両側面21a、21bを底面21cに対して角度(θ)の傾斜面としたことにより、両側面21a、21bの表面積が増加し、したがって、再配線層21と封止樹脂層4との接触面積が増加することとなる。
また、両側面21a、21bを傾斜面としたことにより、再配線層21とそれを覆う封止樹脂層4との接合界面に働く応力の方向(接合界面の法線方向)と、封止樹脂層4の引張応力が働く方向とは、一致しなくなる。
これにより、再配線層21と封止樹脂層4との間の密着性が向上し、外部から応力が加わった場合においても再配線層21と封止樹脂層4とは剥離し難くなる。その結果、再配線層21の絶縁性が低下する虞がなくなる。
次に、このWLCSPの製造方法について説明する。
このWLCSPは、セミアディティブ法により作製することができる。
まず、図4(a)に示すように、スピンコート法等によりシリコンウエハ12の上面全面に、ポリイミド等からなる絶縁樹脂層13を形成し、次いで、この絶縁樹脂層13の上面全面にスパッタ法またはCVD法により銅等の金属からなる薄厚の導電体層22を形成し、この薄厚の導電体層22上にレジスト膜23を形成し、このレジスト膜23の再配線層21を形成する領域に断面逆テーパ状の開口23aを形成する。
この開口23aは、レジスト膜23をパターニングする際に、露光条件および現像条件を適切に設定することにより、レジスト開口部の形状を断面逆テーパ状とすることができる。また、両側面の傾きも、露光条件および現像条件を適切に設定することにより制御することができる。
このレジスト膜23の開口23a内に、電解メッキ法または無電解メッキ法により銅等の金属からなる導電体層24を形成する。
これにより、断面逆テーパ状の開口23aと相補形状の再配線層21が形成されることとなる。
次いで、図4(b)に示すように、レジスト膜23を剥離し、薄厚の導電体層22をエッチングにより除去する。
このエッチングにより、再配線層21の下部以外の領域の薄厚の導電体層22が除去され、絶縁樹脂層13上には、薄厚の導電体層22aを下地層とする所定の回路パターンの再配線層21が形成される。
次いで、この再配線層21を含む絶縁樹脂層13上に封止樹脂層4を形成し、その後の最終工程にて、シリコンウエハ12を所定のチップ寸法に切断することにより、図3に示すシリコン基板1上に絶縁樹脂層2、再配線層21(下地層22aは略)、封止樹脂層4が順次形成されたチップサイズのWLCSPを得ることができる。
本実施形態のWLCSPによれば、絶縁樹脂層2上に、両側面21a、21bを底面21cに対して角度θの傾斜面とした断面が逆テーパ状の再配線層21を形成したので、再配線層21の両側面21a、21bの表面積を増加させることができ、再配線層21と封止樹脂層4との接触面積を増加させることができる。
また、この再配線層21の側面21a、21bに剥離が生じた場合においても、この剥離は逆テーパ状の再配線層21の上方に進行し易く、下方へは進行し難くなるので、絶縁樹脂層2と封止樹脂層4との界面に働く応力の方向(接合界面の法線方向)と、封止樹脂層4の引張応力が働く方向とを一致しないようにすることができる。
また、上記の剥離は、再配線層21上まで到達した場合、この再配線層21の上側のエッジ部で停止するので、剥離の進行を妨げることができる。
さらに、封止樹脂層4と再配線層21とが完全に剥離した場合であっても、封止樹脂層4は再配線層21に嵌り込んでいるので、浮き上がってしまう虞もない。
以上により、封止樹脂層4と再配線層21との間には、これらを引き離そうとする力が生じることがないので、封止樹脂層4と再配線層21との界面では、剥離が進行する虞は非常に小さなものとなる。
したがって、再配線層21と封止樹脂層4との間の密着性を向上させることができ、外部から応力が加わった場合においても、再配線層21と封止樹脂層4とを剥離し難くすることができ、その結果、再配線層21の絶縁性の低下を防止することができる。
本実施形態のWLCSPの製造方法によれば、シリコンウエハ12上に絶縁樹脂層13、薄厚の導電体層22を順次形成し、この薄厚の導電体層22上に再配線層21を形成する領域に断面逆テーパ状の開口23aが形成されたレジスト膜23を形成し、このレジスト膜23の開口23a内に導電体層24を形成するので、断面逆テーパ状の再配線層21を容易に形成することができ、したがって、この再配線層21と封止樹脂層4との間の密着性に優れたWLCSPを容易に作製することができる。
また、断面が逆テーパ状の再配線層21上に封止樹脂層4を形成するので、この再配線層21と封止樹脂層4との間の密着性をさらに高めることができる。
[第3の実施形態]
図5は、本発明の第3の実施形態のウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)を示す断面図であり、図5中、図12と同一の構成要素については、同一の符号を付し、説明を省略する。
図において、31は銅メッキ層からなる再配線層(配線)であり、この再配線層31は、その中央部より上方の両側面31a、31bが底面31eに対して垂直な面とされ、中央部より下方の両側面31c、31dが底面31eに対して100°〜150°の範囲の角度θの傾斜面とされている。
したがって、この再配線層31は、その中央部より上方が断面矩形状、その中央部より下方が逆テーパ状(逆台形状)とされている。そして、上面31fの幅(Wd)は底面31eの幅(Wc)より幅広(Wc<Wd)とされている。
このWLCSPでは、再配線層31の中央部より下方の両側面31c、31dを底面31eに対して傾斜面としたことにより、両側面31c、31dの表面積が増加し、したがって、再配線層31と封止樹脂層4との接触面積が増加することとなる。
また、中央部より下方の両側面31c、31dを傾斜面としたことにより、再配線層31とそれを覆う封止樹脂層4との接合界面に働く応力の方向(接合界面の法線方向)と、封止樹脂層4の引張応力が働く方向とは、一致しなくなる。
これにより、再配線層31の両側面31c、31dと封止樹脂層4との間の密着性が向上し、外部から応力が加わった場合においても再配線層31と封止樹脂層4とは剥離し難くなる。その結果、再配線層31の絶縁性が低下する虞がなくなる。
次に、このWLCSPの製造方法について説明する。
このWLCSPは、セミアディティブ法と従来のメッキ法を組み合わせることにより作製することができる。
まず、図6(a)に示すように、上記の第2の実施形態のWLCSPの製造方法と同様にして、シリコンウエハ12の上面に、絶縁樹脂層13、薄厚の導電体層22を順次形成し、この薄厚の導電体層22上にレジスト膜32を形成し、このレジスト膜32に、再配線層31の中央部より下方の形状と相補形状の断面逆テーパ状の開口32aを形成し、この開口32a内に電解メッキ法または無電解メッキ法により銅等の金属からなる導電体層33を形成する。
次いで、この導電体層33を含むレジスト膜32上に、さらにレジスト膜34を形成し、このレジスト膜34に、再配線層31の中央部より上方の形状と相補形状の断面矩形状の開口34aを形成し、この開口34a内に電解メッキ法または無電解メッキ法により銅等の金属からなる導電体層35を形成する。
これら導電体層33、35は、開口32a、34aと相補形状の再配線層31となる。
次いで、図6(b)に示すように、レジスト膜32、34を剥離し、再配線層31上に、この再配線層31を除く領域に開口36aが形成されたマスク36を載置し、薄厚の導電体層22をエッチングにより除去する。
このエッチングにより、再配線層31の下部以外の領域の薄厚の導電体層22が除去され、絶縁樹脂層13上には、薄厚の導電体層22aを下地層とする所定の回路パターンの再配線層31が形成される。
次いで、この再配線層31を含む絶縁樹脂層13上に封止樹脂層4を形成し、その後の最終工程にて、シリコンウエハ12を所定のチップ寸法に切断することにより、図5に示すシリコン基板1上に絶縁樹脂層2、再配線層31(下地層22aは略)、封止樹脂層4が順次形成されたチップサイズのWLCSPを得ることができる。
本実施形態のWLCSPにおいても、第2の実施形態のWLCSPと同様の効果を奏することができる。
[第4の実施形態]
図7は、本発明の第4の実施形態のウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)を示す断面図であり、図7中、図12と同一の構成要素については、同一の符号を付し、説明を省略する。
図において、41は銅メッキ層からなる再配線層(配線)であり、この再配線層41は、その中央部より上方の両側面41a、41bが底面41eに対して100°〜150°の範囲の角度θの傾斜面とされ、中央部より下方の両側面41c、41dが底面41eに対して30°〜80°の範囲の角度θの傾斜面とされている。
したがって、この再配線層31は、その中央部より上方が正テーパ状(台形状)、その中央部より下方が逆テーパ状(逆台形状)とされている。そして、上面41fの幅(Wd)は底面41eの幅(Wc)と等しいとされている。
このWLCSPでは、再配線層41の中央部より上方を正テーパ状、その中央部より下方を逆テーパ状としたことにより、側面41a〜41dの表面積が増加し、したがって、再配線層41と封止樹脂層4との接触面積が増加することとなる。
また、再配線層41の中央部より上方を正テーパ状、その中央部より下方を逆テーパ状としたことにより、再配線層41とそれを覆う封止樹脂層4との接合界面に働く応力の方向(接合界面の法線方向)と、封止樹脂層4の引張応力が働く方向とは、一致しなくなる。
これにより、再配線層41の側面41a〜41dと封止樹脂層4との間の密着性が向上し、外部から応力が加わった場合においても再配線層41と封止樹脂層4とは剥離し難くなる。その結果、再配線層41の絶縁性が低下する虞がなくなる。
次に、このWLCSPの製造方法について説明する。
このWLCSPは、セミアディティブ法により作製することができる。
まず、図8(a)に示すように、上記の第3の実施形態のWLCSPの製造方法と同様にして、シリコンウエハ12の上面に、絶縁樹脂層13、薄厚の導電体層22を順次形成し、この薄厚の導電体層22上に、再配線層31の中央部より下方の形状と相補形状の断面逆テーパ状の開口32aが形成されたレジスト膜32を形成し、このレジスト膜32上に、再配線層31の中央部より上方の形状と相補形状の断面正テーパ状の開口42aが形成されたレジスト膜42を形成する。
次いで、図8(b)に示すように、開口32a、42a内に電解メッキ法または無電解メッキ法により銅等の金属からなる導電体層43を形成し、その後、マスクを用いて薄厚の導電体層22をエッチングにより除去する。
このエッチングにより、再配線層41の下部以外の領域の薄厚の導電体層22が除去され、絶縁樹脂層13上には、薄厚の導電体層22aを下地層とする所定の回路パターンの再配線層41が形成される。
次いで、この再配線層41を含む絶縁樹脂層13上に封止樹脂層4を形成し、その後の最終工程にて、シリコンウエハ12を所定のチップ寸法に切断することにより、図7に示すシリコン基板1上に絶縁樹脂層2、再配線層41(下地層22aは略)、封止樹脂層4が順次形成されたチップサイズのWLCSPを得ることができる。
本実施形態のWLCSPにおいても、第2の実施形態のWLCSPと同様の効果を奏することができる。
なお、本実施形態では、再配線層41の中央部より上方の両側面41a、41bを底面41eに対して角度θの傾斜面とし、中央部より下方の両側面41c、41dを底面41eに対して角度θの傾斜面としたが、これら両側面41a、41bの傾斜面の角度をθとし、両側面41c、41dの傾斜面の角度をθとしてもよい。また、両側面41a、41b、または両側面41c、41dのいずれか一方を底面41eに対して垂直な面としてもよい。
[第5の実施形態]
図9は、本発明の第5の実施形態のウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)を示す断面図であり、図9中、図12と同一の構成要素については、同一の符号を付し、説明を省略する。
図において、51は再配線層(配線)であり、この再配線層51は、断面矩形状の下部再配線層52と、この下部再配線層52上に形成され下部再配線層52より幅広の断面矩形状の上部再配線層53とにより構成されている。
上部再配線層53は、再配線層51の主要部を構成するもので、銅、銀、または銅および/または銀を主成分とする合金により構成されている。
下部再配線層52は、上部再配線層53よりイオン化傾向が大きな金属からなるもので、例えば、上部再配線層53が銅または銅合金により構成されている場合、アルミニウム、チタン、クロム、亜鉛、ニッケル、鉄、インジウム、スズ等の金属、またはこれらの金属のうち少なくとも1種以上を含む合金が好適である。
また、上部再配線層53が銀または銀合金により構成されている場合、銅、アルミニウム、チタン、クロム、亜鉛、ニッケル、鉄、インジウム、スズ等の金属、またはこれらの金属のうち少なくとも1種以上を含む合金が好適である。
次に、このWLCSPの製造方法について説明する。
このWLCSPは、セミアディティブ法により作製することができる。
まず、図10(a)に示すように、上記の第1の実施形態のWLCSPの製造方法と同様、シリコンウエハ12の上面に絶縁樹脂層13を形成し、この絶縁樹脂層13の上面に、アルミニウム、チタン、クロム、亜鉛、ニッケル、鉄、インジウム、スズ等の金属、またはこれらの金属のうち少なくとも1種以上を含む合金からなる薄厚の導電体層55を形成する。
次いで、この導電体層55上にレジスト膜56を形成し、このレジスト膜56に、上部再配線層53を形成するための断面矩形状の開口56aを形成する。
次いで、この開口56a内に電解メッキ法または無電解メッキ法により銅または銅合金からなる上部再配線層53を形成する。
次いで、図10(b)に示すように、レジスト膜56を除去した後、ウェットエッチングにより上部再配線層53をマスクとして導電体層55にエッチングを施す。
このエッチング工程では、導電体層55のエッチング速度が上部再配線層53のエッチング速度より速く、しかも、導電体層55と上部再配線層53との界面で局部電池が形成されることになるので、この界面近傍ではエッチング速度が速くなる。したがって、導電体層55のうち露出している部分は、上部再配線層53に比べて速くエッチングされ、除去される。
この場合、導電体層55のうち上部再配線層53により覆われている部分は、この上部再配線層53の両サイドに対応する部分がエッチングにより除去されるものの、上部再配線層53の中心部に対応する部分55aはエッチングされないためにそのまま残ることとなる。したがって、この中心部に対応する部分55aが残って下部再配線層52となる。よって、下部再配線層52と上部再配線層53とからなる再配線層51が形成される。
次いで、この再配線層51を含む絶縁樹脂層13上に封止樹脂層4を形成し、その後の最終工程にて、シリコンウエハ12を所定のチップ寸法に切断することにより、図9に示すシリコン基板1上に絶縁樹脂層2、再配線層51、封止樹脂層4が順次形成されたチップサイズのWLCSPを得ることができる。
本実施形態のWLCSPにおいても、第2の実施形態のWLCSPと同様の効果を奏することができる。
[第6の実施形態]
図11は、本発明の第6の実施形態のウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)を示す部分断面図であり、本実施形態のWLCSPが第1の実施形態のWLCSPと異なる点は、第1の実施形態の再配線層11の両側面11a、11b及び上面11dが粗面処理されていないのに対し、本実施形態の再配線層61の両側面61a、61b及び上面61cが粗化剤により粗面処理された点である。
この粗化剤による粗面処理により、再配線層61の両側面61a、61b及び上面61cは、その表面粗さ(Ra)が、例えば0.1〜0.6の表面粗さとなる。
この再配線層61は、第1の実施形態にて得られた再配線層11の両側面11a、11b及び上面11dに、硫酸、過酸化水素水、チオ硫酸アンモニウム等の粗化剤を用いて粗面処理を施すことにより作製することができる。
本実施形態のWLCSPにおいても、第1の実施形態のWLCSPと同様の効果を奏することができる。
しかも、再配線層61の両側面61a、61b及び上面61cを粗化剤により粗面処理したので、両側面61a、61b及び上面61cの凹凸を大きくすることができ、その結果、封止樹脂層4との密着性を向上させることができる。
本発明の第1の実施形態のWLCSPを示す断面図である。 本発明の第1の実施形態のWLCSPの製造方法を示す過程図である。 本発明の第2の実施形態のWLCSPを示す断面図である。 本発明の第2の実施形態のWLCSPの製造方法を示す過程図である。 本発明の第3の実施形態のWLCSPを示す断面図である。 本発明の第3の実施形態のWLCSPの製造方法を示す過程図である。 本発明の第4の実施形態のWLCSPを示す断面図である。 本発明の第4の実施形態のWLCSPの製造方法を示す過程図である。 本発明の第5の実施形態のWLCSPを示す断面図である。 本発明の第5の実施形態のWLCSPの製造方法を示す過程図である。 本発明の第6の実施形態のWLCSPの再配線層の部分を示す断面図である。 従来のWLCSPの一例を示す断面図である。
符号の説明
1…シリコン基板、2…絶縁樹脂層、4…封止樹脂層、11…再配線層、11a、11b…側面、11c…底面、12…シリコンウエハ、13…絶縁樹脂層、14…導電体層、15…レジスト膜、21…再配線層、21a、21b…側面、21c…底面、22…導電体層、23…レジスト膜、24…導電体層、31…再配線層、31a〜31d…側面、31e…底面、32、34…レジスト膜、33、35…導電体層、41…再配線層、41a〜41d…側面、41e…底面、42…レジスト膜、43…導電体層、51…再配線層、52…下部再配線層、53…上部再配線層、55…導電体層、56…レジスト膜、61…再配線層、61a、61b…側面、61c…上面。

Claims (4)

  1. 基材上に形成された導電体箔または導電体薄膜をパターニングしてなる配線であって、
    この配線を覆うように樹脂層が形成され、
    この配線の厚み方向の断面積は、その厚み方向に沿って変化させてなることを特徴とする配線。
  2. 前記配線の両側面は、少なくともその一部が、前記配線の底面に対して傾斜面とされていることを特徴とする請求項1記載の配線。
  3. 前記配線の両側面は、その厚み方向に沿って段差が形成されていることを特徴とする請求項1記載の配線。
  4. 請求項1、2または3記載の配線を備えてなることを特徴とする半導体装置。
JP2005016957A 2005-01-25 2005-01-25 配線とそれを備えた半導体装置 Withdrawn JP2006210406A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005016957A JP2006210406A (ja) 2005-01-25 2005-01-25 配線とそれを備えた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005016957A JP2006210406A (ja) 2005-01-25 2005-01-25 配線とそれを備えた半導体装置

Publications (1)

Publication Number Publication Date
JP2006210406A true JP2006210406A (ja) 2006-08-10

Family

ID=36966947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005016957A Withdrawn JP2006210406A (ja) 2005-01-25 2005-01-25 配線とそれを備えた半導体装置

Country Status (1)

Country Link
JP (1) JP2006210406A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062178A (ja) * 2008-09-01 2010-03-18 Toyota Motor Corp 半導体装置
JP2011061194A (ja) * 2009-08-13 2011-03-24 Sk Link:Kk 回路基板
JP2012054359A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置および半導体装置の製造方法
US8508046B2 (en) 2009-08-13 2013-08-13 Disco Corporation Circuit substrate and method of manufacturing same
WO2014065171A1 (ja) * 2012-10-23 2014-05-01 シャープ株式会社 貼合基板の製造方法
JP2014165335A (ja) * 2013-02-25 2014-09-08 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2020100947A1 (ja) * 2018-11-15 2020-05-22 ローム株式会社 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062178A (ja) * 2008-09-01 2010-03-18 Toyota Motor Corp 半導体装置
JP2011061194A (ja) * 2009-08-13 2011-03-24 Sk Link:Kk 回路基板
US8508046B2 (en) 2009-08-13 2013-08-13 Disco Corporation Circuit substrate and method of manufacturing same
TWI576974B (zh) * 2010-08-31 2017-04-01 東芝股份有限公司 Semiconductor device and method for manufacturing semiconductor device
JP2012054359A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置および半導体装置の製造方法
CN102386147A (zh) * 2010-08-31 2012-03-21 株式会社东芝 半导体装置及半导体装置的制造方法
US9190373B2 (en) 2010-08-31 2015-11-17 Kabushiki Kaisha Toshiba Bump structure with underbump metallization structure and integrated redistribution layer
WO2014065171A1 (ja) * 2012-10-23 2014-05-01 シャープ株式会社 貼合基板の製造方法
JP2014165335A (ja) * 2013-02-25 2014-09-08 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2020100947A1 (ja) * 2018-11-15 2020-05-22 ローム株式会社 半導体装置
CN113016067A (zh) * 2018-11-15 2021-06-22 罗姆股份有限公司 半导体器件
JPWO2020100947A1 (ja) * 2018-11-15 2021-10-07 ローム株式会社 半導体装置
JP7384820B2 (ja) 2018-11-15 2023-11-21 ローム株式会社 半導体装置
CN113016067B (zh) * 2018-11-15 2024-02-02 罗姆股份有限公司 半导体器件
US11894325B2 (en) 2018-11-15 2024-02-06 Rohm Co., Ltd. Semiconductor device having a resin that seals a rewiring

Similar Documents

Publication Publication Date Title
US10366949B2 (en) Wiring substrate and semiconductor device
US9247644B2 (en) Wiring board and method for manufacturing the same
JP2007318098A (ja) 回路装置および回路装置の製造方法
US9949372B2 (en) Printed wiring board and method for manufacturing the same
JP2001068495A (ja) 半導体装置及びその製造方法
JP2015079795A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2006210406A (ja) 配線とそれを備えた半導体装置
KR20170009128A (ko) 회로 기판 및 그 제조 방법
JP2009177072A (ja) 半導体装置及びその製造方法
JP3538029B2 (ja) 半導体装置の製造方法
WO2011111308A1 (ja) 半導体装置の製造方法及び半導体装置
JP2009010260A (ja) 半導体装置
US11398420B2 (en) Semiconductor package having core member and redistribution substrate
JP4913563B2 (ja) 半導体装置の製造方法
KR20190026993A (ko) 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
JP2008244383A (ja) 半導体装置およびその製造方法
JP4506767B2 (ja) 半導体装置の製造方法
US7384873B2 (en) Manufacturing process of semiconductor device
JP2006303036A (ja) 半導体装置
JP6137454B2 (ja) 半導体装置および半導体装置の製造方法
JP2006073805A (ja) 半導体装置
US11682612B2 (en) Package structure and manufacturing method thereof
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP2004172163A (ja) 半導体装置及びその製造方法
KR100599636B1 (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401