JP2009010260A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009010260A
JP2009010260A JP2007171914A JP2007171914A JP2009010260A JP 2009010260 A JP2009010260 A JP 2009010260A JP 2007171914 A JP2007171914 A JP 2007171914A JP 2007171914 A JP2007171914 A JP 2007171914A JP 2009010260 A JP2009010260 A JP 2009010260A
Authority
JP
Japan
Prior art keywords
insulating
opening
insulating portion
conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007171914A
Other languages
English (en)
Other versions
JP2009010260A5 (ja
Inventor
Koji Munakata
浩次 宗像
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007171914A priority Critical patent/JP2009010260A/ja
Priority to TW097120912A priority patent/TWI371811B/zh
Priority to CN200810126820XA priority patent/CN101335249B/zh
Priority to KR1020080060448A priority patent/KR101014829B1/ko
Priority to US12/163,581 priority patent/US7791187B2/en
Priority to EP08159244A priority patent/EP2009691A1/en
Publication of JP2009010260A publication Critical patent/JP2009010260A/ja
Publication of JP2009010260A5 publication Critical patent/JP2009010260A5/ja
Priority to US12/848,652 priority patent/US7863719B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】絶縁層の伸縮による基板の湾曲や、絶縁層と基板との剥離を防止するとともに、端子どうしの間で絶縁性を高めた半導体装置を提供する。
【解決手段】本発明の半導体装置１０は、一面に第一絶縁部１２が形成された半導体基板１１を有する。第一絶縁部１２には、第一導電部１３を覆う第二絶縁部１４が重ねて配される。第二絶縁部１４には第二導電部１５が重ねて配される。第二絶縁部１４には、第二導電部１５を覆う第三絶縁部１６が配される。互いに隣接する構造体１７どうしの間には、第三開口部１９が形成されている。この第三開口部１９は、第三絶縁部１６および第二絶縁部１４を貫通し、第一絶縁部１２を露呈させる。
【選択図】図１

Description

本発明は、例えば、配線基板（インタポーザ）などを使用しないウェハレベルＣＳＰ等において使用される半導体装置に関する。
従来の（半導体装置）では、例えば半導体チップを樹脂により封止し、この封止された樹脂周辺の側面部に金属リード線を配置した周辺端子配置型が主流であった。しかしながら、このパッケージ構造の場合、パッケージの面積が半導体チップの面積よりも大きくなってしまう。このため、近年では、いわゆるＣＳＰ（チップスケールパッケージ又はチップサイズパッケージ）と呼ばれるパッケージ構造が急速に普及しつつある。
このＣＳＰは、パッケージの平坦な表面に電極を平面状に配置する、いわゆるボールグリッドアレイ（ＢＧＡ）技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装するものである。したがって、このＣＳＰは、パッケージの面積が半導体チップの面積にほぼ等しいため、電子機器の小型軽量化に大きく貢献することができる。
このようなＣＳＰは、回路を形成したシリコンウエハを切断し、切断された個々の半導体チップに対して個別にパッケージングを施し、完成させたものである。一方、ウエハレベルＣＳＰと呼ばれるパッケージ構造は、シリコンウエハ上に、絶縁層、再配線層（導電層）、封止層、はんだバンプ（端子）等を形成する。そして、最終工程においてウエハを所定のチップ寸法に切断することで、パッケージの面積を半導体チップの面積にほぼ等しくしたものである（例えば、特許文献１）。
こうした構造のＣＳＰでは、シリコンウエハなどの基板の上に、ほぼ全域に渡って絶縁層や封止層をを形成し、再配線層（導電層）の絶縁を保っていた。しかしながら、こうした絶縁層や封止層は樹脂等で形成されていることが殆どであり、硬化時の収縮や熱による伸縮によって基板との間に応力が生じ、基板が湾曲したり、絶縁層や封止層が基板から剥離してしまう虞があるといった課題があった。このため、例えば、特許文献２に記載された発明では、外部に露呈される端子（バンプ）ごとに、絶縁層や封止層に溝を形成して区画し、絶縁層や封止層の伸縮による基板の湾曲を低減した半導体装置が記載されている。
特開２００４−２０７３６８号公報 特開２０００−３５３７１６号公報
しかしながら、特許文献２に記載された半導体装置では、絶縁層や封止層に幅の狭い溝が形成されただけであるので、絶縁層や封止層の伸縮を完全に吸収することは困難であり、絶縁層や封止層の伸縮による基板の湾曲を確実に防止することは難しかった。また、外部に露呈される端子（バンプ）どうしの間は、幅の狭い溝によって区画されているだけなので、端子どうしが高密度に配されていると、端子どうしの間で短絡の懸念もあった。
本発明は、上記事情に鑑みてなされたもので、絶縁層の伸縮による基板の湾曲や、絶縁層と基板との剥離を防止するとともに、端子どうしの間で絶縁性を高めた半導体装置を提供することを目的とする。
本発明の請求項１に記載の半導体装置は、一面が第一絶縁部で覆われた半導体基板と、前記半導体基板の一面に配された第一導電部、前記第一絶縁部に重ねて配され、前記第一導電部を露呈させる第一開口部を有する第二絶縁部、前記第二絶縁部に重ねて配され、前記第一開口部で前記第一導電部に電気的に接続される第二導電部、前記第二導電部に重ねて配され、前記第二導電部の一部を露呈させる第二開口部を有する第三絶縁部、及び前記第二開口部に配された端子からなる構造体を、前記半導体基板上に複数個備えた半導体装置であって、
前記構造体のうち、隣接する位置にある少なくとも一組の構造体間には、前記第二絶縁部および前記第三絶縁部を貫通し、前記第一絶縁部を露呈させる第三開口部が配されてなることを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記第三開口部は、互いに隣接する位置にある前記構造体どうしの間の少なくとも一部を分離するように形成されることを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項２において、前記半導体装置を上から見たときに、前記構造体が前記端子を取り巻く独立した島状を成すように前記第三開口部が形成されることを特徴とする。
本発明の請求項４に記載の半導体装置は、請求項１において、隣接する前記構造体どうしは互いに繋がり、かつ前記構造体間に配された前記第三開口部どうしは互いに独立して形成されることを特徴とする。
本発明の請求項５に記載の半導体装置は、一面が第一絶縁部で覆われた半導体基板と、前記半導体基板の一面に配された第一導電部、前記第一絶縁部に重ねて配され、前記第一導電部を露呈させる第一開口部を有する第二絶縁部、前記第二絶縁部に重ねて配され、前記第一開口部で前記第一導電部に電気的に接続される第二導電部、前記第二導電部に重ねて配され、前記第二導電部の一部を露呈させる第二開口部を有する第三絶縁部、及び前記第二開口部に配された端子からなる構造体を、前記半導体基板上に複数個備えた半導体装置であって、
前記構造体のうち、隣接する位置にある少なくとも一組の構造体間には、前記第二絶縁部を貫通し、前記第一絶縁部を露呈させる第三開口部を有し、
第三絶縁部は、隣接する位置にある少なくとも一組の構造体間で連なり、前記第三開口部を覆うことを特徴とする。
本発明の半導体装置によれば、第三絶縁部および第二絶縁部を貫通する第三開口部によって、第三絶縁部および第二絶縁部の伸縮による応力を吸収することができる。例えば、第三絶縁部や第二絶縁部の形成過程で、第三絶縁部や第二絶縁部の形成材料が固化していくと、この形成材料が収縮する。特に、第三絶縁部や第二絶縁部を樹脂で形成した場合には、固化過程での収縮が顕著となる。
こうした第三絶縁部や第二絶縁部が収縮すると、半導体基板と、第三絶縁部や第二絶縁部との間で大きな応力が生じ、半導体基板が湾曲してしまったり、応力が更に大きい場合には、第三絶縁部や第二絶縁部が半導体基板から剥離して、半導体装置自体が破損してしまう虞もある。
しかしながら、第三絶縁部および第二絶縁部と、半導体基板との伸縮率の違いにより生じた応力は第三開口部によって、効果的に緩和される。特に、こうした第三開口部は、第三絶縁部および第二絶縁部を貫通しつつ、第一絶縁部が露呈する程度まで底部が大きくされているので、第三絶縁部および第二絶縁部と、半導体基板との間に大きな応力が生じても、こうした大きな応力を吸収することができ、半導体基板が湾曲したり、第三絶縁部や第二絶縁部が半導体基板から剥離してしまうことを効果的に防止することが可能になる。
また、高密度に配列された端子どうしの間に第三開口部を形成することによって、電流のリークによる端子間の短絡など、電気的な異常導通を防止することもできる。
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。なお、本発明はこのような実施形態に限定されるものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図１（ａ）は、本発明の半導体装置の一例として、ＣＳＰ型の半導体装置の平面図である。また、図１（ｂ）は、図１（ａ）に示す半導体装置のＡ−Ａ線における断面図である。本発明の半導体装置１０は、一面に第一絶縁部（パッシベーション膜）１２が形成された半導体基板１１を有する。半導体基板１１の一部には、半導体基板１１に形成された集積回路（図示略）等と電気的に接続される電極（以下、第一導電部と言う）１３が形成される。また、第一絶縁部１２には、第一導電部１３を露呈させる電極開口部１２ａが形成されている。
第一絶縁部１２には第二絶縁部１４が重ねて配される。この第二絶縁部１４には、第一導電部（電極）１３の一部を露呈させる第一開口部１４ａが形成される。第二絶縁部１４には再配線層（以下、第二導電部と言う）１５が重ねて配される。この第二導電部（再配線層）１５は、第一開口部１４ａを介して第一導電部１３と電気的に接続される。
第二絶縁部１４には、第二導電部１５を覆う第三絶縁部（封止層）１６が配される。この第三絶縁部１６には、第二導電部１５の一部を露呈させる第二開口部１６ａが形成される。そして、第二導電部１５が第二開口部１６ａによって露呈された部分には、第二導電部１５と電気的に接続された端子（バンプ）１８が配される。
半導体基板１１上には、これら第一導電部１３、第二絶縁部１４、第二導電部１５、第三絶縁部１６、および端子１８からなる構造体１７が複数配されている。この実施形態では、これら構造体１７は、互いに接して形成されている。
互いに隣接する位置にある一組の構造体１７、１７どうしの間には、第三開口部１９が形成されている。この第三開口部１９は、第三絶縁部１６および第二絶縁部１４を貫通し、第一絶縁部１２を露呈させる
このような構成の本発明の半導体装置１０によれば、第三絶縁部１６および第二絶縁部１４を貫通する第三開口部１９によって、第三絶縁部１６および第二絶縁部１４の伸縮による応力の影響を小さくすることができる。例えば、第三絶縁部１６や第二絶縁部１４の形成過程で、第三絶縁部１６や第二絶縁部１４の形成材料が固化していくと、この形成材料が収縮する。特に、第三絶縁部１６や第二絶縁部１４を樹脂で形成した場合には、固化過程での収縮が顕著となる。
こうした第三絶縁部１６や第二絶縁部１４が収縮すると、半導体基板１１と、第三絶縁部１６や第二絶縁部１４との間で大きな応力が生じ、半導体基板１１が湾曲してしまったり、応力が更に大きい場合には、第三絶縁部１６や第二絶縁部１４が半導体基板１１から剥離して、半導体装置１０自体が破損してしまう虞もある。
しかしながら、こうした第三絶縁部１６および第二絶縁部１４と、半導体基板１１との伸縮率の違いにより生じた応力も、互いに接する構造体１７，１７どうしの間に形成した第三開口部１９によって、効果的に緩和される。特に、こうした第三開口部１９は、第三絶縁部１６および第二絶縁部１４を貫通しつつ、第一絶縁部１２が露呈する程度まで底部が大きくされているので、第三絶縁部１６および第二絶縁部１４と、半導体基板１１との間に大きな応力が生じても、こうした大きな応力の影響を受けにくくすることができ、半導体基板１１が湾曲したり、第三絶縁部１６や第二絶縁部１４が半導体基板１１から剥離してしまうことを効果的に防止することが可能になる。
同様に、半導体装置１０の使用時において温度変動があった際にも、比較的伸縮率の小さい半導体基板１１と、伸縮率の大きい第三絶縁部１６および第二絶縁部１４との間で応力が生じるが、こうした使用環境での温度変動による応力も、第三開口部１９によって効果的に緩和され、半導体基板１１の湾曲や、第三絶縁部１６や第二絶縁部１４が半導体基板１１から剥離してしまうことを効果的に防止することが可能になる。
また、構造体１７，１７どうしの間に第三開口部１９を形成することによって、電流のリークによる端子１８間の短絡など、電気的な異常導通を防止することもできる。さらに、第三開口部１９によって、半導体回路を成す第一導電部１３が形成された第一絶縁部１２を露呈させることにより、第一導電部１３近傍で生じた熱を効果的に放熱することもできる。
半導体基板１１は、例えば、シリコンウエハ等の半導体ウエハが好ましく用いられる。また、第一導電部１３は、銅、アルミニウムなどの導電性材料から構成されている。この第一導電部１３の厚みは、例えば０．３〜１．５μｍ程度であればよい。半導体基板１１を覆う第一絶縁部（パッシベーション膜）１２は、例えばＳｉＮなどを半導体基板１１の一面全体に形成したものであればよい。
第二絶縁部１４は、例えば、ポリイミド、エポキシ樹脂、シリコン樹脂などの絶縁性樹脂が用いられればよい。また、こうした第二絶縁部１４は、例えば、スピンコート法、ラミネート法、印刷法などによって形成されれば良い。第二絶縁部１４の厚みは、例えば、３〜５０μｍ程度とされればよい。
第二導電部（再配線層）１５は、例えば、銅、アルミニウム、ニッケル、金等の導電性材料からなる。第二導電部１５は、例えば電解めっき、無電解めっきなどの方法で形成されれば良い。また、第二導電部１５の厚みは、例えば３〜５０μｍ程度であればよい。
第三絶縁部（封止層）１６は、例えば、ポリイミド、エポキシ樹脂、シリコン樹脂などの絶縁性樹脂が用いられればよい。この第三絶縁部１６は、例えば、感光性の樹脂を用いてスピンコート法、ラミネート法などによって形成されれば良い。こうした第三絶縁部１６の厚みは、例えば３〜１５０μｍ程度にされればよい。
第三開口部１９は、第三絶縁部１６や第二絶縁部１４の形成後に、第三開口部１９を象ったレジストマスクを用いてエッチングにより形成したり、予め第三開口部１９の輪郭部分を除いて第三絶縁部１６や第二絶縁部１４を形成すればよい。
図２（ａ）は、本発明の半導体装置の別な一例を示す平面図である。また、図２（ｂ）は、図２（ａ）に示す半導体装置のＡ−Ａ線における断面図である。この実施形態における半導体装置２０では、半導体基板２１の周縁付近に配された第一導電部（電極）２３から、半導体基板２１の中央領域に向けて延びるように第二導電部（再配線層）２５が形成されている。そして、この第二導電部２５の一端に端子（バンプ）２８が形成される。
第一導電部２３、第二絶縁部２４、第二導電部２５、第三絶縁部２６、および端子２８からなる構造体２７どうしは、半導体基板２１上に互いに離間して配され、これら構造体２７どうしの間には、第三絶縁部２６や第二絶縁部２４を貫通して、第一絶縁部（パッシベーション膜）２２を露呈させる第三開口部２９が形成される。この第三開口部２９は、個々の構造体２７を矩形に区画している。即ち、第三開口部２９は、互いに隣接する位置にある構造体２７どうしを構造的に分離する。
このような実施形態においても、個々の構造体２７を区画しつつ、第一絶縁部２２を露呈させる第三開口部２９を形成することによって、比較的伸縮率の小さい半導体基板２１と、伸縮率の大きい第三絶縁部２６および第二絶縁部２４との間で、温度変動などによって応力が生じても、第三開口部２９によって応力は効果的に緩和されるので、半導体基板２１の湾曲や、第三絶縁部２６や第二絶縁部２４が半導体基板２１から剥離してしまうことを効果的に防止することが可能になる。
なお、第三開口部は、端子（バンプ）を取り巻くように、第一導電部、第二絶縁部、第二導電部、第三絶縁部、および端子からなる構造体を有するように形成されても良い。端子を取り巻く第二絶縁部および第三絶縁部は、その一部が隣接する第二絶縁部および第三絶縁部と繋がっている構成（例えば図４参照）や、互いに離れている構成（例えば図３、５参照）のいずれであってもよい。
このように、第二絶縁部および第三絶縁部が残されるように第三開口部を形成することにより、第二絶縁部および第三絶縁部は不連続となり、これら第二絶縁部および第三絶縁部で生じる歪による半導体基板の湾曲が抑制可能である。
第三開口部の形状としては、例えば、図３に示すように、第一導電部、第二絶縁部、第二導電部、第三絶縁部、および端子からなる個々の構造体３７を島状に区画して、より広い範囲で第一絶縁部（パッシベーション膜）３２を露呈させ、応力を緩和する能力を高めた第三開口部３９を形成してもよい。構造体３７を島状に区画することで、構造体３７の面積は、図２に示す半導体装置の構造体２７よりも更に小さくすることができる。それぞれの島状の構造体の角部分は、面取り形状、曲面形状などにするのが好ましい。これにより、第二絶縁部および第三絶縁部で生じる歪を小さく抑えることができ、応力を緩和する能力が更に高められる。
なお、これら島状の構造体３７は、全てが独立して形成されている必要は無く、構造体どうしの間の少なくとも一部を分離させるように第三開口部３９が形成されていてもよい。これにより、端子どうしのピッチが一部だけ異なるような半導体装置とすることもできる。
また、例えば、図４に示すように、第一導電部、第二絶縁部、第二導電部、第三絶縁部、および端子からなる隣り合う構造体４７どうしが接し、これら構造体４７どうしの間に配された第三開口部４９が、互いに繋がらない独立した形状を成していてもよい。この実施形態では、構造体４７は屈曲面をもつ形状を成している。矩形の構造体の角を面取り形状、曲面形状などにすることで、図２に示す半導体装置の構造体２７のように歪が集中しやすい鋭角な角を無くすことができ、特定の箇所に応力が集中して半導体基板が湾曲することを防止できる。
さらに、図５に示すように、個々の端子（バンプ）５８を取り巻くように、第一導電部、第二絶縁部、第二導電部、第三絶縁部、および端子からなる構造体５７を、図３に示した実施形態よりも更に小さな島状になるように区画してもよい。これにより、第三開口部５９を大きくすることができ、第三開口部５９の応力を緩和する能力が更に高められる。
図６（ａ）は、本発明の半導体装置の別な一例として、ＣＳＰ型の半導体装置の平面図である。また、図６（ｂ）は、図６（ａ）に示す半導体装置のＡ−Ａ線における断面図である。本発明の半導体装置６０は、一面に第一絶縁部（パッシベーション膜）６２が形成された半導体基板６１を有する。半導体基板６１の一部には、半導体基板６１に形成された集積回路（図示略）等と電気的に接続される電極（以下、第一導電部と言う）６３が形成される。また、第一絶縁部６２には、第一導電部６３を露呈させる電極開口部６２ａが形成されている。
第一絶縁部６２には第二絶縁部６４が重ねて配される。この第二絶縁部６４には、第一導電部（電極）６３の一部を露呈させる第一開口部６４ａが形成される。第二絶縁部６４には再配線層（以下、第二導電部と言う）６５が重ねて配される。この第二導電部（再配線層）６５は、第一開口部６４ａを介して第一導電部６３と電気的に接続される。
第二絶縁部６４には、第二導電部６５を覆う第三絶縁部（封止層）６６が配される。この第三絶縁部６６には、第二導電部６５の一部を露呈させる第二開口部６６ａが形成される。そして、第二導電部６５が第二開口部６６ａによって露呈された部分には、第二導電部６５と電気的に接続された端子（バンプ）６８が配される。
半導体基板６１上には、これら第一導電部６３、第二絶縁部６４、第二導電部６５、第三絶縁部６６、および端子６８からなる構造体６７が複数配されている。この実施形態では、これら構造体６７は、互いに接して形成されている。
互いに隣接する位置にある一組の構造体６７、６７どうしの間には、第三開口部６９が形成されている。この第三開口部６９は、第二絶縁部６４を貫通し、第一絶縁部６２を露呈させる。そして、第三絶縁部６６は、この第三開口部６９を覆い、互いに隣接する位置にある一組の構造体６７、６７どうしの間を一連に連なるように形成されている。即ち、第三絶縁部６６は、複数の構造体６７、６７に渡って広がる一連の層を成している。
このような構成とすることによって、半導体装置６０全体の絶縁性を高めるとともに、構造体６７、６７どうしの間を上面側で繋ぐ（覆う）第三絶縁部６６によって、半導体装置６０の強度を高めることができる。
本発明の半導体装置の一例を示す平面図および断面図である。 本発明の半導体装置の別な一例を示す平面図および断面図である。 本発明の半導体装置の別な一例を示す平面図である。 本発明の半導体装置の別な一例を示す平面図である。 本発明の半導体装置の別な一例を示す平面図である。 本発明の半導体装置の別な一例を示す平面図および断面図である。
符号の説明
１０ 半導体装置、１１ 半導体基板、１２ 第一絶縁部、１３ 第一導電部、１４ 第二絶縁部、１４ａ 第一開口部、１５ 第二導電部、１６ 第三絶縁部、１６ａ 第二開口部、１７ 構造体、１８ 端子、１９ 第三開口部。


Claims (5)

  1. 一面が第一絶縁部で覆われた半導体基板と、前記半導体基板の一面に配された第一導電部、前記第一絶縁部に重ねて配され、前記第一導電部を露呈させる第一開口部を有する第二絶縁部、前記第二絶縁部に重ねて配され、前記第一開口部で前記第一導電部に電気的に接続される第二導電部、前記第二導電部に重ねて配され、前記第二導電部の一部を露呈させる第二開口部を有する第三絶縁部、及び前記第二開口部に配された端子からなる構造体を、前記半導体基板上に複数個備えた半導体装置であって、
    前記構造体のうち、隣接する位置にある少なくとも一組の構造体間には、前記第二絶縁部および前記第三絶縁部を貫通し、前記第一絶縁部を露呈させる第三開口部が配されてなることを特徴とする半導体装置。
  2. 前記第三開口部は、互いに隣接する位置にある前記構造体どうしの間の少なくとも一部を分離するように形成されることを特徴とする請求項１記載の半導体装置。
  3. 前記半導体装置を上から見たときに、前記構造体が前記端子を取り巻く独立した島状を成すように前記第三開口部が形成されることを特徴とする請求項２記載の半導体装置。
  4. 隣接する前記構造体どうしは互いに繋がり、かつ前記構造体間に配された前記第三開口部どうしは互いに独立して形成されることを特徴とする請求項１記載の半導体装置。
  5. 一面が第一絶縁部で覆われた半導体基板と、前記半導体基板の一面に配された第一導電部、前記第一絶縁部に重ねて配され、前記第一導電部を露呈させる第一開口部を有する第二絶縁部、前記第二絶縁部に重ねて配され、前記第一開口部で前記第一導電部に電気的に接続される第二導電部、前記第二導電部に重ねて配され、前記第二導電部の一部を露呈させる第二開口部を有する第三絶縁部、及び前記第二開口部に配された端子からなる構造体を、前記半導体基板上に複数個備えた半導体装置であって、
    前記構造体のうち、隣接する位置にある少なくとも一組の構造体間には、前記第二絶縁部を貫通し、前記第一絶縁部を露呈させる第三開口部を有し、
    第三絶縁部は、隣接する位置にある少なくとも一組の構造体間で連なり、前記第三開口部を覆うことを特徴とする半導体装置。
JP2007171914A 2007-06-29 2007-06-29 半導体装置 Pending JP2009010260A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007171914A JP2009010260A (ja) 2007-06-29 2007-06-29 半導体装置
TW097120912A TWI371811B (en) 2007-06-29 2008-06-05 Semiconductor device
CN200810126820XA CN101335249B (zh) 2007-06-29 2008-06-24 半导体器件
KR1020080060448A KR101014829B1 (ko) 2007-06-29 2008-06-25 반도체 장치
US12/163,581 US7791187B2 (en) 2007-06-29 2008-06-27 Semiconductor device
EP08159244A EP2009691A1 (en) 2007-06-29 2008-06-27 Semiconductor device
US12/848,652 US7863719B2 (en) 2007-06-29 2010-08-02 Wafer level chip scale package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007171914A JP2009010260A (ja) 2007-06-29 2007-06-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2009010260A true JP2009010260A (ja) 2009-01-15
JP2009010260A5 JP2009010260A5 (ja) 2010-06-24

Family

ID=39841576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007171914A Pending JP2009010260A (ja) 2007-06-29 2007-06-29 半導体装置

Country Status (6)

Country Link
US (2) US7791187B2 (ja)
EP (1) EP2009691A1 (ja)
JP (1) JP2009010260A (ja)
KR (1) KR101014829B1 (ja)
CN (1) CN101335249B (ja)
TW (1) TWI371811B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2013543272A (ja) * 2010-11-01 2013-11-28 日本テキサス・インスツルメンツ株式会社 Ｉｃデバイスのクラックアレストビア
JP2022100276A (ja) * 2020-12-23 2022-07-05 エフェクト フォトニクス ベーハー 環境保護されたフォトニック集積回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2939566B1 (fr) * 2008-12-05 2011-03-11 St Microelectronics Sa Procede de realisation de plots exterieurs d'un dispositif semi-conducteur et dispositif semi-conducteur.
CN101866905B (zh) * 2009-04-16 2012-05-30 日月光半导体制造股份有限公司 基板结构及其制造方法
EP2330618A1 (en) * 2009-12-04 2011-06-08 STMicroelectronics (Grenoble 2) SAS Rebuilt wafer assembly
CN108075036B (zh) * 2016-11-18 2021-08-13 旭化成微电子株式会社 霍尔元件以及霍尔元件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004207268A (ja) * 2002-12-20 2004-07-22 Sharp Corp 半導体装置、および、その製造方法
JP2005026678A (ja) * 2003-06-13 2005-01-27 Oki Electric Ind Co Ltd 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175191A (ja) 1991-10-22 1993-07-13 Mitsubishi Electric Corp 積層導電配線
US5260517A (en) * 1992-09-09 1993-11-09 Micron Technology, Inc. Interconnect lead with stress joint
US5464794A (en) * 1994-05-11 1995-11-07 United Microelectronics Corporation Method of forming contact openings having concavo-concave shape
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
JP3520764B2 (ja) * 1998-04-22 2004-04-19 松下電器産業株式会社 半導体装置およびその製造方法
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP2000353716A (ja) 1999-06-14 2000-12-19 Matsushita Electronics Industry Corp 半導体装置およびその製造方法ならびに半導体装置が実装されたモジュール
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
JP3866073B2 (ja) * 2001-10-10 2007-01-10 株式会社フジクラ 半導体パッケージ
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP2004207368A (ja) 2002-12-24 2004-07-22 Fujikura Ltd 半導体装置とその製造方法及び電子装置
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
US7390688B2 (en) * 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004207268A (ja) * 2002-12-20 2004-07-22 Sharp Corp 半導体装置、および、その製造方法
JP2005026678A (ja) * 2003-06-13 2005-01-27 Oki Electric Ind Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2013543272A (ja) * 2010-11-01 2013-11-28 日本テキサス・インスツルメンツ株式会社 Ｉｃデバイスのクラックアレストビア
JP2022100276A (ja) * 2020-12-23 2022-07-05 エフェクト フォトニクス ベーハー 環境保護されたフォトニック集積回路
JP7431795B2 (ja) 2020-12-23 2024-02-15 エフェクト フォトニクス ベーハー 環境保護されたフォトニック集積回路

Also Published As

Publication number Publication date
US20080296762A1 (en) 2008-12-04
CN101335249B (zh) 2011-04-06
KR101014829B1 (ko) 2011-02-15
TW200908177A (en) 2009-02-16
TWI371811B (en) 2012-09-01
EP2009691A1 (en) 2008-12-31
CN101335249A (zh) 2008-12-31
US7863719B2 (en) 2011-01-04
US7791187B2 (en) 2010-09-07
KR20090004557A (ko) 2009-01-12
US20100295175A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
US10043768B2 (en) Semiconductor device and method of manufacture thereof
US11913121B2 (en) Fabrication method of substrate having electrical interconnection structures
TWI556379B (zh) 半導體封裝件及其製法
JP2009043857A (ja) 半導体装置およびその製造方法
KR101014829B1 (ko) 반도체 장치
JP2011187863A (ja) 配線基板及びその製造方法
JP2004207324A (ja) 半導体装置とその製造方法及び電子装置
JP5404513B2 (ja) 半導体装置の製造方法
US10134665B2 (en) Semiconductor device
JP2006210406A (ja) 配線とそれを備えた半導体装置
JP4959538B2 (ja) 半導体装置とその製造方法及び電子装置
JP2008091795A (ja) 半導体装置および半導体装置の製造方法
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法
JP2006303036A (ja) 半導体装置
JP4728079B2 (ja) 半導体装置用基板および半導体装置
JP2011086873A (ja) 半導体装置
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
JP2000195890A (ja) 半導体装置の製造方法
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
JP2007294580A (ja) 配線基板および半導体装置
JP2010192938A (ja) 半導体装置
KR20150088440A (ko) 범프 구조물, 그 제조방법 및 이를 포함하는 반도체 패키지
JP2012069718A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403