JP2011086873A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011086873A
JP2011086873A JP2009240508A JP2009240508A JP2011086873A JP 2011086873 A JP2011086873 A JP 2011086873A JP 2009240508 A JP2009240508 A JP 2009240508A JP 2009240508 A JP2009240508 A JP 2009240508A JP 2011086873 A JP2011086873 A JP 2011086873A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
opening
wiring board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009240508A
Other languages
English (en)
Other versions
JP5525793B2 (ja
Inventor
Shigeji Doi
茂史 土肥
Hiroharu Omori
弘治 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009240508A priority Critical patent/JP5525793B2/ja
Priority to PCT/JP2010/001553 priority patent/WO2011048717A1/ja
Publication of JP2011086873A publication Critical patent/JP2011086873A/ja
Priority to US13/397,892 priority patent/US8698309B2/en
Application granted granted Critical
Publication of JP5525793B2 publication Critical patent/JP5525793B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半導体装置間における接続不良の発生を抑制し、接続信頼性が高い積層型の半導体装置を実現できるようにする。
【解決手段】半導体装置は、第１の半導体装置２０及び第１の半導体装置２０の上に積層された第２の半導体装置３０を備えている。第１の半導体装置２０は、第１の配線基板２１、第１の配線基板２１の上面に設けられた第１の半導体素子２３、第１の配線基板２１の上面に設けられた第１の電極２５及び第１の電極２５の一部を露出する開口部２９ａを有する絶縁層２９を有する。第２の半導体装置３０は、第２の配線基板３１、第２の配線基板３１の上面に設けられた第２の半導体素子３３、第２の配線基板３１の下面に設けられた第２の電極３５及び第２の電極３５と接続された装置間接続端子３７を有している。第１の電極２５における開口部２９ａから露出した部分の面積は、開口部２９ａの面積よりも小さい。
【選択図】図１１

Description

本発明は、半導体装置に関し、特に複数の半導体装置がはんだボールを介して接続された積層型の半導体装置に関する。
電子機器をより小型化するためには、電子機器に用いる半導体装置の実装密度を向上させることが重要である。携帯電話を中心としたモバイル機器では、複数の半導体装置（半導体パッケージ）が積層された積層型の半導体装置（POP：パッケージオンパッケージ（Package On Package））を搭載することにより、半導体装置の高密度実装を実現している。
プリント基板の上に複数の半導体装置が積層された実装構造体を製造する方法として、プリスタック方式とオンボードスタック方式がある。
プリスタック方式の場合には、まず、複数の半導体装置をそれぞれ製造した後、各半導体装置に対して良否判定を実施する。次に、複数の半導体装置を積層して積層型の半導体装置を作製した後、作製された積層型の半導体装置をプリント基板に電気的に接続する。
オンボードスタック方式の場合には、複数の半導体装置を１つずつ順番にプリント基板に実装し、プリント基板の上に積層型の半導体装置を形成する。
半導体装置は、一般に配線基板の上面に半導体素子をフリップオンチップ等の方法により搭載し、配線基板の下面に外部接続端子を形成する。一般に、複数の外部接続用端子が配線基板の下面に格子状に配置された半導体装置はエリアアレイ型半導体装置と呼ばれており、外部接続用端子がはんだボールからなる半導体装置はボールグリッドアレイ（ＢＧＡ）型半導体装置と呼ばれている。実装構造体の厚さをできるだけ薄くするために、配線基板における半導体素子よりも外側にはんだボール等を配置する。
配線基板に半導体素子をフリップチップ接続したＢＧＡ型半導体装置では半導体素子と配線基板との熱膨張係数が異なるため、半導体装置の製造中に反りが発生する。さらに、この反りは、ＢＧＡ型半導体装置を薄くするほど大きくなる。
半導体装置の反りが大きくなると、積層型の半導体装置を形成した場合に、半導体装置に大きな応力が加わる。特に、半導体装置同士を積層したはんだ接合部において応力が大きくなり、電気的導通の不良が発生する。
このような問題を解決するために、下側の半導体装置の配線基板の上面とはんだボールとの接着面積を、上側の半導体装置の配線基板の下面とはんだボールとの接着面積よりも小さくすることが検討されている（例えば、特許文献１を参照。）。接着面積を加わる応力の大きさに応じた大きさにすることができる。
特開２００７−３１１６４３号公報
しかし、前記従来の積層型の半導体装置には、以下のような問題がある。例えば、第１の半導体装置と第２の半導体装置とを積層する際に生じる歪みは、配線基板と半導体素子との熱膨張係数の違いによるものだけではく、２つの半導体装置を接続するリフロー工程における加熱によっても生じる。リフロー工程における加熱により２つの半導体装置のそれぞれに反りが生じ、各半導体装置に自由な変形が生じる。このため、リフロー工程中に第１の半導体装置のはんだボールが第２の半導体装置の電極の上面から離れ、第１の半導体装置と第２の半導体装置とを電気的に接続することができない。接着面積を変えることによってこの問題を解決することはできない。
この不具合は、プリスタック方式の場合だけでなく、オンボードスタック方式の場合にも生じうる。
さらに、本願発明者らは、積層型の半導体装置を形成する場合に、新たな要因が存在することを見出した。
本発明は、半導体装置間における接続不良の発生を抑制し、接続信頼性が高い積層型の半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体装置を、装置間接続端子と電極との接続を行う際に、電極の上から接続補助材を十分に押しのけることが可能な構造とする。
具体的に、第１例の半導体装置は、第１の半導体装置及び第１の半導体装置の上に積層された第２の半導体装置を備えている。第１の半導体装置は、第１の配線基板、第１の配線基板の上面に設けられた第１の半導体素子、第１の配線基板の上面に設けられた第１の電極及び第１の配線基板の上面に設けられ、第１の電極の一部を露出する開口部を有する絶縁層を有する。第２の半導体装置は、第２の配線基板、第２の配線基板の上面に設けられた第２の半導体素子、第２の配線基板の下面に設けられた第２の電極及び第２の電極と接続された装置間接続端子を有している。第１の電極における開口部から露出した部分の面積は、開口部の面積よりも小さい。
第１例の半導体装置は、第１の電極における開口部から露出した部分の面積が開口部の面積よりも小さい。このため、第１の電極の上に存在する接続補助材を、第１の電極と絶縁層との間のスペースに逃がすことができる。従って、第１の電極と装置間接続端子との接続が容易となり、第１の半導体装置と第２の半導体装置との接続不良の発生を抑えることができる。また、第１の電極の一部が開口部から露出しているため、第１の電極が完全に露出している場合と比べて、第１の電極と第１の配線基板との密着性を向上できる。このため、第１の半導体装置と第２の半導体装置との接続部分における信頼性をさらに向上できる。
第１例の半導体装置において、第１の電極と開口部とは、平面形状及び面積が同一であり、開口部は、第１の電極の一部と第１の配線基板における第１の電極が形成されていない部分とを露出するように形成されていてもよい。
第１例の半導体装置において、第１の電極と開口部とは、平面形状及び面積の少なくとも一方が互いに異なっていてもよい。
第２例の半導体装置は、第１の半導体装置及び第１の半導体装置の上に積層された第２の半導体装置を備えている。第１の半導体装置は、第１の配線基板、第１の配線基板の上面に設けられた第１の半導体素子、第１の配線基板の上面に設けられた第１の電極及び第１の配線基板の上面に設けられ、第１の電極の一部を露出する開口部を有する絶縁層を有する。第２の半導体装置は、第２の配線基板、第２の配線基板の上面に設けられた第２の半導体素子、第２の配線基板の下面に設けられた第２の電極及び第２の電極と接続された装置間接続端子を有している。絶縁層は、第１の配線基板側から順次積層された第１の層及び第２の層を有している。開口部は、第１の層に形成された下部開口部と第２の層に形成された上部開口部とにより形成され、上部開口部の幅は、下部開口部の幅よりも大きい。
第２例の半導体装置は、開口部が第１の層に形成された下部開口部と第２の層に形成された上部開口部とにより形成され、上部開口部の幅が下部開口部の幅よりも大きい。このため、第１の電極の上を覆う接続補助材は、第１の層の上へ押し拡げられ、さらに第２の層の上へ押し拡げられる。このため、下部開口部のアスペクト比を小さくすれば第１の電極と装置間接続端子との接続を容易に行うことができる。また、絶縁層が２層になっているため、第１の層を薄くして下部開口部のアスペクト比を小さくしても、絶縁層全体の厚さを確保することができる。
第２例の半導体装置において、下部開口部のアスペクト比は、０．１２以下とすればよい。
第３例の半導体装置は、第１の半導体装置及び第１の半導体装置の上に積層された第２の半導体装置を備えている。第１の半導体装置は、第１の配線基板、第１の配線基板の上面に設けられた第１の半導体素子、第１の配線基板の上面に設けられた第１の電極及び第１の配線基板の上面に設けられ、第１の電極の一部を露出する開口部を有する絶縁層を有する。第２の半導体装置は、第２の配線基板、第２の配線基板の上面に設けられた第２の半導体素子、第２の配線基板の下面に設けられた第２の電極及び第２の電極と接続された装置間接続端子を有している。第１の電極は、上端部が絶縁層の上面よりも突出した凸部を有している。
第３例の半導体装置は、上端部が絶縁層の上面よりも突出した凸部を第１の電極が有している。このため、開口部のアスペクト比によらず第１の電極の上から接続補助材を容易に押しのけることができる。従って、第１の電極と装置間接続端子との接続が容易にでき、第１の半導体装置と第２の半導体装置との接続不良の発生を抑えることができる。
第３例の半導体装置において、凸部の上端部は、絶縁層の上面から１０μｍ以上突出していればよい。
第３例の半導体装置において、凸部ははんだ、銅又はスズにより形成すればよい。
本発明に係る半導体装置によれば、半導体装置間における接続不良の発生を抑制し、接続信頼性が高い積層型の半導体装置を実現できる。
評価用の半導体装置の製造方法を工程順に示す断面図である。 評価用の半導体装置の第１の電極を拡大して示す断面図である。 評価用の半導体装置の接続不良の発生率とアスペクト比との関係を示すプロットである。 接続不良が発生した半導体装置の断面を示す写真である。 半導体装置の接続工程を工程順に示す断面図である。 接続不良が発生した状態を示す断面図である。 第１の電極に凸部を設けた状態を示す断面図である。 接続不良の発生率と凸部の突出量との関係を示すプロットである。 第１の電極に凸部を設けた場合における接続工程を工程順に示す断面図である。 一実施形態に係る半導体装置を示す断面図である。 （ａ）及び（ｂ）は一実施形態に係る半導体装置を示し、（ａ）は第１の電極付近を拡大して示す平面図であり、（ｂ）は（ａ）のXIｂ−XIｂ線における断面図である。 一実施形態に係る半導体装置の接続工程を工程順に示す断面図である。 一実施形態に係る半導体装置の第１の電極及び開口部の配置の例を示す平面図である。 （ａ）及び（ｂ）は一実施形態の変形例に係る半導体装置を示す断面図である。 一実施形態の変形例に係る半導体装置の接続工程を示す断面図である。 一実施形態の変形例に係る半導体装置を示す断面図である。
まず、本願発明者らが見出した新たな課題について説明する。まず、図１に示すようにして、プリスタック方式により評価用の半導体装置を作成した。
まず、図１（ａ）に示すように、積層した際に下側の半導体装置となる第１の半導体装置１２０を固定治具１４１に搭載する。第１の半導体装置１２０は、第１の配線基板１２１の上面に搭載された第１の半導体素子１２３を有している。第１の配線基板１２１の上面における第１の半導体素子１２３よりも外側の領域には、第１の電極１３５が形成されている。第１の配線基板１２１の第１の半導体素子１２３が搭載された面と反対側の面（下面）には、基板接続端子であるはんだボール１２７が形成されている。
次に、図１（ｂ）に示すように、接続補助材１５１をスキージ１６１によりスキージ台１６２上に成膜する。続いて、第２の半導体装置１３０に設けられた装置間接続端子であるはんだボール１３７に転写する。第２の半導体装置１３０は、積層した際に上側の半導体装置となり、第２の配線基板１３１と、第２の配線基板１３１の上面に接着材１３４を介して搭載された第２の半導体素子１３３を有している。はんだボール１３７は、第１の半導体装置１２０と第２の半導体装置１３０とを接続する装置間接続端子となる。はんだボール１３７は、第２の配線基板１３１の第２の半導体素子１３３が搭載された面と反対側の面（下面）に設けられている。第２の半導体素子１３３はワイヤボンディングにより実装されており、封止樹脂１３９により封止されている。なお、第２の半導体素子１３３はフリップチップ実装されていてもよい。
次に、図１（ｃ）に示すように、はんだボール１３７に接続補助材１５１を転写した第２の半導体装置１３０を第１の半導体装置１２０の上に搭載する。
次に、図１（ｄ）に示すリフロー工程により第１の半導体装置１２０と第２の半導体装置１３０との接続部分を２４０℃〜２６０℃付近に加熱し、はんだボール１３７を溶融させ、第１の半導体装置１２０と第２の半導体装置１３０とを電気的及び物理的に接続する。
最後に、電気チェッカーを用いて、第１の半導体装置１２０と第２の半導体装置１３０とが電気的に接続していることを確認し良否判定を行う。
図２は、第１の電極１２５が形成された部分を拡大して示している。第１の配線基板１２１の上には、第１の電極１２５の一部を露出する開口部１２９ａを有する絶縁層１２９が形成されている。本願発明者らは、評価用の半導体装置の接続不良の発生率が、開口部１２９ａの深さｄを幅ｗで割った値であるアスペクト比によって変化することを見出した。図３は、開口部１２９ａのアスペクト比と、接続不良の発生率との関係とを示している。図３に示すように、開口部１２９ａのアスペクト比が大きくなると、接続不良が発生する。
図４（ａ）は、接続不良が発生した半導体装置の断面であり、図４（ｂ）は接続不良が発生した箇所を拡大して示している。図５（ａ）及び（ｂ）に示すように、接続不良が発生した半導体装置は、はんだボール１３７と第１の電極１２５との間に隙間が生じている。このような接続不良は、以下のような原因によって生じると考えられる。
接続補助材は、リフロー工程の加熱中に電極及びはんだボール表面の酸化膜を、はんだと電極とが接続するまで継続的に除去するとともに、加熱中の再酸化を防ぐ効果を有しており、積層型の半導体装置を製造する際に一般的に使用されている。
図５（ａ）〜（ｄ）は、はんだボール１３７と第１の電極１２５とを接続するリフロー工程を工程順に示している。図５（ａ）は、はんだボール１３７が溶解する前のステップを示している。熱が加わることにより接続補助材１５１の作用により、第１の電極１２５の表面及びはんだボール１３７の表面に形成された酸化膜が除去される。次に、図５（ｂ）に示すステップにおいて、第１の電極１２５と溶融したはんだボール１３７とが接続補助材１５１を押しのけながら接触し、はんだボール１３７と第１の電極１２５とが合金層を形成する。次に、図５（ｃ）に示すステップにおいて、溶融したはんだボール１３７は接続補助材１５１を第１の電極１２５の表面上から押しのけながら、第１の電極１２５の上に濡れ拡がる。次に、図５（ｄ）に示すステップにおいて、はんだボール１３７は凝固し、第１の電極１２５と電気的且つ物理的に接続される。
しかし、開口部１２９ａのアスペクト比が大きい場合には、図６に示すように、はんだボール１３７が接続補助材１５１を十分に押しのけることができなくなる。このため、はんだボール１３７と第１の電極１２５との間に接続補助材１５１が残存し、はんだボール１３７と第１の電極１２５とが接触することができず、接続不良が発生すると考えられる。
接続補助材１５１を十分に押しのけ、はんだボール１３７と第１の電極１２５とが接触するようにするためには、アスペクト比を小さくすればよい。また、図７に示すように、第１の電極１２５の開口部１２９ａから露出する部分に凸部１２５ａを設ければ、アスペクト比を小さくした場合と同様の効果が得られると考えられる。
図８は、凸部１２５ａの絶縁層１２９の上面からの突出量ｐと第１の半導体装置１２０と第２の半導体装置１３０との接続不良の発生率との関係を示している。図８において、突出量が負の場合は、凸部１２５ａの上端部が絶縁層１２９の上面よりも下側にあることを示している。図８に示すように、凸部１２５ａの高さを大きくすることにより接続不良を小さくでき、特に凸部１２５ａの上端部を絶縁層１２９の上面よりも突出させることが好ましく、１０μｍ以上突出させることがさらに好ましいことが明らかとなった。
図９（ａ）〜（ｄ）は、上端部が絶縁層１２９の上面よりも突出した凸部１２５ａを形成した場合におけるはんだボール１３７と第１の電極１２５との接続工程を工程順に示している。図９（ｂ）に示すように、第１の電極１２５は絶縁層１２９の上面から突出した凸部１２５ａを有しているため、溶融したはんだボール１３７は接続補助材１５１を第１の電極１２５の上から絶縁層１２９へ容易に押しのけることができる。このため、はんだボール１３７と凸部１２５ａとは容易に接触し、合金層を形成する。
以上のように、本願発明者らは接続補助材が電極上に残存することにより積層型に半導体装置において接続不良が発生することを明らかにした。また、はんだボールと電極とが接する際に接続補助剤が電極外に容易に押し出されるような構造とすることにより、接続不良の発生を抑制できることを見出した。以下の実施形態において、接続不良の発生を抑制した積層型の半導体装置についてさらに詳細に説明する。
（一実施形態）
図１０は、一実施形態に係る実装構造体の断面構成を示している。積層型の半導体装置１０がプリント基板電極１５を有するプリント基板１１の上面に搭載されている。半導体装置１０は、第２の半導体装置３０が第１の半導体装置２０の上に積層されている。
第２の半導体装置３０は、第２の配線基板３１と、第２の電極３５と、装置間接続端子であるはんだボール３７とを有している。第２の配線基板３１は、一般にインターポーザと呼ばれる配線パターン（不図示）が形成された基板である。
第２の配線基板３１の上面の中央部には、第２の半導体素子３３が接着材３２を介して搭載されている。本実施形態においては、第２の半導体素子３３は第２の配線基板３１の上にワイヤボンディング実装されている。第２の半導体素子３３の周縁部には電極端子（図示せず）が設けられており、第２の配線基板の上面に形成された配線パターンとワイヤ（図示せず）により接続されている。第２の半導体素子３３及びワイヤは、第２の配線基板３１の上に形成された封止樹脂３９により封止されている。
第２の配線基板３１の下面には、第２の電極３５が形成されている。第２の電極３５には、装置間接続端子であるはんだボール３７が接続されている。第２の電極３５は、第２の配線基板３１の下面の周縁部分に格子状に設けられている。このように、第２の電極３５と第２の半導体素子３３とが重ならないように配置することにより、第２の電極３５と第２の半導体素子とが重なる位置に配置されている場合と比べて、第２の半導体装置３０の厚さを薄くすることができる。
第１の半導体装置２０は、第１の配線基板２１の上面の中央部に、第１の半導体素子２３がフリップチップ実装等により搭載されている。第１の配線基板２１は、上面に形成された第１の電極２５と、下面に形成された基板接続電極２６とを有している。第１の電極２５と基板接続電極２６とは第１の配線基板２１内に形成された配線（図示せず）により接続されている。また、第１の半導体素子２３と第１の電極２５及び基板接続電極２６との間も配線により接続されている。第１の電極２５は、第１の半導体素子２３の周囲における第２の半導体装置３０の第２の電極３５と対応する位置に設けられている。基板接続電極２６は格子状に配置され、各基板接続電極２６には基板接続端子であるはんだボール２７が接続されている。
第１の半導体装置２０のはんだボール２７は、プリント基板１１に設けられたプリント基板電極１５と接続されている。第２の半導体装置３０のはんだボール３７は、第１の半導体装置２０の第１の電極２５と接続されている。
図１１（ａ）及び（ｂ）は、第１の電極２５の周囲を拡大して示しており、（ａ）は平面構成を示し、（ｂ）は（ａ）のXIｂ−XIｂ線における断面構成を示している。図１１に示すように、第１の配線基板２１の上面を覆うように絶縁層２９が形成されている。絶縁層２９は、第１の電極２５の一部を露出する開口部２９ａを有している。図１１においては、第１の電極２５と開口部２９ａとは、平面形状及び面積が等しい。また、第１の電極２５と開口部２９ａとは、互いに４５°ずれて重なるように配置されている。このため、開口部２９ａの面積は、第１の電極２５における開口部２９ａから露出した部分の面積よりも大きくなる。つまり、開口部２９ａは第１の電極２５の一部と、第１の配線基板２１における第１の電極２５が形成されていない部分とを露出する。また、第１の電極２５は、一部が絶縁層２９に覆われた状態となる。
第１の電極２５と開口部２９ａとをこのように配置することにより、以下のような効果が得られる。図１２（ａ）〜（ｃ）は、第１の半導体装置２０と第２の半導体装置３０とを接続する工程を示している。まず、図１２（ａ）に示すように、熱が加わることにより接続補助材５１の作用により、第１の電極２５の表面及びはんだボール３７の表面に形成された酸化膜が除去される。次に、図１２（ｂ）に示すように溶融したはんだボール３７により接続補助材５１が押しのけられる。本実施形態においては、接続補助材５１は第１の電極２５と絶縁層２９との間のスペースに拡がり、第１の電極２５の上に接続補助材５１が残存しにくい。このため、図１２（ｃ）に示すように、はんだボール３７と第１の電極２５とが容易に接触し、第１の半導体装置２０と第２の半導体装置３０との間における接続不良の発生を抑制できる。
また、第１の電極２５は一部が絶縁層２９に覆われている。このため、第１の電極２５の全体が開口部２９ａから露出している場合と比べ、第１の電極２５と第１の配線基板２１との密着性を向上させることができる。従って、第１の半導体装置２０と第２の半導体装置３０との接続部の信頼性が向上するという効果も得られる。
なお、はんだボール３７により接続補助材５１が押しのけられる際に、接続補助材５１が逃げるスペースがあれば、はんだボール３７と第１の電極２５との接触が容易となる。このため、図１３（ａ）に示すように第１の電極２５と開口部２９ａとが並行にずれて重なるように配置してもよい。また、図１３（ｂ）に示すように４隅が円形状にふくれた平面形状の開口部２９ａを形成してもよい。また、第１の電極２５の平面形状は方形状である必要はない。例えば、図１３（ｃ）に示すように、円形状の第１の電極２５と円形状の開口部２９ａとを組み合わせてもよい。また、図１３（ｄ）に示すように円形状の第１の電極２５と方形状の開口部２９ａとを組み合わせてもよい。方形状の第１の電極２５と円形状の開口部２９ａとを組み合わせることも可能である。
以上のように、押しのけられた接続補助材５１が逃げるスペースを開口部２９ａ内に設けることにより、アスペクト比が大きい場合にも、接続不良の発生率を抑えることが可能となる。また、接続補助材５１が逃げるスペースを開口部２９ａ内に設けなくても、開口部２９ａのアスペクト比を小さくすれば開口部２９ａの外へ接続補助材５１を容易に逃がすことができるので接続不良の発生率を低減できる。しかし、開口部２９ａのアスペクト比は絶縁層２９の厚さ及び第１の電極２５のサイズ等によって制限を受けるため、アスペクト比を０．１２以下にすることが困難な場合もある。図１４に示すような構成とすることにより絶縁層の厚さを確保しつつ接続補助材を開口部の外へ逃がすことが可能となる。
図１４に示す、変形例においては、絶縁層２９を第１の配線基板側から順次形成した第１の層２９Ａと第２の層２９Ｂとにより形成している。また、第１の層２９Ａには下部開口部２９ｂを形成し、第２の層２９Ｂには下部開口部２９ｂを露出する上部開口部２９ｃを形成している。上部開口部２９ｃの幅ｗ２は下部開口部２９ｂの幅ｗ１よりも大きい。このため、上部開口部２９ｃが露出する部分の面積は下部開口部２９ｂの面積よりも大きい。つまり、上部開口部２９ｃは下部開口部２９ｂとその周囲の第１の層２９Ａの上面とを露出している。このような構成とすることにより、図１５に示すように、はんだボール３７により押しのけられた接続補助材５１は、第１の層２９Ａの上へ拡がり、さらに第２の層２９Ｂの上へと拡がる。このため、第１の電極２５の上に接続補助材５１が残存しにく、第１の半導体装置２０と第２の半導体装置３０との間における接続不良の発生を抑制できる。この場合において、下部開口部２９ｂのアスペクト比は０．１２以下とすることが好ましい。
本変形例において、第１の電極２５、下部開口部２９ｂ及び上部開口部２９ｃは平面形状が同じであってもよい。例えば、第１の電極２５、下部開口部２９ｂ及び上部開口部２９ｃをすべて平面形状は方形状又は円形状とすることができる。また、第１の電極２５、下部開口部２９ｂ及び上部開口部２９ｃのうちの少なくとも１つが異なる平面形状を有していてもよい。
さらに、図１６に示すように、第１の電極２５における開口部２９ａから露出した部分に凸部２５ａを設けてもよい。凸部２５ａは例えば、印刷法等を用いてはんだにより形成すればよい。この場合には、図１６（ａ）に示すように凸部２５ａは一般的に半球状となる。また、電気めっき法等を用いて銅又はスズ等により形成してもよい。この場合には、図１６（ｂ）に示すように凸部２５ａは一般的に直方体状又は円柱状となる。しかし、必ずしも凸部２５ａをこのような形状とする必要はなく、凸部２５ａの上端部が絶縁層２９の上面よりも突出していればよい。また、凸部２５ａの上端部が絶縁層２９の上面よりも突出していない場合であっても、凸部２５ａの上端部から絶縁層２９の上面までの距離を凹部２５ａの幅で割った値が０．１２以下であれば、凹部２９ａのアスペクト比を小さくした場合と同様に接続不良を低減できる。
本変形例において、第１の電極２５及び開口部２９ａの平面形状は、方形状又は円形状とすることができる。また、第１の電極２５及び開口部２９ａは互いに異なる平面形状を有していてもよい。
本実施形態及び変形例において、第１の電極２５は、例えば、順次形成されたニッケルめっき層と金めっき層との積層体、ニッケルめっき層とパラジウムめっき層と金めっき層との積層体等とすればよい。また、スズと鉛との合金又はスズと銀と銅との合金等により形成してもよく、第１の配線基板２１に形成された配線パターンの所定の位置に、フラックス処理を施すことにより形成してもよい。
また、２つの半導体装置を積層する例を示したが、３つ以上の半導体装置を積層する場合にも適用することができる。本実施形態及び変形例の半導体装置は、プリスタック方式においても、オンボードスタック方式においても有用である。各半導体装置は２つ以上の半導体素子を搭載していてもよい。半導体素子の搭載方法は、ワイヤボンディング法であっても、フリップチップ法であってもよい。
本発明に係る半導体装置は、半導体装置間における接続不良の発生を抑制し、接続信頼性が高い積層型の半導体装置を実現でき、特に複数の半導体装置が積層された積層型の半導体装置等として有用である。
１０ 半導体装置
１１ プリント基板
１５ プリント基板電極
２０ 第１の半導体装置
２１ 第１の配線基板
２３ 第１の半導体素子
２５ 第１の電極
２５ａ 凸部
２６ 基板接続電極
２７ はんだボール
２９ 絶縁層
２９Ａ 第１の層
２９Ｂ 第２の層
２９ａ 開口部
２９ｂ 下部開口部
２９ｃ 上部開口部
３０ 第２の半導体装置
３１ 第２の配線基板
３３ 第２の半導体素子
３４ 接着材
３５ 第２の電極
３７ はんだボール
３９ 封止樹脂
５１ 接続補助材
１２０ 第１の半導体装置
１２１ 第１の配線基板
１２３ 第１の半導体素子
１２５ 第１の電極
１２５ａ 凸部
１２７ はんだボール
１２９ 絶縁層
１２９ａ 開口部
１３０ 第２の半導体装置
１３１ 第２の配線基板
１３３ 第２の半導体素子
１３４ 接着材
１３５ 第１の電極
１３７ はんだボール
１３９ 封止樹脂
１４１ 固定治具
１５１ 接続補助材
１６１ スキージ
１６２ スキージ台

Claims (8)

  1. 第１の半導体装置及び該第１の半導体装置の上に積層された第２の半導体装置を備え、
    前記第１の半導体装置は、第１の配線基板、該第１の配線基板の上面に設けられた第１の半導体素子、前記第１の配線基板の上面に設けられた第１の電極及び前記第１の配線基板の上面に設けられ、前記第１の電極の一部を露出する開口部を有する絶縁層を有し、
    前記第２の半導体装置は、第２の配線基板、該第２の配線基板の上面に設けられた第２の半導体素子、前記第２の配線基板の下面に設けられた第２の電極及び前記第２の電極と接続された装置間接続端子を有し、
    前記第１の電極における前記開口部から露出した部分の面積は、前記開口部の面積よりも小さいことを特徴とする半導体装置。
  2. 前記第１の電極と前記開口部とは、平面形状及び面積が同一であり、
    前記開口部は、前記第１の電極の一部と前記第１の配線基板における前記第１の電極が形成されていない部分とを露出するように形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の電極と前記開口部とは、平面形状及び面積の少なくとも一方が互いに異なっていることを特徴とする請求項１に記載の半導体装置。
  4. 第１の半導体装置及び該第１の半導体装置の上に積層された第２の半導体装置を備え、
    前記第１の半導体装置は、第１の配線基板、該第１の配線基板の上面に設けられた第１の半導体素子、前記第１の配線基板の上面に設けられた第１の電極及び前記第１の配線基板の上面に設けられ、前記第１の電極の一部を露出する開口部を有する絶縁層を有し、
    前記第２の半導体装置は、第２の配線基板、該第２の配線基板の上面に設けられた第２の半導体素子、前記第２の配線基板の下面に設けられた第２の電極及び前記第２の電極と接続された装置間接続端子を有し、
    前記絶縁層は、前記第１の配線基板側から順次積層された第１の層及び第２の層を有し、
    前記開口部は、前記第１の層に形成された下部開口部と前記第２の層に形成された上部開口部とにより形成され、
    前記上部開口部の幅は、前記下部開口部の幅よりも大きいことを特徴とする半導体装置。
  5. 前記下部開口部のアスペクト比は、０．１２以下であることを特徴とする請求項４に記載の半導体装置。
  6. 第１の半導体装置及び該第１の半導体装置の上に積層された第２の半導体装置を備え、
    前記第１の半導体装置は、第１の配線基板、該第１の配線基板の上面に設けられた第１の半導体素子、前記第１の配線基板の上面に設けられた第１の電極及び前記第１の配線基板の上面に設けられ、前記第１の電極の一部を露出する開口部を有する絶縁層を有し、
    前記第２の半導体装置は、第２の配線基板、該第２の配線基板の上面に設けられた第２の半導体素子、前記第２の配線基板の下面に設けられた第２の電極及び前記第２の電極と接続された装置間接続端子を有し、
    前記第１の電極は、上端部が前記絶縁層の上面よりも突出した凸部を有していることを特徴とする半導体装置。
  7. 前記凸部の上端部は、前記絶縁層の上面から１０μｍ以上突出していることを特徴とする請求項６に記載の半導体装置。
  8. 前記凸部は、はんだ、銅又はスズからなることを特徴とする請求項６に記載の半導体装置。
JP2009240508A 2009-10-19 2009-10-19 半導体装置 Expired - Fee Related JP5525793B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009240508A JP5525793B2 (ja) 2009-10-19 2009-10-19 半導体装置
PCT/JP2010/001553 WO2011048717A1 (ja) 2009-10-19 2010-03-05 半導体装置
US13/397,892 US8698309B2 (en) 2009-10-19 2012-02-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009240508A JP5525793B2 (ja) 2009-10-19 2009-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2011086873A true JP2011086873A (ja) 2011-04-28
JP5525793B2 JP5525793B2 (ja) 2014-06-18

Family

ID=43899962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009240508A Expired - Fee Related JP5525793B2 (ja) 2009-10-19 2009-10-19 半導体装置

Country Status (3)

Country Link
US (1) US8698309B2 (ja)
JP (1) JP5525793B2 (ja)
WO (1) WO2011048717A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247344A (ja) * 2012-05-29 2013-12-09 Canon Inc 積層型半導体装置
JP2015170854A (ja) * 2014-03-05 2015-09-28 インテル・コーポレーション Ｔｍｉ相互接続の歩留まりを高めるパッケージ構造

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160029486A1 (en) * 2014-07-24 2016-01-28 Samsung Electro-Mechanics Co., Ltd. Solder joint structure and electronic component module including the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299342A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd バンプ電極及びその製造方法
JP2002026056A (ja) * 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
JP2008270303A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 積層型半導体装置
JP2009170892A (ja) * 2008-01-11 2009-07-30 Qimonda Ag ハンダ接点およびその形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
TWI278081B (en) * 2005-12-22 2007-04-01 Siliconware Precision Industries Co Ltd Electronic carrier board and package structure thereof
JP4654971B2 (ja) * 2006-05-19 2011-03-23 日立電線株式会社 積層型半導体装置
JP4917874B2 (ja) * 2006-12-13 2012-04-18 新光電気工業株式会社 積層型パッケージ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299342A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd バンプ電極及びその製造方法
JP2002026056A (ja) * 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
JP2008270303A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 積層型半導体装置
JP2009170892A (ja) * 2008-01-11 2009-07-30 Qimonda Ag ハンダ接点およびその形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247344A (ja) * 2012-05-29 2013-12-09 Canon Inc 積層型半導体装置
JP2015170854A (ja) * 2014-03-05 2015-09-28 インテル・コーポレーション Ｔｍｉ相互接続の歩留まりを高めるパッケージ構造

Also Published As

Publication number Publication date
WO2011048717A1 (ja) 2011-04-28
JP5525793B2 (ja) 2014-06-18
US20120146244A1 (en) 2012-06-14
US8698309B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
US20110193223A1 (en) Semiconductor device, chip-on-chip mounting structure, method of manufacturing the semiconductor device, and method of forming the chip-on-chip mounting structure
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
JP2013110151A (ja) 半導体チップ及び半導体装置
US9859130B2 (en) Manufacturing method of interposed substrate
JP5404513B2 (ja) 半導体装置の製造方法
JP2009010260A (ja) 半導体装置
JP5525793B2 (ja) 半導体装置
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
TWI444123B (zh) 線路板製作方法及線路板
JP6072510B2 (ja) 半導体装置の製造方法及び半導体装置
JP4737995B2 (ja) 半導体装置
JP2018088505A (ja) 半導体装置およびその製造方法
JP5267540B2 (ja) 半導体装置
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
TWI658557B (zh) 線路載板及其製造方法
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP2012227320A (ja) 半導体装置
JP2004311668A (ja) 半導体装置及び電子装置、ならびに封止用金型
KR101097544B1 (ko) 반도체 패키지 및 그 제조방법
JP4263211B2 (ja) 半導体装置
JP2023092306A (ja) 半導体装置
KR100997792B1 (ko) 반도체 패키지 및 그의 제조방법
KR101500117B1 (ko) 더블 범프 타입 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

LAPS Cancellation because of no payment of annual fees