JP2015170854A - Ｔｍｉ相互接続の歩留まりを高めるパッケージ構造 - Google Patents

Ｔｍｉ相互接続の歩留まりを高めるパッケージ構造 Download PDF

Info

Publication number
JP2015170854A
JP2015170854A JP2015020306A JP2015020306A JP2015170854A JP 2015170854 A JP2015170854 A JP 2015170854A JP 2015020306 A JP2015020306 A JP 2015020306A JP 2015020306 A JP2015020306 A JP 2015020306A JP 2015170854 A JP2015170854 A JP 2015170854A
Authority
JP
Japan
Prior art keywords
solder ball
substrate
solder balls
solder
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015020306A
Other languages
English (en)
Other versions
JP6139578B2 (ja
Inventor
ボニス、トーマス ジェイ． デ
J De Bonis Thomas
ボニス、トーマス ジェイ． デ
メイ、リリア
May Lilia
エス． シズ、ラジェン
S Sidhu Rajen
エス． シズ、ラジェン
ピー． レナヴィカー、ムクル
P Renavikar Mukul
ピー． レナヴィカー、ムクル
エー． ダニ、アシャイ
A Dani Ashay
エー． ダニ、アシャイ
アール． プラック、エドワード
R Prack Edward
アール． プラック、エドワード
エル． デッピシュ、カール
L Deppisch Carl
エル． デッピシュ、カール
エム． プラカシュ、アンナ
M Prakash Anna
エム． プラカシュ、アンナ
（ジュニア）、ジェームス シー． マタヤバス
C Matayabas James Jr
（ジュニア）、ジェームス シー． マタヤバス
ジエピン ザン、ジェイソン
Jieping Zhang Jason
ジエピン ザン、ジェイソン
アール． アラヴァムダン、スリニヴァサ
R Aravamudhan Srinivasa
アール． アラヴァムダン、スリニヴァサ
リン、チャン
Chang Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2015170854A publication Critical patent/JP2015170854A/ja
Application granted granted Critical
Publication of JP6139578B2 publication Critical patent/JP6139578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

【課題】ＴＭＩ（Ｔｈｒｏｕｇｈ Ｍｏｌｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ）相互接続の歩留まりを高めるパッケージ構造を提供する。【解決手段】下部基板５０２と、該基板上に配置されたモールド化合物５０６とを含む。半導体ダイ５０７は、モールド化合物内に埋め込まれ、基板上の複数の領域に電気的に結合される。複数の下部はんだボール５２１は基板上の半導体ダイの周りに配置され、表面にソリッドコーティング（融剤材料５３４）を有する。ソリッドコーティングは、はんだボールと他のはんだボールとの融合を促進する浄化剤を含む。複数のはんだボール及びそれぞれのソリッドコーティングを露出させる複数のビアのそれぞれは、モールド化合物に形成される。モールド化合物のアウターエッジは、複数のビア及び半導体ダイの間のモールド化合物の複数の領域よりも小さい厚さを有する。【選択図】図５

Description

本発明の分野は概して半導体ダイパッケージングに関し、より詳細には、ＴＭＩ相互接続の歩留まりを高めるパッケージ構造に関する。
ＴＭＩ（Ｔｈｒｏｕｇｈ Ｍｏｌｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ）と称されるパッケージング技術は、一般に、２つの別々にパッケージ（ｐａｃｋａｇｅｄ）ダイを、他の大型のオーバーオールパッケージ内に緊密に統合することを達成するべく、小型（例えばモバイル）の複数の機器に使用される。
図１はパッケージオンパッケージ（ＰｏＰ）構造におけるＴＭＩ構造の例を示す。ここで、第１パッケージダイ１０１は、カプセル化エポキシモールド化合物１０６の複数のビア１０５それぞれの内の複数の融合はんだボール１０４を介して大型のパッケージ１０３の基板１０２に電気的に接続されている。第２半導体ダイ１１４はモールド化合物１０６内に存在し、結果として、第２半導体ダイ１１４もまた「パッケージ」（ｐａｃｋａｇｅｄ）とみなされる。従って全体構造は第１パッケージダイを第２パッケージダイの直上に緊密に統合する。
共通の適用において、第１パッケージダイ１０１はメモリチップであり、ボトム半導体ダイ１１４は１または複数の処理コア、メモリコントローラ、及び、無線インターフェースユニット及びディスプレイインターフェースユニットなどの多様な入出力ユニットを有するＳｏＣ（Ｓｙｓｔｅｍ‐ｏｎ‐Ｃｈｉｐ）である。メモリチップは、複数のメモリインタフェース入出力に接続された領域１０９に結合された、複数の融合はんだボール１０４及び基板１０２内の複数の電気的トレースを介して、ＳｏＣのメモリコントローラのメモリインタフェースに電気的に結合されている。
電源及びグランドはまた、オーバーオールパッケージ１０３の複数のはんだボール１１０に対し、下部基板１０２を介して複数のトレースにより結合された複数の他の融合はんだボール１０４を介し、パッケージメモリチップ１０１に供給される。ＳｏＣと、オーバーオールパッケージ１０３の外側のシステムとの間のシグナリング（例えばディスプレイへの／からのシグナリング、無線アンテナ回路への／からのシグナリング）は、複数の対応領域１０９及び複数のはんだボール１１０の間における、下部基板１０２内の複数のトレースによって搬送される。
図２Ａ及び図２Ｂは、第１パッケージダイ２０１を下部基板２０２に取り付ける従来技術の方法を示す（図示を簡単にする目的で、図１における様々な詳細は、残りの複数の図面から省略されている）。図２Ａで見られるように、下部基板２０２は、元々製造されたように、複数の下部はんだボール２２０を含む。第１パッケージダイ２０１は同様に複数の上部はんだボール２２１を含む。第１パッケージダイ２０１の複数の上部はんだボール２２１は、第１パッケージダイ２０１を下部基板２０２に取り付ける間に複数のはんだボール２２０、２２１の濡れ及び融合を促進するべく融剤２２３を含む。第１パッケージダイ２０１を下部基板２０２に取り付ける目的で、第１パッケージダイ２０１は始めに下部基板２０２の上方に向けられ、その結果、複数の上部はんだボール２２０は複数の下部はんだボール２２１の上方で並べられる。
図２Ｂで見られるように、次に、理想的には融剤２２３を間に位置させた状態で複数のはんだボール２２０が複数のはんだボール２２１と近接してコンタクトするよう、第１パッケージダイ１０１が下げられる。融合の促進剤として作用する融剤２２３と一緒に複数のはんだボール２２０、２２１をリフローするべく、高温が加えられる。リフロー及び高温の除去後に、複数のはんだボール２２０、２２１は融合されて複数の融合はんだボールを形成する。
図３Ａ及び図３Ｂは、図２Ａ及び図２Ｂの処理で生じていた問題を示す（図３Ａ及び図３Ｂのより精巧なパッケージは、パッケージのエッジに沿って複数のはんだボールペアの１より多い列を有することに注意されたい）。図３Ａで見られるように、はんだボールピッチの許容範囲、はんだボールの形の違い／欠陥、モールド化合物３０６の上面の平坦性の違い／欠陥、第１パッケージダイ３０１の下面の平坦性の欠陥などのいくつか／全てに起因して、図２Ｂに示したような複数のはんだボール２２０および２２１の間の前述の「コンタクト」は、複数のはんだボールコンタクトペアの１００％を越えては生じない。代わりに、図３Ａに示されるように、少なくとも下部基板３０２上への第１パッケージ半導体ダイ３０１の初期配置の間に、いくつかのはんだボールペア３２０_１、３２１_１は適切なコンタクトを形成し、一方で、他の複数のはんだボールペア３２０_２、３２１_２は適切なコンタクトを（或いは如何なるコンタクトも）形成しない。
図３Ｂで見られるように、高温リフローの間に、コンタクトしている複数のはんだボールペア３２０_１、３２０_１の軟化及び変形に少なくとも部分的に起因して、一般的に第１パッケージ半導体ダイ３０１が下部基板１０２に近接するように圧迫し、これは、互いにコンタクトしていない複数のはんだペア３２０_２、３２１_２を最終的にコンタクトさせる効果を持ちうる。しかしながら、リフロー処理の開始時点での元々のコンタクトの欠如及び／または複数のはんだボール３２０_２、３２１_２へのコンタミネーションは、上部はんだボール３２０_２に形成された融剤３２３による、下部はんだボール３２１_２の濡れを不十分にし得る。
特に、リフロー処理の間に、コンタクトしていない複数のはんだボールペア３２０_２、３２１_２が最終的に互いにコンタクトする前に、長過ぎる時間が経過すると、上部はんだボール３２０_２の融剤３２３は（高いリフロー温度に起因して）組成上、劣化する。このように、コンタクトが最終的に形成されるまでに、もはや融剤３２３は下部はんだボール３２１_２を適切に浄化することができない。従って、２つのはんだボール３２１_２、３２２_２は融合せず、電気的及び物理的に悪い接続をもたらす。
更に、図３Ｂで見られるように、第１パッケージ半導体ダイ３０１が下部基板３０２の側に下方へ圧迫するときに、第１パッケージダイ３０１の底部は、モールド化合物３０６のアウターエッジ３２５とコンタクトを形成することができ、第１パッケージ半導体ダイ３０１及びモールド化合物３０６の間で前から存在している複数の開口３２６（図３Ａ参照）を「ふさぐ」、さもなければ「密封する」ことができる。これらの複数の開口３２６は、加えられた熱を複数のはんだボール３２０、３２１に容易に到達させて複数のはんだボール３２０、３２１を軟化させる。しかしながら、コンタクトしていた複数のはんだボール３２０_１、３２１_１の軟化及び変形の後に、モールド化合物３０６上への第１半導体パッケージ３０１の落ち込みと、開口３２６の密封は、同様に、加えられた熱が複数のはんだボール３２０、３２１に到達するための経路を密封する。結果として、まさにコンタクトしようとする複数のはんだボール３２０_２、３２１_２に加えられる熱が少なくなる。複数のはんだボール３２０_２、３２１_２に少ない熱を加えると、それらの成功裏な融合の問題をさらに悪化させると考えられる。
本発明は例として示され、添付の複数の図面に限定されない。図面において、同様の参照符号は類似要素を示す。
パッケージ‐オン‐パッケージ構造の従来技術を示す図である。 パッケージ‐オン‐パッケージ構造における上部パッケージダイの取り付けを示す図である。 パッケージ‐オン‐パッケージ構造における上部パッケージダイの取り付けを示す図である。 パッケージ‐オン‐パッケージ構造におけるＴＭＩ相互接続の問題を示す図である。 パッケージ‐オン‐パッケージ構造におけるＴＭＩ相互接続の問題を示す図である。 パッケージ‐オン‐パッケージ構造における上部パッケージ半導体ダイを取り付けるための方法論を示す図である。 パッケージ‐オン‐パッケージ構造における上部パッケージ半導体ダイを取り付けるための方法論を示す図である。 複数の下部はんだボールに配置された融剤を有するパッケージ‐オン‐パッケージ基板の下部を示す図である。 図５の構造を形成するための方法を示す図である。 図５の構造を形成するための方法を示す図である。 図５の構造を形成するための方法を示す図である。 図５の構造を形成するための方法を示す図である。 図５の構造を形成するための方法を示す図である。 上部エッジのモールド化合物材料を除去するための異なる実施形態を示す図である。 上部エッジのモールド化合物材料を除去するための異なる実施形態を示す図である。 上部エッジのモールド化合物材料を除去するための異なる実施形態を示す図である。 上部エッジのモールド化合物材料を除去するための異なる実施形態を示す図である。
図３Ａ、図３Ｂに関して従来技術で説明した問題の解決法は、高温リフローの開始時点では上部はんだボールの融剤と初めにコンタクトしていない場合であっても、高温リフローの間に下部はんだボールが適切に浄化されるように、下部はんだボールに対していくつかの形態の融剤を適用することである。
図４Ａ及び図４Ｂは、従来技術の図３Ａから図３Ｂに存在した元々の問題と直接比較可能な新たなアプローチの一例を示す。
図４Ａでまた見られるように、少なくとも下部基板４０２上への第１パッケージ半導体ダイ４０１の初期配置の間に、はんだボールピッチの許容範囲、はんだボールの形の違い／欠陥、モールド化合物４０６の上面の平坦性の違い／欠陥、第１パッケージダイ４０１の下面の平坦性の違い／欠陥などのいくつか／全てに起因して、いくつかのはんだボールペア４２０_２、４２１_２は適切なコンタクトを（或いは如何なるコンタクトも）形成しない。
しかしながら、高温リフローの間に、元々コンタクトしていない複数のはんだボールペア４２０_２、４２１_２の上部はんだボール４２０_２と下部はんだボール４２１_２の両方は、適切に濡れる。より詳細には、上部はんだボール４２０_２上の融剤４２３は上部はんだボール４２０_２を濡らし、下部はんだボール４２１_２上の融剤４２４は下部はんだボール４２１_２を濡らす。改めて、濡れは、複数のはんだボールの間にコンタクトが形成されたときにそれらが適切に融合するよう、複数のはんだボールの複数の表面を浄化する（例えば表面に形成された酸化物を除去する）効果を有する。
図４Ｂを参照すると、コンタクトしている複数のはんだボールペア４２０_１、４２０_１の変形に少なくとも部分的に起因して、第１パッケージ半導体ダイ４０１は下部基板４０２に近接するように圧迫する。圧迫は、前にはコンタクトしていなかった複数のはんだペア４２０_２、４２１_２を最終的にコンタクトさせる。しかしながら、元々コンタクトしていなかった複数のはんだボール４２０_２、４２１_２は、互いにコンタクトしていない間に、融剤コーティング４２３、４２４の濡れ作用によって適切に浄化されているため、適切に融合して適切な接合を形成する。
ここで、融剤材料は、高温リフロー処理が一度開始するとはんだボールの表面を浄化することができる有効期間が限られている。図３Ｂの従来技術の処理において、下部はんだボール３２１_２は、融剤がこの限られた有効期限内である間に、全ての融剤への接近が否定されていた。このように下部はんだボール３２１_２は適切に浄化されなかった。対照的に、図４Ｂのアプローチにおいて、下部はんだボール４２１_２には、有効期限内の融剤材料が設けられている。このように、下部はんだボール４２１_２は、適切に浄化され、上部はんだボール４２０_２との良好な接続が形成される。複数の融合されたはんだボールペアは、上部はんだボールに適用されたコーティングからの材料と、下部はんだボールに適用されたコーティングからの材料とを含む。
図５は、パッケージ半導体ダイ５０１と、モールドを通る相互接続のための複数の下部はんだボール５２１を有する下部基板５０２の実施例を示す。ここで、単なる一例として、パッケージ半導体ダイ５０１は、他のパッケージダイのアタッチメントを含むべくさらに処理されて、上述したＰｏＰ構造を形成することができる。図５で見られるように、パッケージ半導体ダイ５０１は、下部基板５０２上でモールド化合物５０６に包まれた半導体ダイ５０７を含む。
下部基板５０２は、任意の標準ＰＣボード材料、例えばパターニングされた複数の銅導体（トレース）と複数の様々な絶縁体との交互の複数層などで形成され得る。複数の絶縁体は、例えばエポキシ及びフィラーであり、フィラーは例えばガラス、シリカまたは他の複数の材料である。一般的に、下部基板５０２は、パッケージダイの電気的デザイン全体に適切なように複数の領域５０９の一部分をＩ／Ｏボール５１０に接続する複数の電気的な内部トレースを有するマルチレイヤー構造である。複数の領域５０９の他の部分は、下部基板５０２の複数の内部トレースを介して複数の下部はんだボール５２１に結合される。複数の下部はんだボール５２１のいくつかの部分もまた、下部基板５０２内のトレースを用いてＩ／Ｏボール５０６に直接に結合されてもよい。
重要なことには、複数の下部はんだボール５２１のそれぞれは、図４Ａ及び図４Ｂに関して上述したように、ＴＭＩ取り付けを促進するべく融剤材料５３４でコートされている。実施形態において、融剤材料５３４の特性は、図５のパッケージダイ構造５０１の全体がその組立後から、上部パッケージダイが取り付けられるときまで曝され得る特定の環境条件に適合すべく特に選択される。特定の状況において、環境条件は長期間の時間だけ存続しても良く、高温が加えられることを含んでも良い。
一例として、図５の構造５０１は、完全なシステムを組み立てるときにＰｏＰ構造の上部パッケージダイを取り付けるシステムメーカに配送され得る。このように、図５の構造５０１は、長期間の時間（例えば製造されたときからシステムメーカに配送されるときまでの間）だけ保管される。更に、いくつかのシステムメーカは、ＴＭＩリフロー取り付け処理の開始より前に、図５の構造５０１に昇温された温度を加えることを好むかも知れない（例えば構造内に含まれる全ての水分の除去）。
従って、様々な実施形態において、複数の下部はんだボール５２１に適用された融剤材料５３４は、長期間の保管期間の後、及び／または、昇温された温度が加えられた後であっても、下部はんだボールをアクティブに浄化する機能を保つように「存続する」ことができるべきである。「存続する」機能は、いくつかの考慮事項を前進させる。
１つの考え得る考慮事項は、長い保管期間の間で融剤材料５３４が「形を保つ」べき、ということである。このように、融剤材料５３４はソリッド（相対的に硬いまたはより粘着性がある）であるべきである。別言すると、融剤材料５３４の粘度が低すぎると、融剤材料５３４が下部はんだボールの側に流れ落ちるので、時間をかけて融剤材料５３４の形が徐々に変化し得る。いくつかの実施形態では、例えば粘度は２５０ポアズより高くなるべきである。
他の考え得る考慮事項は、融剤材料５３４は、（例えば、融剤材料の下方の、下部はんだボールが上方のＴＭＩビアから見えるように）透明であるか、あるいは比較的透明であるべき、ということである。透明性は、例えば、「ビジョニング」機能を有するオートメーション化された製造機器が下部のはんだボールの位置を「見る」か、さもなければ検知することを可能にする。
他の考え得る考慮事項は、融剤材料の「アクティブポテンシャルおよび濡れ特性」（以下単に「アクティブポテンシャル」とする）である。ここで、全ての融剤材料は、上部パッケージダイを取り付けるために行われるＴＭＩリフロー処理のためのウェッティングの間に、下部はんだボールと化学的に反応すると共に下部はんだボールを浄化する複数の作用物質（例えばロジン）から構成されていると言える。従って、ＴＭＩリフローの間に下部はんだボールと所望の反応を行う、これらの作用物質の機能は、融剤材料の「アクティブポテンシャル」の基準である。ここで、パッケージダイが保管されている間に、いくつかの作用物質の割合が無効にされるか、さもなければ効果が無くなる場合には、融剤材料の「アクティブポテンシャル」は、パッケージダイが保管されている間に、時間をかけて低下する。
上部はんだボール３２０_２が最終的に下部はんだボール３２１_２とコンタクトするときまでに、上部はんだボール３２０_２上の融剤材料３２３の「アクティブポテンシャル」が実質的に失われるので、従来技術のセクションで図３Ａ、図３Ｂに関して上述した問題はどうしても生じる。従って、ＴＭＩリフロー処理が開始するときまで、意図された目的のために依然として利用可能な複数の作用物質の十分な組成を維持する融剤材料５３４を選択することが賢明である。
一実施形態によれば、融剤材料の「アクティブポテンシャル」特性は、ＴＭＩリフロー処理の間に用いられる融剤活性温度よりも低い温度、または、構造に加えられる任意の他の昇温された温度（例えばシステムメーカの水分除去ベーク処理）よりも低い温度で複数の作用物質が下部はんだボールと実質的に反応しない融剤材料を用いることにより対処される。例えば、典型的なリフロー処理は、融剤活性化のための１５０℃から１８０℃の範囲の温度での十分な滞留時間をもたらし、次に、はんだ接合形成のための約２４０℃での追加時間をもたらす。融剤材料５３４は、１５０℃未満で下部はんだボールと実質的に反応しない複数の作用物質が選択される。この場合、室温での保管の間での複数の作用物質と下部はんだボールとの反応は無視でき、融剤の「アクティブポテンシャル」は保管の間に実質的に消滅しない。
図６Ａから図６Ｅは、少なくともいくつかの考慮事項を考慮に入れて、下部はんだボールの表面に融剤材料を形成するための処理を示す。再び、図５に示される特定の詳細は、図示の簡単のために削除されている。図６Ａで観察されるように、パッケージダイの製造処理における１つのステージの間に、ダイ６１０及び複数の下部はんだボール６２１は下部基板６０２に貼り合わされ、モールド化合物６０６はダイ６１０及び複数の下部はんだボール６２１をカバーするように付けられる。
図６Ｂに示されるように、高温（例えば２２０℃から２６０℃）が図６Ａの構造に加えられる。金属製の、または金属製のような複数の下部はんだボール６２１は、反応してモールド化合物６０３に対し外側に広がる。一実施形態では、高温は、複数のはんだボールを固相から液相に変化させ、制約されない環境において各はんだボールのサイズを（大気圧での体積で）約４．３％拡大させる。はんだは正の膨張係数を持つ材料であるので、はんだがモールド化合物によって完全にカプセル化されている場合には、固相から液相に変化するときに、加えられた熱及びはんだボールの溶解によってはんだが膨張し、モールド化合物に対して外側への圧力を加える。複数のはんだボール６２１の外側への膨張により加えられる圧力は、複数のはんだボールが存在するモールド化合物６０６内のキャビティのサイズを増加させる。
図６Ｃに示されるように、次に高温が除去され、（例えば液相から固相に戻る相変化の一環として）複数のはんだボールが急速に収縮する。しかしながら、モールド化合物６０６内に形成され、広げられたキャビティは残り、複数の下部はんだボール６２１を囲むモールド化合物６０６内、およびモールド化合物６０６の界面に沿って、複数の開口（「複数のマイクロチャネル」）６４０を形成する。複数のマイクロチャネル６４０は、その後、昇温された任意の温度を加える間に、複数のはんだボール６２１またはモールド化合物６０６にダメージを与えることなく、水分または他の「揮発物」が蒸散するか、さもなければ構造から漏れ出る複数の経路をもたらす。
図６Ｄに示されるように、レーザ６５０が複数の下部はんだボール６２１の上方に複数のビア６４１を形成するために用いられる。レーザ６５０は下部基板６０２まで複数のビアを拡張するために適用され得るが、実施形態においては、レーザは複数のビアを複数の下部はんだボール６２１のウエストの高さ（最も直径が大きくなる点）まで拡張するだけのために適用される。代替的な実施形態は、下部はんだボールのウエストの下方から下部基板６０２までの任意の位置までビアを拡張し得る。さらに拡張して、レーザは、（例えば、濡れるべき領域だけが露出されるように）はんだボールのウエストの上方で適用を中止しても良い。多様な実施形態がビアを所望の深度まで拡張しても良い。典型的な産業分野においては、揮発物の脱出経路をもたらすべく、複数のビア開口は必ず、完全に、または、モールド化合物のほぼ全体の深さで貫通する。複数の実施形態において、このアプローチは、上述したように、複数のマイクロチャネルを形成すべく、はんだボールを拡張することを必要としない。
図６Ｅに示されるように、融剤材料６３４は、次に、複数の下部ボール６２１の上面に付けられる。融剤材料６３４は、ディスペンス（ｄｉｓｐｅｎｓｅ）、印刷、蒸着、ディップ、スプレー、スピンコート、ブラシ（ｂｒｕｓｈ）、スパッタリングなどで付けられ得る。
融剤材料６３４が複数の下部はんだボール６２１に付けられた後、次に、昇温された温度（例えば１２５℃）が融剤材料６３４を硬化させるために加えられる。融剤材料６３４の硬化は、複数の下部はんだボール６２１の表面に付ける目的で融剤６３４の粘度を減らすべく追加された、融剤６３４内の溶媒添加物の除去を手助けする。別言すれば、溶媒添加物によって融剤６３４は、より液体のようになり、順に、複数のはんだボール６２１の表面に融剤６３４を付けることを容易にする。後の硬化は、これらの溶媒添加物を実質的に除去し、順に、上述した第１の考慮事項（融剤材料６３４がソリッドであるべき）と一致して、融剤材料６３４を硬化させる。
ここで、硬化処理の間に使用される、昇温された温度は、実際のＴＭＩリフロー処理の間に使用される複数の温度よりも実質的に低くなるべきである。これにより、融剤５３４におけるロジンまたは他の活性作用物質は、ＴＭＩリフロー処理の間にはんだボールの表面と実質的に反応し、硬化の間には反応しないよう設計され得る。ＴＭＩリフロー処理が２００℃または２００℃より高温（例えば２４０℃）で実行される複数の実施形態において、硬化処理は１２５℃または１２５℃未満の温度で実行され、融剤は、１５０℃未満または１５０℃より高い複数の温度で下部はんだボールと実質的に反応しないよう設計される。
様々な実施形態において、下部はんだボールのコート材料は、面実装産業において現在、評価されている低温メタラギース（ｍｅｔａｌｌｕｒｇｉｅｓ）（約１４０℃の溶融温度）のアセンブリに適応するよう設計され得る。
実施形態において、（例えば下部はんだボールへの融剤の分配（ｄｉｓｐｅｎｓａｔｉｏｎ）の間の）硬化より前に、融剤は、（例えば２０ｗｔ％から９０ｗｔ％の範囲内の）ロジン及び（上述した）溶媒添加物から構成され、分配の間に、融剤のより多様な挙動を促進する。ロジンは、１または複数のロジン系（例えば複数のロジンエステル、水素化ロジン樹脂、二量体化ロジン樹脂、モディファイドロジン樹脂）の組み合わせを含んでも良い。様々な実施形態において、複数の溶媒は、硬化処理温度の間に融剤を空にすることを保証する目的で、６０℃より高い揮発温度を有している。
他の複数の実施形態は、更にアミン及び酸の一方または両方を追加しても良い。当技術分野で知られるように、アミンは、ウェッティングの間にはんだボールの表面の浄化を助け、これにより、融剤の「アクティブポテンシャル」に貢献する他の作用物質として見ることもできる。このように、アミンは硬化温度、または、ＴＭＩリフロー処理で用いられる温度未満で加えられる他の複数の温度で下部はんだボールと反応しないよう設計されるべきである。様々な実施形態において、アミンは、４から２０の炭素（例えばブチルアミン、ヂエチルブチルアミン、ヂメチルヘキシルなど、またはそれらの組み合わせ）を含む、１級、２級及び３級アミンを含んでも良い。
酸もまた、（下部はんだボールと反応してそれを浄化する）融剤の「アクティブポテンシャル」を増やす反応性作用物質として含まれても良い。ここで、より非活性の長鎖ロジンが融剤に含まれる場合には、より活性の短鎖の酸が融剤の反応作用を高めるべく追加され得る。再び、ＴＭＩリフロー処理未満の温度で下部はんだボールと反応しないように、酸が選択されるべきである。様々な実施形態において、２から２０の間の複数の炭素を含むモノ、ヂ、及びトリの複数の炭素酸（例えばグリコール酸、シュウ酸、こはく酸、マロン酸など、またはそれらの組み合わせ）などの有機酸が使用され得る。
図３Ａ、図３Ｂの考察を思い出すと、現在のＴＭＩリフロー取り付け処理の他の問題は、モールド化合物３０６の頂部への第１パッケージ半導体ダイ３０１の落ち込みが熱経路３２６を塞ぎ、元々互いにコンタクトしていない複数のはんだボールペア３２０_２、３２１_２が融合するのをより困難にすることである。
図５は、モールド化合物の上部エッジの材料５２７を除去することで、この問題を修正することを試みる、改善された構造を更に示す。モールド化合物の上部エッジの材料が除去されると、第１パッケージ半導体ダイの位置に関係なく、複数のはんだボールへの複数の不変の熱経路がモールド化合物５０６内に効果的に設計される。つまり、モールド化合物５０６の表面上に第１パッケージ半導体ダイが落ち込むとき、複数のはんだボールへの複数の開いている熱経路は存続し、密閉されない。これにより、第１パッケージ半導体ダイの落ち込みの後に、互いにコンタクトしただけの複数のはんだボールペアに対し、熱が加えられ続け、複数のはんだボールペアの融合を容易にする。
図７Ａから図７Ｄは、モールド化合物のエッジ材料が除去された多様な実施形態を上方から見た透視図である。図示を簡単にするべく、複数のはんだボールに対する複数のビアは図示されていない。図７Ａは、モールド化合物の全ての上部エッジ材料が除去された「完全除去」の実施形態を示す。ここで、領域７０６_Ａ１は、モールド化合物の完全な高さの領域に相当する。一方、領域７０６_Ａ２は上部エッジ材料除去によって低減された高さを有するモールド化合物の複数の領域に相当する。図７Ｂは、上部エッジ材料が複数のコーナー部のみで除去された「コーナー部除去」の実施形態を示す（改めてここで、領域７０６_Ｂ１はモールド化合物の完全な高さの領域に相当する。一方、領域７０６_Ｂ２は、上部エッジ材料除去によって低減された高さを有するモールド化合物の複数の領域に相当する）。図７Ｃは、複数の辺に沿った上部モールド化合物エッジ材料を示す。図７Ｄは、インターステッチパターンを示す。
図７Ｂから図７Ｄの実施形態におけるモールド化合物の複数の内側領域と、モールド化合物の特定の複数のエッジ領域は、依然としてモールド化合物の完全な高さを維持することで、従来技術のアプローチと比較して元々の高さ位置が実質的に変化しない第１パッケージダイに対する複数のスタッドまたは複数の土台として効果的に作用することに留意されたい。
モールド化合物材料は、複数の下部はんだボール上に複数のビアを形成するために用いられるレーザのようなレーザを用いて複数のエッジで除去され得る。このように、上部エッジ材料除去は、図６Ｄに示される処理と等しく実行される。除去される材料の量は、レーザの特質のセッティング（例えば、パワー、周波数、速度および焦点）を変えることで制御され得る。複数のはんだボールのレーザへの追加的な露出は、ボール表面のコンタミネーションのリスクを高める。そのようなコンタミネーションを避ける目的で、複数のはんだボールに最も近いモールドを除去するために低電力レーザが最初に使用され得る。次に、上部エッジ材料除去の深度を増すべく、より高電力のレーザが適用される。
上述の説明は下部はんだボール上の「融剤」の層に焦点を当てたが、ここで説明される教示は、まさに２つのはんだボールの融合をアシストするために用いられる他のタイプのコーティングにも適用され得る。複数の例は、ほんの少し名前を挙げると、オーガニックポリマーネットワークベースコーティング（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅなど）、樹脂／ロジンベース系、粉末ベースコーティング（例えば粉末化された酸及びアミンの複数の混合物）、活性接着フィルム／ラミネート、エラストマ、ソルゲルタイプマトリックス、及びワックスベースコーティングを含む。上述の融剤と同様に、これら複数のタイプのコーティングの何れも、高温ＴＭＩリフロー処理の間に下部はんだボールの表面を浄化するために用いることができ、さらに同時に、低温の硬化処理、または、ＴＭＩリフローより前に行われる他のベーク手順で反応しないように設計されることができる。同様に、これらの同じタイプのコーティングは、長期間の保管の間に実質的に形を維持するべく、上述の教示と整合して十分に硬く形成され得る。
ことによると、ここで説明されたコーティング材料は、さらに最適化されて、融剤に浸すことのできる上部はんだボール、または、現在、上部コンポーネント（例えばメモリ）をＴＭＩを用いて取り付けるために用いられているはんだペーストの必要を無くし、かつ／または、マウント処理を上部はんだボールによって複数のＴＭＩボール上に運ばれる融剤の量及び／または「グッドネス」に敏感ではなくする。
最後に、上述の説明は「複数のはんだボール」の使用に向けられていたが、複数の他の接続性構造を用いる複数の処理が本願の教示から利益を得ることができる。このように、融剤材料は、多量の金属製の及び／または金属製のような導体材料（例えばはんだ、銅、導電性ポリマ、はんだでコートされた銅、はんだでコートされた導電性ポリマ）で形成された、任意の下側の接続性の形体（例えばボール、柱または複数のパッド）に適用できると考えられる。
上述の明細事項において、本発明は、その特定の例示的な実施形態に関連して説明された。しかしながら、添付の特許請求の範囲で説明される本発明の広い精神および範囲から逸脱することなく、様々な変更及び変化がなされ得ることは明らかである。従って、明細書及び図面は、限定的な意図ではなく例示であるとみなされるべきである。

Claims (25)

  1. 基板と、
    前記基板上に配置されたモールド化合物と、
    前記モールド化合物内に埋め込まれるとともに前記基板上の複数の領域に電気的に結合された半導体ダイと、
    前記基板上で前記半導体ダイの周りに配置された複数のはんだボールと、
    前記モールド化合物に形成された複数のビアと
    を備え、
    前記複数のはんだボールのそれぞれは、当該はんだボールと他のはんだボールとの融合を促進する浄化剤を含むソリッドコーティングを表面に有し、
    前記複数のビアのそれぞれは、前記複数のはんだボールと、前記複数のはんだボールのそれぞれの前記ソリッドコーティングとを露出させる装置。
  2. 前記ソリッドコーティングの前記浄化剤は、前記はんだボールが他のはんだボールと融合する温度未満の温度で、前記はんだボールと実質的に反応しない請求項１に記載の装置。
  3. 前記ソリッドコーティングは、溶媒をさらに含み、
    前記浄化剤は、前記溶媒が気化する温度で前記はんだボールと実質的に反応しない請求項１または２に記載の装置。
  4. 前記ソリッドコーティングの前記浄化剤は、１５０℃の温度未満で前記はんだボールと実質的に反応しない請求項１から３の何れか１項に記載の装置。
  5. 前記複数のはんだボールと前記モールド化合物との間の複数のマイクロチャネルをさらに備える請求項１から４の何れか１項に記載の装置。
  6. 前記複数のはんだボールは、前記モールド化合物における複数の大型キャビティのそれぞれの中に存在し、
    前記複数のマイクロチャネルは、前記複数のはんだボールと前記複数の大型キャビティとの間の複数のスペースのそれぞれに相当する請求項５に記載の装置。
  7. 前記浄化剤がロジンである請求項１から６の何れか１項に記載の装置。
  8. 前記ソリッドコーティングがアミン及び酸の一方または両方を含む請求項１から７の何れか１項に記載の装置。
  9. 前記ソリッドコーティングは、オーガニックポリマーネットワーク、粉末ベースのソリッドコーティング、活性接着フィルム、エラストマ及びワックスからなるグループから選択される請求項１から８の何れか１項に記載の装置。
  10. 前記モールド化合物の複数のアウターエッジは、前記半導体ダイに隣接する、前記モールド化合物の複数の領域よりも厚さが小さい請求項１から９の何れか１項に記載の装置。
  11. 基板と、
    前記基板上に配置されたモールド化合物と、
    前記モールド化合物内に埋め込まれるとともに前記基板上の複数の領域に電気的に結合された半導体ダイと、
    前記モールド化合物内に埋め込まれた前記半導体ダイ上に配置されたパッケージ半導体ダイと、
    前記基板上で、前記モールド化合物内に埋め込まれた前記半導体ダイの周りに配置された、複数の融合されたはんだボールペアと、
    前記複数の融合されたはんだボールペアが存在する前記モールド化合物にそれぞれ形成された複数のビアと
    を備え、
    各はんだボールペアの第１はんだボールは前記パッケージ半導体ダイのパッケージの一部であり、各はんだボールペアの第２はんだボールは、前記基板上の領域に形成されており、
    前記複数の融合されたはんだボールペアは、元々は前記第１はんだボールに適用されていた第１コーティングからの第１の材料を含むと共に、元々は前記第２はんだボールに適用されていた第２コーティングからの第２材料を含む装置。
  12. 前記複数の融合されたはんだボールペアの前記第２はんだボールと前記モールド化合物との間のマイクロチャネルをさらに備える請求項１１に記載の装置。
  13. 前記複数の融合されたはんだボールペアの前記第２はんだボールは、前記モールド化合物における大型キャビティの中に存在し、
    前記マイクロチャネルは、前記第２はんだボールと前記大型キャビティとの間のスペースのそれぞれに相当する請求項１２に記載の装置。
  14. 前記第２材料は、元々は前記第２はんだボールに適用されていたロジンベースの融剤からのものである請求項１１から１３の何れか１項に記載の装置。
  15. 前記第２材料は、
    元々は前記第２はんだボールに適用されていたオーガニックポリマーネットワーク、
    元々は前記第２はんだボールに適用されていた粉末ベースのソリッドコーティング、
    元々は前記第２はんだボールに適用されていた活性接着フィルム、
    元々は前記第２はんだボールに適用されていたエラストマ、及び、
    元々は前記第２はんだボールに適用されていたワックス
    からなるグループから選択される請求項１１から１４の何れか１項に記載の装置。
  16. 前記モールド化合物の複数のアウターエッジは、前記半導体ダイに隣接する、前記モールド化合物の複数の領域よりも厚さが小さい請求項１１から１５の何れか１項に記載の装置。
  17. 基板と、
    前記基板上に配置されたモールド化合物と、
    前記モールド化合物内に埋め込まれるとともに前記基板上の複数の領域に電気的に結合された半導体ダイと、
    前記基板上で前記半導体ダイの周りに配置された複数のはんだボールと、
    前記モールド化合物に形成され、それぞれ前記複数のはんだボールを露出させる複数のビアと
    を備え、
    前記モールド化合物の複数のアウターエッジは、前記モールド化合物における、前記複数のビアと前記半導体ダイとの間の複数の領域よりも厚さが小さい装置。
  18. 前記装置は、パッケージ‐オン‐パッケージ構造の一部である請求項１７に記載の装置。
  19. 基板と、
    前記基板上に配置されたモールド化合物と、
    前記モールド化合物内に埋め込まれるとともに前記基板上の複数の領域に電気的に結合された半導体ダイと、
    前記基板上で前記半導体ダイの周りに配置された複数のはんだボールと、
    前記モールド化合物に形成された複数のビアと
    を備え、
    前記複数のビアのそれぞれは、前記複数のはんだボールと、前記複数のはんだボールのそれぞれのソリッドコーティングとを露出させ、
    複数のマイクロチャネルが前記複数のはんだボールと前記モールド化合物との間に存在する装置。
  20. 前記装置は、パッケージ‐オン‐パッケージ構造の一部である請求項１９に記載の装置。
  21. ダイ、下部はんだボール及びマルチレイヤー基板の上にモールド化合物を形成する段階であって、前記ダイは前記マルチレイヤー基板に結合され、かつ、前記下部はんだボールは前記マルチレイヤー基板に結合されている段階と、
    前記はんだボール上で前記モールド化合物にビアを形成して前記はんだボールを露出させる段階と、
    前記はんだボールの濡れを促進するソリッドコーティングを前記はんだボールの表面に形成する段階と
    を含む方法。
  22. ダイ、下部はんだボール及びマルチレイヤー基板の上にモールド化合物を形成する段階であって、前記ダイは前記マルチレイヤー基板に結合され、前記下部はんだボールは前記マルチレイヤー基板に結合されている段階と、
    昇温された温度を適用して前記はんだボールを固相から液相に変化させると共に、前記はんだボールを膨張させることで、前記モールド化合物が前記はんだボールに対して界面をなす位置で、前記モールド化合物に外向きの圧力を働かせる段階と、
    降温された温度を適用して前記はんだボールを縮ませることで、前記はんだボールと前記モールド化合物の間の、前記昇温された温度で前記モールド化合物が前記はんだボールに対して界面をなした位置でマイクロチャネルを残す段階と、
    前記はんだボール上で前記モールド化合物にビアを形成して前記はんだボールを露出させる段階と
    を含む方法。
  23. ダイ、下部はんだボール及びマルチレイヤー基板の上にモールド化合物を形成する段階であって、前記ダイは前記マルチレイヤー基板に結合され、前記下部はんだボールは前記マルチレイヤー基板に結合されている段階と、
    前記マルチレイヤー基板の周囲で前記モールド化合物の厚さを低減させて、前記周囲での周囲温度が前記はんだボールに到達することを可能にする段階と
    を含む方法。
  24. 前記厚さは、前記周囲の少なくとも１つのコーナー部で低減される請求項２３に記載の方法。
  25. 前記厚さは、前記周囲の少なくとも１つのエッジに沿って低減される請求項２３に記載の方法。
JP2015020306A 2014-03-05 2015-02-04 装置および方法 Active JP6139578B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/198,479 US9613933B2 (en) 2014-03-05 2014-03-05 Package structure to enhance yield of TMI interconnections
US14/198,479 2014-03-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017088851A Division JP6593762B2 (ja) 2014-03-05 2017-04-27 装置および方法

Publications (2)

Publication Number Publication Date
JP2015170854A true JP2015170854A (ja) 2015-09-28
JP6139578B2 JP6139578B2 (ja) 2017-05-31

Family

ID=54018122

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015020306A Active JP6139578B2 (ja) 2014-03-05 2015-02-04 装置および方法
JP2017088851A Active JP6593762B2 (ja) 2014-03-05 2017-04-27 装置および方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017088851A Active JP6593762B2 (ja) 2014-03-05 2017-04-27 装置および方法

Country Status (2)

Country Link
US (2) US9613933B2 (ja)
JP (2) JP6139578B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067839A (ko) * 2016-10-04 2019-06-17 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조를 갖는 양면 라디오-주파수 패키지
KR102463386B1 (ko) * 2017-06-20 2022-11-04 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법
US10573622B2 (en) * 2017-09-29 2020-02-25 Intel Corporation Methods of forming joint structures for surface mount packages
CN108346952B (zh) * 2018-01-25 2020-11-24 番禺得意精密电子工业有限公司 电连接器固持装置
US11201136B2 (en) 2020-03-10 2021-12-14 International Business Machines Corporation High bandwidth module
US11955396B2 (en) * 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008021575A2 (en) * 2006-08-16 2008-02-21 Tessera, Inc. Microelectronic package
JP2008108846A (ja) * 2006-10-24 2008-05-08 Lintec Corp 複合型半導体装置用スペーサーシート、それを用いた半導体パッケージ及び複合型半導体装置の製造方法、並びに複合型半導体装置
WO2009123285A1 (ja) * 2008-04-02 2009-10-08 日立化成工業株式会社 フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置
JP2010205934A (ja) * 2009-03-03 2010-09-16 Panasonic Corp 回路部品内蔵モジュール、および回路部品内蔵モジュールの製造方法
US20110011424A1 (en) * 2009-07-20 2011-01-20 Texas Instruments Incorporated Method for Cleaning Insulating Coats from Metal Contact Surfaces
JP2011086873A (ja) * 2009-10-19 2011-04-28 Panasonic Corp 半導体装置
JP2012216836A (ja) * 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
JP2013143570A (ja) * 2012-01-11 2013-07-22 Samsung Electronics Co Ltd パッケージオンパッケージ装置の製造方法及びこれによって製造された装置
JP2013222966A (ja) * 2012-04-13 2013-10-28 Samsung Electronics Co Ltd 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法
JP2013225638A (ja) * 2012-03-23 2013-10-31 Toshiba Corp 半導体装置
JP2014033084A (ja) * 2012-08-03 2014-02-20 Panasonic Corp 積層パッケージ構造体の製造方法、組み立て装置、および製造システム

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334693B2 (ja) * 1999-10-08 2002-10-15 日本電気株式会社 半導体装置の製造方法
SG99331A1 (en) * 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
US6504242B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US6597575B1 (en) 2002-01-04 2003-07-22 Intel Corporation Electronic packages having good reliability comprising low modulus thermal interface materials
US7036573B2 (en) 2002-02-08 2006-05-02 Intel Corporation Polymer with solder pre-coated fillers for thermal interface materials
US7436058B2 (en) 2002-05-09 2008-10-14 Intel Corporation Reactive solder material
JP4086657B2 (ja) * 2002-12-27 2008-05-14 富士通株式会社 積層型半導体装置
US6841867B2 (en) 2002-12-30 2005-01-11 Intel Corporation Gel thermal interface materials comprising fillers having low melting point and electronic packages comprising these gel thermal interface materials
US7252877B2 (en) 2003-02-04 2007-08-07 Intel Corporation Polymer matrices for polymer solder hybrid materials
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7014093B2 (en) 2003-06-26 2006-03-21 Intel Corporation Multi-layer polymer-solder hybrid thermal interface material for integrated heat spreader and method of making same
US7527090B2 (en) 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
US7253523B2 (en) 2003-07-29 2007-08-07 Intel Corporation Reworkable thermal interface material
US7170188B2 (en) 2004-06-30 2007-01-30 Intel Corporation Package stress management
JP4137112B2 (ja) * 2005-10-20 2008-08-20 日本テキサス・インスツルメンツ株式会社 電子部品の製造方法
US7823762B2 (en) * 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board
JP2009021465A (ja) * 2007-07-13 2009-01-29 Panasonic Corp 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
KR100923887B1 (ko) * 2008-01-29 2009-10-28 (주)덕산테코피아 반도체 패키지용 솔더볼
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
US9006887B2 (en) * 2009-03-04 2015-04-14 Intel Corporation Forming sacrificial composite materials for package-on-package architectures and structures formed thereby
KR101055509B1 (ko) 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
KR101077410B1 (ko) 2009-05-15 2011-10-26 삼성전기주식회사 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20100132823A (ko) 2009-06-10 2010-12-20 삼성전기주식회사 플립칩용 기판 및 그 제조방법
KR101194549B1 (ko) 2009-06-12 2012-10-25 삼성전기주식회사 인쇄회로기판의 제조방법
KR20110030152A (ko) 2009-09-17 2011-03-23 삼성전기주식회사 패키지기판 및 그 제조방법
KR101037450B1 (ko) 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
US20110076472A1 (en) 2009-09-29 2011-03-31 Jin Ho Kim Package substrate
KR101084910B1 (ko) 2009-10-12 2011-11-17 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20110039879A (ko) 2009-10-12 2011-04-20 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101095094B1 (ko) 2009-10-26 2011-12-16 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법
KR101095130B1 (ko) 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20110147668A1 (en) 2009-12-23 2011-06-23 Sang Hwa Kim Conductive polymer composition and conductive film prepared using the same
US20110240927A1 (en) 2009-12-23 2011-10-06 Samsung Electro-Mechanics Co., Ltd. Conductive polymer composition and conductive film formed using the same
KR101109214B1 (ko) 2009-12-28 2012-01-30 삼성전기주식회사 패키지 기판 및 그 제조방법
KR101119303B1 (ko) 2010-01-06 2012-03-20 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101077408B1 (ko) 2010-02-05 2011-10-26 서강대학교산학협력단 Ｃｍｏｓ 이미지 센서
KR101067109B1 (ko) 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
KR101289140B1 (ko) 2010-09-28 2013-07-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
KR20120035673A (ko) 2010-10-06 2012-04-16 삼성전기주식회사 패키지기판
KR101095161B1 (ko) 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
KR20120050755A (ko) 2010-11-11 2012-05-21 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
KR101719822B1 (ko) 2010-11-24 2017-03-27 삼성전기주식회사 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법
KR20120069443A (ko) 2010-12-20 2012-06-28 삼성전기주식회사 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판
KR101204233B1 (ko) 2010-12-22 2012-11-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101194469B1 (ko) 2010-12-24 2012-10-24 삼성전기주식회사 패키지용 기판 및 그 제조방법
KR101255912B1 (ko) 2010-12-31 2013-04-17 삼성전기주식회사 멀티 칩 패키지
US8162203B1 (en) * 2011-02-18 2012-04-24 International Business Machines Corporation Spherical solder reflow method
EP2693476A4 (en) 2011-03-31 2014-10-15 Mitsubishi Chem Corp LAMINATED THREE-DIMENSIONAL INTEGRATED CIRCUIT AND INTERLAYER LOAD MATERIAL FOR INTEGRATED LAMINATED THREE-DIMENSIONAL CIRCUIT
JP5837339B2 (ja) * 2011-06-20 2015-12-24 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
KR101237668B1 (ko) 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
US9950393B2 (en) 2011-12-23 2018-04-24 Intel Corporation Hybrid low metal loading flux
US8704354B2 (en) * 2012-03-28 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structures and methods for forming the same
US9283641B2 (en) 2012-09-25 2016-03-15 Intel Corporation Flux materials for heated solder placement and associated techniques and configurations
US8809181B2 (en) 2012-11-07 2014-08-19 Intel Corporation Multi-solder techniques and configurations for integrated circuit package assembly
US9105626B2 (en) * 2012-11-21 2015-08-11 Qualcomm Incorporated High-density package-on-package structure
US20140151096A1 (en) 2012-12-04 2014-06-05 Hongjin Jiang Low temperature/high temperature solder hybrid solder interconnects
US9064971B2 (en) 2012-12-20 2015-06-23 Intel Corporation Methods of forming ultra thin package structures including low temperature solder and structures formed therby
US20140175160A1 (en) 2012-12-21 2014-06-26 Rajen S. Sidhu Solder paste material technology for elimination of high warpage surface mount assembly defects
US9394619B2 (en) 2013-03-12 2016-07-19 Intel Corporation Methods of adding dopants to conductive interconnect structures in substrate technologies and structures formed thereby
US8896110B2 (en) 2013-03-13 2014-11-25 Intel Corporation Paste thermal interface materials
US8987918B2 (en) * 2013-03-14 2015-03-24 Intel Corporation Interconnect structures with polymer core
US8920934B2 (en) * 2013-03-29 2014-12-30 Intel Corporation Hybrid solder and filled paste in microelectronic packaging
KR102067155B1 (ko) * 2013-06-03 2020-01-16 삼성전자주식회사 연결단자를 갖는 반도체 장치 및 그의 제조방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008021575A2 (en) * 2006-08-16 2008-02-21 Tessera, Inc. Microelectronic package
JP2008108846A (ja) * 2006-10-24 2008-05-08 Lintec Corp 複合型半導体装置用スペーサーシート、それを用いた半導体パッケージ及び複合型半導体装置の製造方法、並びに複合型半導体装置
WO2009123285A1 (ja) * 2008-04-02 2009-10-08 日立化成工業株式会社 フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置
JP2010205934A (ja) * 2009-03-03 2010-09-16 Panasonic Corp 回路部品内蔵モジュール、および回路部品内蔵モジュールの製造方法
US20110011424A1 (en) * 2009-07-20 2011-01-20 Texas Instruments Incorporated Method for Cleaning Insulating Coats from Metal Contact Surfaces
JP2011086873A (ja) * 2009-10-19 2011-04-28 Panasonic Corp 半導体装置
JP2012216836A (ja) * 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
JP2013143570A (ja) * 2012-01-11 2013-07-22 Samsung Electronics Co Ltd パッケージオンパッケージ装置の製造方法及びこれによって製造された装置
JP2013225638A (ja) * 2012-03-23 2013-10-31 Toshiba Corp 半導体装置
JP2013222966A (ja) * 2012-04-13 2013-10-28 Samsung Electronics Co Ltd 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法
JP2014033084A (ja) * 2012-08-03 2014-02-20 Panasonic Corp 積層パッケージ構造体の製造方法、組み立て装置、および製造システム

Also Published As

Publication number Publication date
US20170207152A1 (en) 2017-07-20
US9613933B2 (en) 2017-04-04
JP6593762B2 (ja) 2019-10-23
JP6139578B2 (ja) 2017-05-31
JP2017126806A (ja) 2017-07-20
US10049971B2 (en) 2018-08-14
US20150255415A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
JP6593762B2 (ja) 装置および方法
JP4137112B2 (ja) 電子部品の製造方法
TWI459505B (zh) 電互連結構及方法
TWI582868B (zh) Semiconductor device manufacturing method
JP5874683B2 (ja) 実装基板の製造方法、および電子機器の製造方法
KR101569577B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
JP6242231B2 (ja) 半導体装置及びその製造方法
JP5272922B2 (ja) 半導体装置及びその製造方法
KR20010050870A (ko) 반도체 장치 제조 방법
US6722557B2 (en) Flux cleaning method and method of manufacturing semiconductor device
US8183697B2 (en) Apparatus and methods of forming an interconnect between a workpiece and substrate
JP5560713B2 (ja) 電子部品の実装方法等
JP2008258318A (ja) 半導体チップ及びその実装方法、半導体装置
WO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JP2008218552A (ja) 電子部品の実装基板および実装方法
JP2008244206A (ja) 半導体装置の製造方法
JP6426453B2 (ja) 回路基板の製造方法
JP2005150446A (ja) 電子部品の製造方法
CN105072826A (zh) 印刷电路板及其制造方法、制造半导体封装件的方法
KR101261926B1 (ko) 볼 그리드 어레이 반도체패키지의 솔더링 방법
TW200839969A (en) Semiconductor package and the method for manufacturing the same
CN105271104A (zh) 半导体封装结构的制造方法
JP2004288771A (ja) 電子部品
JP2966346B2 (ja) 半導体装置の実装体
US20180160533A1 (en) Multilayer printed circuit board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170427

R150 Certificate of patent or registration of utility model

Ref document number: 6139578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250