CN105072826A - 印刷电路板及其制造方法、制造半导体封装件的方法 - Google Patents

印刷电路板及其制造方法、制造半导体封装件的方法 Download PDF

Info

Publication number
CN105072826A
CN105072826A CN201510409221.9A CN201510409221A CN105072826A CN 105072826 A CN105072826 A CN 105072826A CN 201510409221 A CN201510409221 A CN 201510409221A CN 105072826 A CN105072826 A CN 105072826A
Authority
CN
China
Prior art keywords
substrate
soldered ball
printed circuit
circuit board
connection gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510409221.9A
Other languages
English (en)
Inventor
陈琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201510409221.9A priority Critical patent/CN105072826A/zh
Publication of CN105072826A publication Critical patent/CN105072826A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种印刷电路板及其制造方法和利用该印刷电路板制造半导体封装件的方法。所述制造印刷电路板的方法包括：在第一基板的上表面和下表面上形成第一连接垫；在第一基板的上表面和下表面之一上的第一连接垫上形成第一焊球；在第二基板的上表面和下表面上形成第二连接垫；在第二基板的上表面和下表面之一上的第二连接垫上形成第二焊球，使得第一基板的形成有第一焊球的表面与第二基板的形成有第二焊球的表面彼此相对；以及通过连接层将第一基板和第二基板连接，使得连接层包覆第一焊球和第二焊球。该印刷电路板能够降低封装过程中的翘曲。

Description

印刷电路板及其制造方法、制造半导体封装件的方法
技术领域
本发明涉及一种印刷电路板及其制造方法、一种利用该印刷电路板制造半导体封装件的方法，具体地讲，本发明涉及一种能够避免在封装过程中装贴焊球回流的高温步骤并且能够减小封装过程的翘曲问题的印刷电路板、一种利用该印刷电路板制造半导体封装件的方法。
背景技术
在半导体封装过程中，印刷电路板(PCB)会经受塑封、切割、贴球回流等高温工艺，因此会导致封装过程的翘曲问题。
参考图1、图2A和图2B，其分别示出了根据现有技术的用于半导体封装件的印刷电路板100和在制造包括该印刷电路板100的半导体封装件。首先，参照图1，印刷电路板100包括基板101、形成在基板101上的光抗焊剂(PSR)膜102以及形成在基板101的上表面和下表面上的连接垫103。然后，芯片104电连接在印刷电路板100上，并且在印刷电路板100的与形成芯片104的表面(例如，上表面)相对的表面(例如，下表面)上连接外部器件(未示出)。此外，芯片104被环氧树脂形成的模塑构件(未示出)塑封。之后，在印刷电路板100的与形成芯片104的表面相对的表面上贴附焊球(未示出)。然而，在印刷电路板100贴附焊球时需要经历回流高温步骤，即印刷电路板100、芯片104和模塑构件也处于该高温中，此时，由于印刷电路板100、芯片104和模塑构件之间的热膨胀系数不同会导致热失配，从而会促使印刷电路板100沿其上安装了芯片104的表面凸起(参见图2A)的方向的翘曲，或者沿其上安装了芯片104的表面凹进(参见图2B)的方向的翘曲。
发明内容
本发明提供了一种印刷电路板及其制造方法、一种利用该印刷电路板制造半导体封装件的方法，所述印刷电路板能够降低封装过程中的翘曲问题。
根据本发明的一方面，提供一种制造印刷电路板的方法，所述方法包括下述步骤：在第一基板的上表面和下表面上形成第一连接垫；在第一基板的上表面和下表面之一上的第一连接垫上形成第一焊球；在第二基板的上表面和下表面上形成第二连接垫；在第二基板的上表面和下表面之一上的第二连接垫上形成第二焊球，使得第一基板的形成有第一焊球的表面与第二基板的形成有第二焊球的表面彼此相对；以及通过连接层将第一基板和第二基板连接，使得连接层包覆第一焊球和第二焊球。
所述方法还可以包括下述步骤：通过表面涂镀在第一基板的上表面和下表面的除了第一连接垫所占的区域之外的区域上形成第一光抗焊剂膜，以包覆第一基板并同时暴露第一基板的上表面和下表面上的第一连接垫；通过表面涂镀在第二基板的上表面和下表面的除了第二连接垫所占的区域之外的区域上形成第二光抗焊剂膜，以包覆第二基板并同时暴露第二基板的上表面和下表面上的第二连接垫。
所述连接层可以由具有粘附力的粘结带形成。
根据本发明的另一方面，提供一种制造半导体封装件的方法，所述方法包括下述步骤：在第一基板的上表面和下表面上形成第一连接垫；在第一基板的上表面和下表面之一上的第一连接垫上形成第一焊球；在第二基板的上表面和下表面上形成第二连接垫；在第二基板的上表面和下表面之一上的第二连接垫上形成第二焊球，使得第一基板的形成有第一焊球的表面与第二基板的形成有第二焊球的表面彼此相对；通过连接层将第一基板和第二基板连接，使得连接层包覆第一焊球和第二焊球；在第一基板的与形成第一焊球的表面相对的表面和第二基板的与形成第二焊球的表面相对的表面上形成芯片；对附于第一基板和第二基板上的芯片进行塑封，以形成模塑构件；以及去除第一基板和第二基板之间的连接层，以暴露第一焊球和第二焊球，从而制得两个半导体封装件。
所述方法还可以包括：通过表面涂镀在第一基板的上表面和下表面上形成第一光抗焊剂膜，以包覆第一基板并同时暴露第一基板的上表面和下表面上的第一连接垫；通过表面涂镀在第二基板的上表面和下表面上形成第二光抗焊剂膜，以包覆第二基板并同时暴露第二基板的上表面和下表面上的第二连接垫。
所述连接层可以由具有粘附力的粘结带形成。
可以利用环氧树脂对附于第一基板和第二基板上的芯片进行塑封。
根据本发明的又一方面，提供一种印刷电路板，所述印刷电路板包括：第一印刷电路板，包括第一基板以及分别形成在第一基板的上表面和下表面上的第一连接垫；第一焊球，形成在第一基板的上表面和下表面之一上的第一连接垫上；第二印刷电路板，包括：第二基板以及分别形成在第二基板的上表面和下表面上的第二连接垫；第二焊球，形成在第二基板的上表面和下表面之一上的第二连接垫上，使得第一基板的形成有第一焊球的表面与第二基板的形成有第二焊球的表面彼此相对；以及连接层，位于第一印刷电路板和第二印刷电路板之间，并且包覆第一焊球和第二焊球。
所述第一印刷电路板还可以包括：第一光抗焊剂膜，通过表面涂镀形成在第一基板的上表面和下表面的除了第一连接垫所占的区域之外的区域上；所述第二印刷电路板还可以包括：第二光抗焊剂膜，通过表面涂镀形成在第二基板的上表面和下表面的除了第二连接垫所占的区域之外的区域上。
所述连接层可以由具有粘附力的粘结带形成。
附图说明
图1是示出根据现有技术的印刷电路板的剖视图；
图2A和图2B是示出根据现有技术的包括该印刷电路板的半导体封装件的剖视图；
图3是示出根据本发明的实施例的印刷电路板的剖视图；
图4A至图4G是示出根据本发明的实施例的制造印刷电路板和制造半导体封装件的方法的剖视图。
具体实施方式
在下文中将参照附图更充分地描述本发明，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式来实施，而不应该被理解为局限于在此提出的示例性实施例。在附图中，为了清楚起见，可能会夸大层和区域的尺寸和相对尺寸。
应当理解的是，当元件或层被称作“在”另一元件或层“上”或“连接到”另一元件或层时，该元件或层可以直接在另一元件或层上、或直接连接到另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称作“直接在”另一元件或层“上”、“直接连接到”另一元件或层时，不存在中间元件或中间层。
图3是示出根据本发明的实施例的印刷电路板的剖视图。
根据本发明的印刷电路板包括第一印刷电路板310、第一焊球320、第二印刷电路板330、第二焊球340和连接层350。
第一印刷电路板310包括第一基板311以及第一连接垫313和314。另外，第一印刷电路板310还可以包括第一光抗焊剂膜(PSR膜)312。第一光抗焊剂膜312包覆第一基板311，并且同时暴露第一基板311的上表面和下表面上的第一连接垫313和314。具体地讲，第一光抗焊剂膜312可以通过表面涂镀形成在第一基板311的上表面和下表面的除了第一连接垫313和314所占的区域之外的区域上。
如图3所示，第一连接垫313形成在第一基板311的上表面上，第一连接垫314形成在第一基板311的下表面上。具体地说，第一连接垫313可以以预定的阵列方式形成在第一基板311的上表面上，并且第一连接垫314也可以以预定的阵列方式形成在第一基板311的下表面上。
第一焊球320形成在第一基板311的下表面上的第一连接垫314上。具体地，第一焊球320可以贴装在第一基板311的下表面上的第一连接垫314上。然而本发明不限于此，例如，第一焊球320可以形成在第一基板311的上表面上的第一连接垫313上。
如图3所示，第二印刷电路板330具有与以上描述的第一印刷电路板310相同或基本相同的结构，因此将不在此进行赘述。
第二焊球340形成在第二基板331的上表面上的第二连接垫333上。具体地，第二焊球340可以贴装在第二基板331的上表面上的第二连接垫333上。然而本发明不限于此，例如，第二焊球340可以形成在第二基板331的下表面上的第二连接垫334上。
连接层350位于第一印刷电路板310和第二印刷电路板330之间，并且包覆第一焊球320和第二焊球340。根据本发明的实施例，连接层可以是具有粘附力的粘结带。另外，连接层350可以由能够与第一焊球320、第二焊球340、第一光抗焊剂膜312和第二光抗焊剂膜332结合并且能够在冷却过程中去除的粘结材料形成。
下面将参照图4A至图4G详细地描述根据本发明实施例的制造印刷电路板和制造半导体封装件的方法。
图4A至图4D是示出根据本发明的实施例的制造印刷电路板的方法的剖视图，而图4E至图4G是示出利用根据图4A至图4D所示出的方法制造的印刷电路板来制造半导体封装件的方法的剖视图。
参照图4A，在第一基板311的上表面和下表面上形成第一连接垫313和314。在对第一基板311进行电路蚀刻之后在第一基板311的上表面和下表面上以预定的图案形成第一连接垫313和314。另外，第一连接垫和第二连接垫可以由铜箔形成。
接着，参照图4B，通过表面涂镀在第一基板311的上表面和下表面的除了第一连接垫313和314所占的区域之外的区域上形成第一光抗焊剂膜(PSR膜)312，以包覆第一基板311，并同时暴露第一基板311的上表面和下表面上的第一连接垫313和314。
通过上述步骤，可以制造得到第一印刷电路板310。按照图4A和图4B的步骤形成第二印刷电路板330。在本发明的实施例中，形成第一印刷电路板310和第二印刷电路板330的顺序不分先后，例如，可以同时形成第一印刷电路板310和第二印刷电路板330。
然后，参照图4C，在第一印刷电路板310的第一基板311的下表面上的第一连接垫314上形成第一焊球320。另外，在第二印刷电路板330的第二基板331的上表面上的第二连接垫333上形成第二焊球340，使得第一基板311的形成有第一焊球320的表面与第二基板331的形成有第二焊球340的表面彼此相对。
参照图4D，通过连接层350将第一印刷电路板310和第二印刷电路板330连接，并包覆第一焊球320和第二焊球340。
通过上述步骤，可以制造出根据本发明的实施例的印刷电路板。即，通过上述步骤制造的印刷电路板具有焊球内嵌的对称结构。
在下文中，将参照图4E至图4G来详细描述根据本发明的制造半导体封装件的方法。
参照图4E，在第一基板311的与形成第一焊球320的表面相对的表面和第二基板331的与形成第二焊球340的表面相对的表面上形成芯片360。具体地，芯片360可以形成在第一基板311的上表面的第一连接垫313上，也可以形成在第一基板311的上表面的第一光抗焊剂膜312上，并且芯片360可以形成在第二基板331的下表面的第二连接垫334上，也可以形成在第二基板331的下表面的第二光抗焊剂膜332上。另外，将芯片形成在第一基板的上表面和形成在第二基板的下表面的方式不做具体限定，例如，可以在采用现有技术中的任何适合的方式将芯片形成在第一印刷电路板310和第二印刷电路板330上。
接着，参照图4F，可以利用诸如环氧树脂(EMC)的材料对形成在第一印刷电路板310和第二印刷电路板330上的芯片360进行塑封，从而形成模塑构件370。塑封构件370包封芯片360，以避免外部湿气进入或保护芯片360免受冲击影响。
然后，参照图4G，去除第一印刷电路板310和第二印刷电路板330之间的连接层350，以暴露第一焊球320和第二焊球340，从而形成两个半导体封装件。
此外，外部装置可以通过暴露的第一焊球320连接到第一印刷电路板310，或者可以通过暴露的第二焊球340连接到第二印刷电路板330，进而与芯片360实现电连接。
因此，可以通过在图4A至图4G中示出的方法制造出根据本发明实施例的半导体封装件。
根据本发明的实施例的印刷电路板具有焊球内嵌的对称结构，即，通过连接层包覆形成在两个印刷电路板上的焊球，从而使印刷电路板形成焊球内嵌的对称结构。这样，在半导体封装过程中，与现有技术的先在印刷电路板上形成芯片和塑封构件之后再贴球的工艺相比，本发明的方法由于先将焊球贴附在印刷电路板上之后再进行塑封，使得在贴球工艺中仅对印刷电路板加热，避免现有技术的在执行贴球时因半导体封装件整体处于高温中导致诸如塑封构件等元件与印刷电路板之间的热膨胀系数不同而产生翘曲。因此，本发明的印刷电路板能够降低封装过程的翘曲问题。
这里已经描述了示例性实施例，虽然采用了特定术语，但是这些术语仅是以一般的且描述性的意思来使用和解释，其目的并不在于限制。因此，本领域普通技术人员应当理解，在不脱离如权利要求书及其等价物阐述的本发明的精神和范围的情况下，可以在形式和细节方面做出各种改变。

Claims (10)

1.一种制造印刷电路板的方法，其特征在于，所述方法包括下述步骤：
在第一基板的上表面和下表面上形成第一连接垫；
在第一基板的上表面和下表面之一上的第一连接垫上形成第一焊球；
在第二基板的上表面和下表面上形成第二连接垫；
在第二基板的上表面和下表面之一上的第二连接垫上形成第二焊球，使得第一基板的形成有第一焊球的表面与第二基板的形成有第二焊球的表面彼此相对；以及
通过连接层将第一基板和第二基板连接，使得连接层包覆第一焊球和第二焊球。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括下述步骤：通过表面涂镀在第一基板的上表面和下表面的除了第一连接垫所占的区域之外的区域上形成第一光抗焊剂膜，以包覆第一基板并同时暴露第一基板的上表面和下表面上的第一连接垫；通过表面涂镀在第二基板的上表面和下表面的除了第二连接垫所占的区域之外的区域上形成第二光抗焊剂膜，以包覆第二基板并同时暴露第二基板的上表面和下表面上的第二连接垫。
3.根据权利要求1所述的方法，其特征在于，所述连接层由具有粘附力的粘结带形成。
4.一种制造半导体封装件的方法，所述方法包括下述步骤：
在第一基板的上表面和下表面上形成第一连接垫；
在第一基板的上表面和下表面之一上的第一连接垫上形成第一焊球；
在第二基板的上表面和下表面上形成第二连接垫；
在第二基板的上表面和下表面之一上的第二连接垫上形成第二焊球，使得第一基板的形成有第一焊球的表面与第二基板的形成有第二焊球的表面彼此相对；
通过连接层将第一基板和第二基板连接，使得连接层包覆第一焊球和第二焊球；
在第一基板的与形成第一焊球的表面相对的表面和第二基板的与形成第二焊球的表面相对的表面上形成芯片；
对附于第一基板和第二基板上的芯片进行塑封，以形成模塑构件；以及
去除第一基板和第二基板之间的连接层，以暴露第一焊球和第二焊球，从而制得两个半导体封装件。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：通过表面涂镀在第一基板的上表面和下表面上形成第一光抗焊剂膜，以包覆第一基板并同时暴露第一基板的上表面和下表面上的第一连接垫；通过表面涂镀在第二基板的上表面和下表面上形成第二光抗焊剂膜，以包覆第二基板并同时暴露第二基板的上表面和下表面上的第二连接垫。
6.根据权利要求4所述的方法，其特征在于，所述连接层由具有粘附力的粘结带形成。
7.根据权利要求4所述的方法，其特征在于，利用环氧树脂对附于第一基板和第二基板上的芯片进行塑封。
8.一种印刷电路板，其特征在于，所述印刷电路板包括：
第一印刷电路板，包括第一基板以及分别形成在第一基板的上表面和下表面上的第一连接垫；
第一焊球，形成在第一基板的上表面和下表面之一上的第一连接垫上；
第二印刷电路板，包括：第二基板以及分别形成在第二基板的上表面和下表面上的第二连接垫；
第二焊球，形成在第二基板的上表面和下表面之一上的第二连接垫上，使得第一基板的形成有第一焊球的表面与第二基板的形成有第二焊球的表面彼此相对；以及
连接层，位于第一印刷电路板和第二印刷电路板之间，并且包覆第一焊球和第二焊球。
9.根据权利要求8所述的印刷电路板，其特征在于，所述第一印刷电路板还包括：第一光抗焊剂膜，通过表面涂镀形成在第一基板的上表面和下表面的除了第一连接垫所占的区域之外的区域上；
所述第二印刷电路板还包括：第二光抗焊剂膜，通过表面涂镀形成在第二基板的上表面和下表面的除了第二连接垫所占的区域之外的区域上。
10.根据权利要求8所述的印刷电路板，其特征在于，所述连接层由具有粘附力的粘结带形成。
CN201510409221.9A 2015-07-14 2015-07-14 印刷电路板及其制造方法、制造半导体封装件的方法 Pending CN105072826A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510409221.9A CN105072826A (zh) 2015-07-14 2015-07-14 印刷电路板及其制造方法、制造半导体封装件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510409221.9A CN105072826A (zh) 2015-07-14 2015-07-14 印刷电路板及其制造方法、制造半导体封装件的方法

Publications (1)

Publication Number Publication Date
CN105072826A true CN105072826A (zh) 2015-11-18

Family

ID=54502062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510409221.9A Pending CN105072826A (zh) 2015-07-14 2015-07-14 印刷电路板及其制造方法、制造半导体封装件的方法

Country Status (1)

Country Link
CN (1) CN105072826A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405752A (zh) * 2015-12-15 2016-03-16 苏州大学 一种柔性纳米线栅型透明导电电极的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
US20100078813A1 (en) * 2008-09-30 2010-04-01 Yoshio Okayama Semiconductor module and method for manufacturing the semiconductor module
US20150155259A1 (en) * 2012-07-09 2015-06-04 Samsung Electronics Co., Ltd Substrate of semiconductor package and method of fabricating semiconductor package using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
US20100078813A1 (en) * 2008-09-30 2010-04-01 Yoshio Okayama Semiconductor module and method for manufacturing the semiconductor module
US20150155259A1 (en) * 2012-07-09 2015-06-04 Samsung Electronics Co., Ltd Substrate of semiconductor package and method of fabricating semiconductor package using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405752A (zh) * 2015-12-15 2016-03-16 苏州大学 一种柔性纳米线栅型透明导电电极的制作方法

Similar Documents

Publication Publication Date Title
CN103117279B (zh) 形成芯片在晶圆的总成的方法
TWI646642B (zh) 晶片封裝結構及其製造方法
US9142472B2 (en) Integrated circuit and method of making
TWI400013B (zh) 具可撓性引線之表面安裝晶片電阻及其製法
US7432601B2 (en) Semiconductor package and fabrication process thereof
KR101690051B1 (ko) 집적 회로 패키지를 위한 노출된 솔더링 가능한 열 확산기
US9917063B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
JP2014107554A (ja) 積層型半導体パッケージ
JP2009135428A (ja) 実装構造体とその製造方法
US20040157365A1 (en) Method for packaging a multi-chip module of a semiconductor device
KR102401764B1 (ko) 전자 소자 및 이의 제조 방법
CN105072826A (zh) 印刷电路板及其制造方法、制造半导体封装件的方法
US9401345B2 (en) Semiconductor device package with organic interposer
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
KR101616272B1 (ko) 반도체 패키지 제작 방법
CN104916600A (zh) 系统级封装模块及其制造方法
TW201446086A (zh) 封裝結構及其製作方法
US11270894B2 (en) Manufacturing method for semiconductor package with cantilever pads
JP5934057B2 (ja) プリント回路基板
TWI591707B (zh) 薄型化晶片之封裝結構及其製造方法
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
KR101261926B1 (ko) 볼 그리드 어레이 반도체패키지의 솔더링 방법
KR20090082029A (ko) 솔더 볼 형성방법 및 이를 이용한 반도체 패키지의제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151118