CN1996575A - 芯片封装结构与芯片封装工艺 - Google Patents

芯片封装结构与芯片封装工艺 Download PDF

Info

Publication number
CN1996575A
CN1996575A CNA2005101357002A CN200510135700A CN1996575A CN 1996575 A CN1996575 A CN 1996575A CN A2005101357002 A CNA2005101357002 A CN A2005101357002A CN 200510135700 A CN200510135700 A CN 200510135700A CN 1996575 A CN1996575 A CN 1996575A
Authority
CN
China
Prior art keywords
chip
colloid
buffering
glue
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101357002A
Other languages
English (en)
Other versions
CN100585839C (zh
Inventor
江家雯
陈守龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN200510135700A priority Critical patent/CN100585839C/zh
Publication of CN1996575A publication Critical patent/CN1996575A/zh
Application granted granted Critical
Publication of CN100585839C publication Critical patent/CN100585839C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提出一种芯片封装结构，包括芯片与缓冲胶体，其中芯片具有主动表面、相对之背面以及连接于主动表面与背面之间的多个侧面。此外，缓冲胶体至少设置于主动表面与背面上，且缓冲胶体的杨氏模量介于1MPa与1GPa之间。此缓冲胶体有助于减少热应力的作用，进而提高芯片封装结构之可靠性。另外，本发明还提出一种芯片封装工艺，其同样可通过在芯片周围形成缓冲胶体来得到较佳的制造合格率。

Description

芯片封装结构与芯片封装工艺
技术领域
本发明涉及一种半导体元件与其制造方法，且特别涉及一种芯片封装结构与芯片封装工艺。
背景技术
近年来，由于电子技术的日新月异以及半导体产业的兴起，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。在半导体产业中，芯片封装的目的在于防止裸芯片受到湿气、热量及噪声的影响，并提供裸芯片与外部电路，例如印刷电路板(PrintedCircuit Board，PCB)或其它封装用基板之间电连接的媒介。
请参照图1，其表示一种公知的芯片封装结构。芯片封装结构100包括芯片110、基板120以及封装胶体130，其中芯片110设置于基板120之表面上，而封装胶体130与芯片110设置于基板120的同一表面，并覆盖芯片110，用以防止芯片110受到外界之湿气、热量及噪声等影响，并可保护芯片110免于外力之破坏。此外，芯片110可通过各种接合方式与基板120电连接，以通过基板120底部的接点(图中未表示)电连接至外部电路。另外，也有其它的作法是将接点设计在封装胶体130的表面，并通过在封装胶体130内形成内连线结构，以连接芯片110与接点。
值得注意的是，不论是公知何种形态的封装方法，在形成封装胶体时，先提供高温且为半融熔状态之封胶材料，如环氧树脂(epoxy resin)等，再经过压模与冷却等步骤，以于基板上形成封装胶体，并使封装胶体覆盖芯片。然而，由于芯片、基板以及封装胶体的热膨胀系数(Coefficient ofThermal Expansion，CTE)不同，因此在芯片封装工艺中或是产品之可靠性测试及实际运行时，将因环境温度的不同，而使得芯片、基板与封装胶体产生不同大小的热应变，同时在三者之接合处产生相应之热应力。并且，随着芯片封装结构的微型化与线路集成度的提高，上述之热应力作用将更为明显，而可能使基板产生严重的翘曲(warpage)，并在工艺中发生芯片上的焊垫受到破坏、芯片与基板对位不准等问题。更严重者，将导致芯片自基板剥离(delaminate)以及封装体变形(out of spec)，而影响到芯片的正常工作与封装工艺的合格率。
发明内容
鉴于上述情况，本发明的目的就是提供一种可有效减少热应力作用的芯片封装结构，其具有较高之可靠性(reliability)。
本发明的再一目的是提供一种芯片封装工艺，其可降低工艺中热应力的影响，以得到较佳的制造合格率。
基于上述或其它目的，本发明提出一种芯片封装结构，包括芯片与缓冲胶体，其中芯片具有主动表面、相对之背面以及连接于主动表面与背面之间的多个侧面。此外，缓冲胶体至少设置于主动表面与背面上，且缓冲胶体的杨氏模量介于1MPa与1GPa之间。
在本发明之一实施例中，缓冲胶体例如包括第一胶层与第二胶层，其中第一胶层设置于芯片的主动表面上，而第二胶层设置于芯片的背面上。在另一实施例中，第一胶层与第二胶层还例如可延伸至芯片的侧面上，并相互连接，以包覆芯片。
在本发明之一实施例中，第一胶层与第二胶层的材质相同。
在本发明之一实施例中，封装胶体还包括第三胶层，设置于芯片之侧面上，并连接第一胶层与第二胶层，以包覆芯片。此外，第一胶层、第二胶层与第三胶层可以是相同的材质。
在本发明之一实施例中，芯片封装结构还包括多个接点与多个内连线，其中接点设置于缓冲胶体之表面，而内连线设置于缓冲胶体内，以连接芯片与接点。
在本发明之一实施例中，芯片封装结构还包括基板，且芯片通过缓冲胶体而设置于基板上。
在上述实施例中，芯片封装结构还可包括封装胶体，其设置于基板上并覆盖缓冲胶体与芯片，其中封装胶体之杨氏模量大于缓冲胶体之杨氏模量。此外，芯片封装结构还可包括多个接点与多个内连线，其中接点设置于封装胶体之表面，而内连线设置于缓冲胶体与封装胶体内，以连接芯片与接点。
在本发明之一实施例中，缓冲胶体的材质例如是橡胶(rubber)或硅胶(silicon)。
本发明还提出一种芯片封装工艺，包括：提供基板；设置芯片于基板上；以及形成缓冲胶体于基板与芯片上，其中缓冲胶体覆盖芯片。
在本发明之一实施例中，设置芯片于基板的方法包括在芯片与基板之间设置黏着层，以通过黏着层连接芯片与基板。
在本发明之一实施例中，芯片封装工艺还包括形成多个内连线于缓冲胶体内，以使芯片可通过内连线连接至外界。
在本发明之一实施例中，芯片封装工艺还包括形成封装胶体于基板上，以使封装胶体覆盖缓冲胶体与芯片。此外，芯片封装工艺还可形成多个内连线于缓冲胶体与封装胶体内，以使芯片可通过内连线连接至外界。
本发明还提出另一种芯片封装工艺，包括：提供基板；形成缓冲胶体于基板上；以及，置入芯片于缓冲胶体内。
在本发明之一实施例中，上述另一种芯片封装工艺还包括形成多个内连线于缓冲胶体内，以使芯片可通过内连线连接至外界。
在本发明之一实施例中，上述另一种芯片封装工艺还包括形成封装胶体于基板上，以使封装胶体覆盖缓冲胶体与芯片。此外，还可形成多个内连线于缓冲胶体与封装胶体内，以使芯片可通过内连线连接至外界。
基于上述，本发明是在芯片外围设置缓冲胶体，用以吸收热应力的作用，因此可有效降低基板翘曲以及芯片受到应力破坏或自基板剥离等问题，而可进一步提高封装工艺的合格率与产品的可靠性。
为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1表示一种公知的芯片封装结构。
图2表示为本发明之较佳实施例的一种芯片封装结构。
图3A～3E依次表示本发明之较佳实施例的一种芯片封装工艺。
图4A～4E表示本发明的另一种芯片封装工艺。
图5～9分别表示本发明其它几种不同的缓冲胶体的设置方式。
图10表示本发明之较佳实施例的另一种芯片封装结构。
主要元件标记说明
100、200：芯片封装结构
110、210、510、610、710、810、910、1010：芯片
120、220、1020：基板
130、230：封装胶体
212、512、612、712、812：芯片的主动表面
214、514、614、714、814：芯片的背面
216、616、716、816：芯片的侧面
240、1040：内连线
242、1042：表层线路
244、1044：接点
250、1050：保护层
260、1060：焊球
270、570、670、770、870、970、1070：缓冲胶体
272：黏着层
274、572、574、672、674、676、772、774、872、874：胶层
280：间隙物
300：治具
具体实施方式
图2表示为本发明之较佳实施例的一种芯片封装结构。如图2所示，本发明为了对芯片210提供应力缓冲的效果，在芯片210四周设置缓冲胶体270，且芯片通过缓冲胶体270设置于基板220上。此外，封装胶体230覆盖缓冲胶体270与芯片210，且缓冲胶体270与封装胶体230内形成有多个内连线240。
请再参照图2，部分的内连线240会连接至封装胶体230表面的表层线路242，且封装胶体230表面设置有保护层250，其暴露出部分的表层线路242，以作为多个接点244。此外，接点244上设置有焊球260，而芯片210可通过内连线240、表层线路242与焊球260电连接至外部电路(图中未表示)。
在本发明中，缓冲胶体270主要是用以吸收热应力的作用，因此其杨氏模量理应小于封装胶体230的杨氏模量，即介于较佳的范围：1MPa至1GPa之间。在实际应用上，例如可以选择橡胶(rubber)、硅胶(silicon)或其它适用的材料来制造缓冲胶体270。如此一来，缓冲胶体270便可以在两个热膨胀程度不同的元件，例如芯片210与封装胶体230，或芯片210与基板220之间，提供应力缓冲的效果。
请参照图3A～3E，为了更清楚说明本发明的特征，下文将再就上述之芯片封装结构的工艺进行说明。
首先，如图3A所示，将芯片210设置于基板220上，其中芯片210的主动表面212朝上，而以背面214与基板220接合，且芯片210之背面214是通过黏着层272与基板220连接。值得一提的是，此黏着层272例如是在进行晶片切割前便已成在晶片背面，或是另外通过点胶的方式形成在基板220上，而本发明所采用之黏着层272的材质例如是杨氏模量在1MPa与1GPa之间的缓冲材质，如上述。
接着，如图3B所示，在芯片210上形成胶层274，其中胶层274覆盖芯片210的主动表面212与侧面216，并与黏着层272连接，以构成包覆芯片210的缓冲胶体270。在本实施例中，胶层274可以选用与黏着层272相同的材质，或是与黏着层272不同，但杨氏模量同样介于1MPa与1GPa之间的材质。
然后，如图3C所示，在基板220上形成封装胶体230，并使其覆盖芯片210与缓冲胶体270。一般而言，封装胶体230通常是采用例如环氧树脂(epoxy resin)等杨氏模量较大的介电材质，以提供较佳的保护与绝缘效果。
接着，如图3D所示，在封装胶体230与缓冲胶体270内形成内连线240，并在封装胶体230表面形成表层线路242。此外，在封装胶体230的表面形成图案化的保护层250，其中保护层250具有多个开口，用以暴露出部分的表层线路242，以作为接点244。之后，如图3E所示，在每一接点244上形成焊球260，以大致完成芯片封装结构200的制造，其中焊球260可供芯片封装结构200与外界电路接合之用。
除此之外，本发明还提出另一种芯片封装结构的制造方法，请参照图4A～4E所示之本发明的另一种芯片封装工艺。
首先，如图4A所示，先在基板220上形成缓冲胶体270，其中缓冲胶体270内可掺有多个间隙物(spacer)280。同样的，缓冲胶体270所采用的材质例如是杨氏模量介于1MPa与1GPa之间的橡胶或硅胶等缓冲材质。接着，如图4B所示，将芯片210置入缓冲胶体270内，并通过治具300将缓冲胶体270成型，其中间隙物280有助于维持芯片210在缓冲胶体270内的位置。然后，进行如上述实施例所述的步骤，依次形成封装胶体230(图4C)；制造内连线240与表层线路242(图4D)；以及在接点244上形成焊球260(图4E)，以完成本发明之另一种芯片封装工艺。
在上述两种芯片封装工艺中，缓冲胶体270可以分成两个步骤(黏着层272与胶层274)来形成，或是一次性地形成在芯片210外围。当然，本发明用以形成缓冲胶体的方法并不限于上述两种，且缓冲胶体亦不限于是由单一材质所构成。换言之，本发明可视需求来变更缓冲胶体的组成或制造步骤，以期得到最佳化的应力缓冲效果，以下将再列举几种不同的缓冲胶体结构。
图5～9分别表示本发明其它几种不同的缓冲胶体的设置方式，其中为了简化图示，图5～9仅绘出芯片与缓冲胶体。
请参照图5所示的实施例，其中缓冲胶体570包括设置于芯片510之主动表面512的第一胶层572，以及设置于芯片510之背面514的第二胶层574(例如是黏着层)。
图6表示的缓冲胶体670包括设置于芯片610之主动表面612的第一胶层672；设置于芯片610之背面614的第二胶层674；以及，设置于芯片610之侧面614的第三胶层676。在制造上，第一、第二与第三胶层672、674与676是由不同的步骤制造而成，而分别具有不同的材质。
图7表示由不同材质的第一胶层772与第二胶层774所构成的缓冲胶体770，其中第一胶层772设置于芯片710之主动表面712，而第二胶层774设置于芯片710之背面714，且第一胶层772与第二胶层774还分别延伸至芯片710的侧面716上，并相互连接，以包覆芯片710。在制造上，例如是先提供第二胶层774，并将芯片710部分埋入第二胶层774内，之后再于第二胶层774上形成覆盖芯片710的第一胶层772。
图8表示与图7类似的缓冲胶体870，其同样是由不同材质的第一胶层872与第二胶层874所构成。第二胶层874设置于芯片810之背面814，而第一胶层872设置于芯片810之主动表面812，并延伸至芯片810的侧面816上，以包覆芯片810。图8与图7所表示的不同之处在于制造缓冲胶体870时，先提供第一胶层872，并将芯片810放至于第二胶层874的表面，之后再于第二胶层872上形成覆盖芯片810的第一胶层872。
图9表示由单一材质所形成的封装胶体970，其包覆于芯片910外，其中封装胶体970可以是通过灌模(molding)等单一步骤，或是通过上述实施例所示的多个步骤制造而成(亦即形成相同材质的胶层)。
值得一提的是，若缓冲胶体的介电性质与材料强度在允许的范围内，本发明还可不需额外形成封装胶体，以简化制造流程，并可降低制造成本。请参照图10，其表示本发明之较佳实施例的另一种芯片封装结构。如图10所示，芯片1010被缓冲胶体1070包覆，而缓冲胶体1070设置于基板1020上。此外，缓冲胶体1070内设置有多个内连线1040，其连接至缓冲胶体1070表面的表层线路1042，且缓冲胶体1070表面可设置有保护层1050，其暴露出部分的表层线路1042，以作为多个接点1044。另外，接点1044上设置有焊球1060，而芯片1010可通过内连线1040、表层线路1042与焊球1060电连接至外部电路(图中未表示)。在本实施例中，缓冲胶体1070可以是图6～9所示的多种形态，而其材质的杨氏模量同样是介于1MPa与1GPa之间，例如是橡胶(rubber)、硅胶(silicon)或其它适用的材料。
除了上述实施例之外，本发明的缓冲胶体还可应用于其它类型的封装结构中，以解决芯片与其它封装元件之间因为热应力所造成的问题，然此应属所属技术领域的技术人员在参照本发明的披露之后所能理解并轻易推及的范围，在此便不再一一赘述。
综上所述，本发明通过在芯片外围设置缓冲胶体，以对热应力作用提供缓冲的效果。因此，本发明所提出的芯片封装结构可有效降低基板翘曲以及芯片受到应力破坏或自基板剥离等问题，因而具有较佳的可靠性。另一方面，本发明之芯片封装工艺也同样具有较佳之合格率。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (20)

1.一种芯片封装结构，其特征是包括：
芯片，具有主动表面、相对之背面以及连接于该主动表面与该背面之间的多个侧面；以及
缓冲胶体，至少设置于该主动表面与该背面上，且该缓冲胶体的杨氏模量介于1MPa与1GPa之间。
2.根据权利要求1所述之芯片封装结构，其特征是该缓冲胶体包括：
第一胶层，设置于该芯片的该主动表面上；以及
第二胶层，设置于该芯片的该背面上。
3.根据权利要求2所述之芯片封装结构，其特征是该第一胶层与该第二胶层还延伸至该芯片的上述这些侧面上，并相互连接，以包覆该芯片。
4.根据权利要求2所述之芯片封装结构，其特征是该第一胶层与该第二胶层的材质相同。
5.根据权利要求2所述之芯片封装结构，其特征是该缓冲胶体还包括第三胶层，设置于该芯片之上述这些侧面上，并连接该第一胶层与该第二胶层，以包覆该芯片。
6.根据权利要求5所述之芯片封装结构，其特征是该第一胶层、该第二胶层与该第三胶层的材质相同。
7.根据权利要求1所述之芯片封装结构，其特征是还包括：
多个接点，设置于该缓冲胶体之表面；以及
多个内连线，设置于该缓冲胶体内，以连接该芯片与上述这些接点。
8.根据权利要求1所述之芯片封装结构，其特征是还包括基板，且该芯片通过该缓冲胶体而设置于该基板上。
9.根据权利要求8所述之芯片封装结构，其特征是还包括封装胶体，设置于该基板上并覆盖该缓冲胶体与该芯片，其中该封装胶体之杨氏模量大于该缓冲胶体之杨氏模量。
10.根据权利要求9所述之芯片封装结构，其特征是还包括：
多个接点，设置于该封装胶体之表面；以及
多个内连线，设置于该缓冲胶体与该封装胶体内，以连接该芯片与上述这些接点。
11.根据权利要求1所述之芯片封装结构，其特征是该缓冲胶体的材质包括橡胶或硅胶。
12.一种芯片封装工艺，其特征是包括：
提供基板；
设置芯片于该基板上；以及
形成缓冲胶体于该基板与该芯片上，其中该缓冲胶体覆盖该芯片。
13.根据权利要求12所述之芯片封装工艺，其特征是设置该芯片于该基板时，包括在该芯片与该基板之间设置黏着层，以通过该黏着层连接该芯片与该基板。
14.根据权利要求12所述之芯片封装工艺，其特征是还包括形成多个内连线于该缓冲胶体内，以使该芯片可通过上述这些内连线连接至外界。
15.根据权利要求12所述之芯片封装工艺，其特征是还包括形成封装胶体于该基板上，以使该封装胶体覆盖该缓冲胶体与该芯片。
16.根据权利要求15所述之芯片封装工艺，其特征是还包括形成多个内连线于该缓冲胶体与该封装胶体内，以使该芯片可通过上述这些内连线连接至外界。
17.一种芯片封装工艺，其特征是包括：
提供基板；
形成缓冲胶体于该基板上；以及
置入芯片于该缓冲胶体内。
18.根据权利要求17所述之芯片封装工艺，其特征是还包括形成多个内连线于该缓冲胶体内，以使该芯片可通过上述这些内连线连接至外界。
19.根据权利要求17所述之芯片封装工艺，其特征是还包括形成封装胶体于该基板上，以使该封装胶体覆盖该缓冲胶体与该芯片。
20.根据权利要求19所述之芯片封装工艺，其特征是还包括形成多个内连线于该缓冲胶体与该封装胶体内，以使该芯片可通过上述这些内连线连接至外界。
CN200510135700A 2005-12-31 2005-12-31 芯片封装结构与芯片封装工艺 Expired - Fee Related CN100585839C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200510135700A CN100585839C (zh) 2005-12-31 2005-12-31 芯片封装结构与芯片封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200510135700A CN100585839C (zh) 2005-12-31 2005-12-31 芯片封装结构与芯片封装工艺

Publications (2)

Publication Number Publication Date
CN1996575A true CN1996575A (zh) 2007-07-11
CN100585839C CN100585839C (zh) 2010-01-27

Family

ID=38251592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510135700A Expired - Fee Related CN100585839C (zh) 2005-12-31 2005-12-31 芯片封装结构与芯片封装工艺

Country Status (1)

Country Link
CN (1) CN100585839C (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082102A (zh) * 2009-11-25 2011-06-01 新科金朋有限公司 形成柔性应力消除缓冲区的半导体器件和方法
CN102427069A (zh) * 2011-10-20 2012-04-25 新宝电机(东莞)有限公司 一种电路封装结构及封装方法
CN103107146A (zh) * 2011-10-04 2013-05-15 三星电子株式会社 半导体封装件及其制造方法
CN103367266A (zh) * 2012-04-06 2013-10-23 南亚科技股份有限公司 具有应力缓冲体的半导体封装结构
CN104517911A (zh) * 2013-10-02 2015-04-15 矽品精密工业股份有限公司 半导体封装件及其制法
CN104684840A (zh) * 2012-07-31 2015-06-03 惠普发展公司，有限责任合伙企业 在半导体和衬底之间包括插入器的器件
US9202769B2 (en) 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
CN105321891A (zh) * 2014-07-30 2016-02-10 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN108398063A (zh) * 2018-03-15 2018-08-14 深圳大成创安达电子科技发展有限公司 一种电子雷管芯片及其封装方法
TWI660473B (zh) * 2017-12-26 2019-05-21 Industrial Technology Research Institute 封裝結構及其形成方法
CN109860127A (zh) * 2019-04-10 2019-06-07 深圳市槟城电子有限公司 一种芯片封装体及其封装工艺
CN109962038A (zh) * 2017-12-26 2019-07-02 财团法人工业技术研究院 封装结构及其形成方法
CN110823248A (zh) * 2019-10-16 2020-02-21 中国兵器工业集团第二一四研究所苏州研发中心 一种mems陀螺仪的低应力组封装方法
CN116798961A (zh) * 2023-06-21 2023-09-22 上海韬润半导体有限公司 一种减少热应力影响的芯片封装结构及方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912648B2 (en) 2009-11-25 2014-12-16 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
CN102082102A (zh) * 2009-11-25 2011-06-01 新科金朋有限公司 形成柔性应力消除缓冲区的半导体器件和方法
US9508621B2 (en) 2009-11-25 2016-11-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US9202769B2 (en) 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN103107146A (zh) * 2011-10-04 2013-05-15 三星电子株式会社 半导体封装件及其制造方法
CN103107146B (zh) * 2011-10-04 2017-01-18 三星电子株式会社 半导体封装件及其制造方法
CN102427069A (zh) * 2011-10-20 2012-04-25 新宝电机(东莞)有限公司 一种电路封装结构及封装方法
CN103367266A (zh) * 2012-04-06 2013-10-23 南亚科技股份有限公司 具有应力缓冲体的半导体封装结构
CN103367266B (zh) * 2012-04-06 2016-05-18 南亚科技股份有限公司 具有应力缓冲体的半导体封装结构
CN104684840A (zh) * 2012-07-31 2015-06-03 惠普发展公司，有限责任合伙企业 在半导体和衬底之间包括插入器的器件
US9686864B2 (en) 2012-07-31 2017-06-20 Hewlett-Packard Development Company, L.P. Device including interposer between semiconductor and substrate
CN104517911A (zh) * 2013-10-02 2015-04-15 矽品精密工业股份有限公司 半导体封装件及其制法
CN105321891B (zh) * 2014-07-30 2018-05-25 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN105321891A (zh) * 2014-07-30 2016-02-10 台湾积体电路制造股份有限公司 半导体器件及其制造方法
TWI660473B (zh) * 2017-12-26 2019-05-21 Industrial Technology Research Institute 封裝結構及其形成方法
CN109962038A (zh) * 2017-12-26 2019-07-02 财团法人工业技术研究院 封装结构及其形成方法
CN108398063A (zh) * 2018-03-15 2018-08-14 深圳大成创安达电子科技发展有限公司 一种电子雷管芯片及其封装方法
CN108398063B (zh) * 2018-03-15 2019-07-30 深圳大成创安达电子科技发展有限公司 一种电子雷管芯片及其封装方法
CN109860127A (zh) * 2019-04-10 2019-06-07 深圳市槟城电子有限公司 一种芯片封装体及其封装工艺
CN110823248A (zh) * 2019-10-16 2020-02-21 中国兵器工业集团第二一四研究所苏州研发中心 一种mems陀螺仪的低应力组封装方法
CN116798961A (zh) * 2023-06-21 2023-09-22 上海韬润半导体有限公司 一种减少热应力影响的芯片封装结构及方法
CN116798961B (zh) * 2023-06-21 2024-03-15 上海韬润半导体有限公司 一种减少热应力影响的芯片封装结构及方法

Also Published As

Publication number Publication date
CN100585839C (zh) 2010-01-27

Similar Documents

Publication Publication Date Title
CN100585839C (zh) 芯片封装结构与芯片封装工艺
US8334591B2 (en) Semiconductor device and method of manufacturing the same
CN104584209B (zh) 薄型衬底PoP结构
US8008771B2 (en) Semiconductor chip package, electronic device including the semiconductor chip package and methods of fabricating the electronic device
US7170152B2 (en) Wafer level semiconductor package with build-up layer and method for fabricating the same
US7042072B1 (en) Semiconductor package and method of manufacturing the same which reduces warpage
US5438216A (en) Light erasable multichip module
US6177723B1 (en) Integrated circuit package and flat plate molding process for integrated circuit package
US20080308935A1 (en) Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
CN109801893A (zh) 半导体装置
KR20010062512A (ko) 멀티 플립칩 반도체 어셈블리
CN101246882A (zh) 具有多芯片的半导体组件封装结构及其方法
US20050110168A1 (en) Low coefficient of thermal expansion (CTE) semiconductor packaging materials
KR19990076568A (ko) 수지 성형 반도체 장치 및 반도체 패키지의 제조방법
US7432601B2 (en) Semiconductor package and fabrication process thereof
KR101059629B1 (ko) 반도체 패키지 제조방법
US20060237828A1 (en) System and method for enhancing wafer chip scale packages
US6773966B2 (en) Method of manufacturing semiconductor device
JP2000329632A (ja) 圧力センサーモジュール及び圧力センサーモジュールの製造方法
CN109599474B (zh) 一种led芯片的csp封装方法及其封装结构
US6844618B2 (en) Microelectronic package with reduced underfill and methods for forming such packages
CN102104030A (zh) 重构晶片的组装
TWI779419B (zh) 可降低半導體晶粒上應力之積體電路封裝
RU2705229C1 (ru) Способ трехмерного многокристального корпусирования интегральных микросхем памяти

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100127

Termination date: 20141231

EXPY Termination of patent right or utility model