CN116798961B - 一种减少热应力影响的芯片封装结构及方法 - Google Patents
一种减少热应力影响的芯片封装结构及方法 Download PDFInfo
- Publication number
- CN116798961B CN116798961B CN202310738535.8A CN202310738535A CN116798961B CN 116798961 B CN116798961 B CN 116798961B CN 202310738535 A CN202310738535 A CN 202310738535A CN 116798961 B CN116798961 B CN 116798961B
- Authority
- CN
- China
- Prior art keywords
- chip
- notch
- low
- thermal stress
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008646 thermal stress Effects 0.000 title claims abstract description 53
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000000853 adhesive Substances 0.000 claims abstract description 34
- 230000001070 adhesive effect Effects 0.000 claims abstract description 34
- 238000007731 hot pressing Methods 0.000 claims description 23
- 239000002313 adhesive film Substances 0.000 claims description 21
- 239000003292 glue Substances 0.000 claims description 21
- 230000000694 effects Effects 0.000 claims description 19
- 230000007246 mechanism Effects 0.000 claims description 12
- 238000007711 solidification Methods 0.000 claims description 9
- 230000008023 solidification Effects 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 230000008642 heat stress Effects 0.000 claims 2
- 238000000465 moulding Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
本发明公开了一种减少热应力影响的芯片封装结构及方法，其封装结构包括基板和芯片；支撑结构，设置于所述基板与所述芯片之间，用于支撑芯片使所述芯片与所述基板之间不存在直接物理接触；低模量胶键，用于连接所述支撑结构和所述芯片，使所述芯片与所述支撑结构之间不存在直接物理接触；所述支撑结构与所述芯片之间通过所述低模量胶键连接，使所述基板产生热应力时所述低模量胶键形变以抵消所述芯片受到的热应力。本发明可以减少封装结构中热应力对IC封装器件翘曲的影响。
Description
技术领域
本发明涉及半导体封装技术领域，特别涉及一种减少热应力影响的芯片封装结构。
背景技术
在IC封装器件中，由于塑封料、IC芯片、胶水以及载体基板等之间的热膨胀系数CTE、弹性模量存在差异，因此在模封固化过程以及在温度循环与热冲击过程中，所遇到的温度变化都会使模塑料及内部镶件产生膨胀和收缩，从而使它们之间产生热应力，最终导致IC封装器件翘曲。
对于一些高端封装产品来说，翘曲的程度对IC封装器件的质量及可靠性的影响尤其明显，特别是一些超薄堆叠芯片、大面积芯片和微间距球栅阵列封装的产品，如果在前期产品设计时未充分考虑到翘曲问题，在后面的实际生产中就会有很大的风险出现产品内部芯片裂损、钝化层裂缝、材料分层、塑封体开裂、产品外部平面度异常等一系列问题，最终导致芯片性能下降或失效，甚至可能造成产品无法成功量产。
因此目前需要一种减少热应力影响的芯片封装结构，可以减少封装结构中热应力对IC封装器件翘曲的影响，提高IC封装器件质量。
发明内容
为解决减少封装结构中热应力造成IC封装器件翘曲的技术问题，本发明提供一种减少热应力影响的芯片封装结构及方法，具体的技术方案如下：
本发明提供一种减少热应力影响的芯片封装结构，包括：
基板和芯片；
支撑结构，设置于所述基板与所述芯片之间，用于支撑芯片使所述芯片与所述基板之间不存在直接物理接触；
低模量胶键，用于连接所述支撑结构和所述芯片，使所述芯片与所述支撑结构之间不存在直接物理接触；
所述支撑结构与所述芯片之间通过所述低模量胶键连接，使所述基板产生热应力时所述低模量胶键形变以抵消所述芯片受到的热应力。
在一些实施例中，所述低模量胶键设置为胶膜。
在一些实施例中，所述支撑结构的上表面与所述芯片上表面通过所述胶膜粘接。
在一些实施例中，本发明提供的一种减少热应力影响的芯片封装结构，还包括：
第一槽口，设置于所述支撑结构的上表面；
第二槽口，设置于所述芯片的上表面；
所述胶膜的第一端设置于所述第一槽口内，所述胶膜的第二端设置于所述第二槽口内；
所述第一槽口的深度、所述第二槽口的深度与所述胶膜厚度相同，使所述支撑结构、所述芯片和所述胶膜之间上表面平整。
在一些实施例中，所述第一槽口和所述第二槽口的宽度大于第二预设距离，使所述胶膜与所述第一槽口和所述第二槽口之间存在足够贴合空间。
在一些实施例中，所述支撑结构的上表面与所述芯片下表面通过所述胶膜粘接。
在一些实施例中，所述芯片边缘与所述支撑结构之间的第一预设距离大于所述芯片的加工尺寸误差容许量。
在一些实施例中，本发明提供的一种减少热应力影响的芯片封装结构，还包括：
封装外壳；
键合引线，用于电性连接所述芯片和所述基板；
所述支撑结构的高度小于第三预设距离，使所述芯片的上表面与所述封装外壳之间间距大于所述键合引线的安装高度需求距离。
在一些实施例中，所述支撑结构包括板形支撑结构、矩形支撑结构、环形和柱形支撑结构中任一种。
在一些实施例中，本发明提供的一种减少热应力影响的芯片封装结构，还包括：
电子元器件，安装于所述基板上，与所述支撑结构和所述芯片之间不发生之间物理接触。
在一些实施例中，根据本发明的另一方面，本发明还提供一种减少热应力影响的芯片封装方法，包括步骤：
将支撑结构贴装到基板上；
通过真空垫块吸附芯片并将所述真空垫块放置于所述基板上；
通过热压机构吸取低模量胶键放置于所述支撑结构和所述芯片之间，并对所述低模量胶键进行热压固化；
热压固化后移开所述热压机构和所述真空垫块。
在一些实施例中，所述低模量胶键设置为胶膜，所述的通过真空垫块吸附芯片并将所述真空垫块放置于所述基板上之后，所述的热压固化后移开所述热压机构和所述真空垫块之前，还包括步骤：
在所述支撑结构的上表面蚀刻或切割出第一槽口，在所述芯片的上表面蚀刻或切割出第二槽口；
通过热压机构吸取所述低模量胶键放置于所述第一槽口和所述第二槽口之间，并对所述低模量胶键进行热压固化。
本发明提供的一种减少热应力影响的芯片封装结构及方法的技术效果如下：
本发明提供的减少热应力影响的芯片封装结构及方法在芯片受到外界温度变化时，本申请中结构能起到阻隔和吸收芯片与封装结构之间的热应力的技术效果，可以明显改善芯片翘曲异常程度，从而解决由翘曲导致的芯片性能下降或失效的技术问题，提高芯片封装质量。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种减少热应力影响的芯片封装结构的示例图；
图2为本发明一种减少热应力影响的芯片封装结构的一个示例图；
图3为本发明一种减少热应力影响的芯片封装结构的另一个示例图；
图4为本发明一种减少热应力影响的芯片封装方法的流程图；
图5为本发明一种减少热应力影响的芯片封装方法的另一个流程图；
图6为本发明一种减少热应力影响的芯片封装方法中设置槽口的流程图。
图中标号：基板-101、焊盘-102、键合引线-103、电子元器件-104、封装外壳-105、芯片-201、第二槽口-202、支撑结构-203、第一槽口-204和低模量胶键-205。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘出了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
本发明的一个实施例，如图1所示，本发明提供一种减少热应力影响的芯片封装结构，包括：基板101、芯片201、支撑结构203和低模量胶键205。
支撑结构203设置于基板101与芯片201之间，用于支撑芯片201使芯片201与基板101之间不存在直接物理接触。
低模量胶键205用于连接支撑结构203和芯片201，使芯片201与支撑结构203之间不存在直接物理接触。
支撑结构203与芯片201之间通过低模量胶键205连接，使基板101产生热应力时低模量胶键205形变以抵消芯片201受到的热应力。
本实施例提供的减少热应力影响的芯片封装结构在芯片受到外界温度变化时，能起到阻隔和吸收芯片与封装结构之间的热应力的技术效果，可以明显改善芯片翘曲异常程度，从而解决由翘曲导致的芯片性能下降或失效的技术问题，提高芯片封装质量。
在一些实施例中，如图1所示，低模量胶键205设置为胶膜，支撑结构203的上表面与芯片201上表面通过胶膜粘接。
示例性地，支撑结构203的上表面与芯片201上表面通过胶膜粘接，胶膜
在一些实施例中，如图1所示，本发明提供的一种减少热应力影响的芯片封装结构，还包括：第一槽口204和第二槽口202。
其中，第一槽口204设置于支撑结构203的上表面，第二槽口202设置于芯片201的上表面，胶膜的第一端设置于第一槽口204内，胶膜的第二端设置于第二槽口202内，第一槽口204的深度、第二槽口202的深度与胶膜厚度相同，使支撑结构203、芯片201和胶膜之间上表面平整。
在一些实施例中，第一槽口204和第二槽口202的宽度大于第二预设距离，使胶膜与第一槽口和第二槽口之间存在足够贴合空间。
在一些实施例中，如图2和图3所示，支撑结构203的上表面与芯片201下表面通过胶膜粘接。
在一些实施例中，芯片201边缘与支撑结构203之间的第一预设距离大于芯片201的加工尺寸误差容许量。
在一些实施例中，如图1所示，本发明提供的一种减少热应力影响的芯片封装结构，还包括封装外壳105和键合引线103。
其中，键合引线103用于电性连接芯片201和基板101。
支撑结构203的高度小于第三预设距离，使芯片201的上表面与封装外壳105之间间距大于键合引线103的安装高度需求距离。
具体地，键合引线103电性连接于基板101上的焊盘102上。
在一些实施例中，支撑结构203包括板形支撑结构、矩形支撑结构、环形和柱形支撑结构中任一种。
在一些实施例中，如图1所示，本发明提供的一种减少热应力影响的芯片封装结构，还包括电子元器件104。
电子元器件104安装于基板101上，与支撑结构203和芯片101之间不发生之间物理接触。
在一些实施例中，如图4和图5所示，根据本发明的另一方面，本发明还提供一种减少热应力影响的芯片封装方法，包括步骤：
S100将支撑结构贴装到基板上。
S200通过真空垫块吸附芯片并将真空垫块放置于基板上。
S400通过热压机构吸取低模量胶键放置于支撑结构和芯片之间，并对低模量胶键进行热压固化。
S500热压固化后移开热压机构和所述真空垫块。
具体地，如图1所示，根据本实施例提供的减少热应力影响的芯片封装方法进行封装后，其支撑结构203设置于基板101与芯片201之间，用于支撑芯片201使芯片201与基板101之间不存在直接物理接触，低模量胶键205用于连接支撑结构203和芯片201，使芯片201与支撑结构203之间不存在直接物理接触，支撑结构203与芯片201之间通过低模量胶键205连接，使基板101产生热应力时低模量胶键205形变以抵消芯片201受到的热应力。
具体地，本实施例中支撑结构203在基板101收到热应力形变时，由于支撑结构203将芯片201从基板101上支撑起来，避免芯片201与基板之间出现直接热应力传导导致芯片201形变，在支撑结构203与芯片201之间设置的低模量胶键205会在接收到基板101通过支撑结构203传导的热应力时形变，抵消部分或全部芯片受到的热应力，支撑结构203使芯片201悬空于基板101，避免芯片201与基板101直接接触，起到阻隔芯片201与基板101之间热应力的相互作用，低模量胶键205起到固定芯片201和吸收残余热应力的作用。
示例性地，支撑结构203的成型可以选用模具制作、转贴等方式实现，其材质推荐选用环氧树脂，胶膜205的实际尺寸可以根据支撑结构203与芯片201的间距来定制，其材质推荐选用模量低的胶水，比如硅胶。
在一些实施例中，如图6所示，低模量胶键设置为胶膜，步骤S200通过真空垫块吸附芯片并将真空垫块放置于基板上之后，步骤S400通过热压机构吸取低模量胶键放置于支撑结构和芯片之间，并对低模量胶键进行热压固化之前，还包括步骤：
S310在支撑结构的上表面蚀刻或切割出第一槽口，在芯片的上表面蚀刻或切割出第二槽口。
步骤S400具体包括S410通过热压机构吸取低模量胶键放置于第一槽口和第二槽口之间，并对低模量胶键进行热压固化。
在一些实施例中，步骤S310和步骤S410也可以设置于步骤S100之前，预先执行槽口和胶健的设置。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。
应当说明的是，以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种减少热应力影响的芯片封装结构，其特征在于，包括：
基板和芯片；
支撑结构，设置于所述基板与所述芯片之间，用于支撑所述芯片使所述芯片与所述基板之间不存在直接物理接触；
低模量胶键，用于连接所述支撑结构和所述芯片，使所述芯片与所述支撑结构之间不存在直接物理接触；
所述支撑结构与所述芯片之间通过所述低模量胶键连接，使所述基板产生热应力时所述低模量胶键形变以抵消所述芯片受到的热应力；
所述低模量胶键设置为胶膜；
所述支撑结构的上表面与所述芯片上表面通过所述胶膜粘接；
第一槽口，设置于所述支撑结构的上表面；
第二槽口，设置于所述芯片的上表面；
所述胶膜的第一端设置于所述第一槽口内，所述胶膜的第二端设置于所述第二槽口内；
所述第一槽口的深度、所述第二槽口的深度与所述胶膜厚度相同，使所述支撑结构、所述芯片和所述胶膜之间上表面平整。
2.根据权利要求1所述的一种减少热应力影响的芯片封装结构，其特征在于，
所述第一槽口和所述第二槽口的宽度大于第二预设距离，使所述胶膜与所述第一槽口和所述第二槽口之间存在足够贴合空间。
3.根据权利要求1～2中任一项所述的一种减少热应力影响的芯片封装结构，其特征在于，
所述芯片边缘与所述支撑结构之间的第一预设距离大于所述芯片的加工尺寸误差容许量。
4.根据权利要求1～3中任一项所述的一种减少热应力影响的芯片封装结构，其特征在于，还包括：
封装外壳；
键合引线，用于电性连接所述芯片和所述基板；
所述支撑结构的高度小于第三预设距离，使所述芯片的上表面与所述封装外壳之间间距大于所述键合引线的安装高度需求距离。
5.根据权利要求1所述的一种减少热应力影响的芯片封装结构，其特征在于，
所述支撑结构包括板形支撑结构、矩形支撑结构、环形和柱形支撑结构中任一种。
6.根据权利要求1所述的一种减少热应力影响的芯片封装结构，其特征在于，还包括：
电子元器件，安装于所述基板上，与所述支撑结构和所述芯片之间不发生之间物理接触。
7.一种减少热应力影响的芯片封装方法，其特征在于，包括步骤：
将支撑结构贴装到基板上；
通过真空垫块吸附芯片并将所述真空垫块放置于所述基板上；
通过热压机构吸取低模量胶键放置于所述支撑结构和所述芯片之间，并对所述低模量胶键进行热压固化；
热压固化后移开所述热压机构和所述真空垫块；
所述低模量胶键设置为胶膜，所述的通过真空垫块吸附芯片并将所述真空垫块放置于所述基板上之后，所述的热压固化后移开所述热压机构和所述真空垫块之前，还包括步骤：
在所述支撑结构的上表面蚀刻或切割出第一槽口，在所述芯片的上表面蚀刻或切割出第二槽口；
通过热压机构吸取所述低模量胶键放置于所述第一槽口和所述第二槽口之间，并对所述低模量胶键进行热压固化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310738535.8A CN116798961B (zh) | 2023-06-21 | 2023-06-21 | 一种减少热应力影响的芯片封装结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310738535.8A CN116798961B (zh) | 2023-06-21 | 2023-06-21 | 一种减少热应力影响的芯片封装结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116798961A CN116798961A (zh) | 2023-09-22 |
| CN116798961B true CN116798961B (zh) | 2024-03-15 |
Family
ID=88035850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310738535.8A Active CN116798961B (zh) | 2023-06-21 | 2023-06-21 | 一种减少热应力影响的芯片封装结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116798961B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1996575A (zh) * | 2005-12-31 | 2007-07-11 | 财团法人工业技术研究院 | 芯片封装结构与芯片封装工艺 |
| CN111477621A (zh) * | 2020-06-28 | 2020-07-31 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构、其制作方法和电子设备 |
| WO2020215249A1 (zh) * | 2019-04-24 | 2020-10-29 | 深圳市汇顶科技股份有限公司 | 芯片互联装置、集成桥结构的基板及其制备方法 |
| CN112420625A (zh) * | 2020-10-29 | 2021-02-26 | 光华临港工程应用技术研发(上海)有限公司 | 芯片贴放封装结构及方法 |
| CN114655916A (zh) * | 2022-03-23 | 2022-06-24 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种mems器件的应力缓冲封装结构 |
-
2023
- 2023-06-21 CN CN202310738535.8A patent/CN116798961B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1996575A (zh) * | 2005-12-31 | 2007-07-11 | 财团法人工业技术研究院 | 芯片封装结构与芯片封装工艺 |
| WO2020215249A1 (zh) * | 2019-04-24 | 2020-10-29 | 深圳市汇顶科技股份有限公司 | 芯片互联装置、集成桥结构的基板及其制备方法 |
| CN111477621A (zh) * | 2020-06-28 | 2020-07-31 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构、其制作方法和电子设备 |
| CN112420625A (zh) * | 2020-10-29 | 2021-02-26 | 光华临港工程应用技术研发(上海)有限公司 | 芯片贴放封装结构及方法 |
| CN114655916A (zh) * | 2022-03-23 | 2022-06-24 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种mems器件的应力缓冲封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116798961A (zh) | 2023-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW565874B (en) | Semiconductor device | |
| TWI634628B (zh) | 具有支撐構件之堆疊式半導體晶粒組件及相關之系統及方法 | |
| TW498516B (en) | Manufacturing method for semiconductor package with heat sink | |
| US6212767B1 (en) | Assembling a stacked die package | |
| US8318543B2 (en) | Method of manufacturing semiconductor device | |
| US8058717B2 (en) | Laminated body of semiconductor chips including pads mutually connected to conductive member | |
| US7608915B2 (en) | Heat dissipation semiconductor package | |
| KR101590453B1 (ko) | 휨 개선을 위한 반도체 칩 다이 구조 및 방법 | |
| US6225703B1 (en) | Semiconductor device | |
| KR20090030540A (ko) | 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기 | |
| US7015066B2 (en) | Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly | |
| CN116798961B (zh) | 一种减少热应力影响的芯片封装结构及方法 | |
| US20140145323A1 (en) | Lamination layer type semiconductor package | |
| KR100744147B1 (ko) | 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법 | |
| JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
| CN108573933B (zh) | 半导体装置及其制造方法 | |
| US11302539B2 (en) | Semiconductor packaging structure and method for packaging semiconductor device | |
| WO2018180734A1 (ja) | 基板固定治具およびこれを用いた半導体装置の製造方法 | |
| US20210313194A1 (en) | Method for manufacturing semiconductor device and manufacturing apparatus | |
| WO2004073059A1 (en) | Method for planarizing bumped die | |
| US20070235872A1 (en) | Semiconductor package structure | |
| CN114613683A (zh) | 树脂基板的加工方法 | |
| JPH06196614A (ja) | リードフレーム | |
| KR20020058212A (ko) | 반도체 패키지용 다이 본딩장치의 히트 블록 구조 | |
| JP3213590B2 (ja) | 金属ベースを用いた半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |