KR100744147B1 - 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법 - Google Patents

반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법 Download PDF

Info

Publication number
KR100744147B1
KR100744147B1 KR1020060079528A KR20060079528A KR100744147B1 KR 100744147 B1 KR100744147 B1 KR 100744147B1 KR 1020060079528 A KR1020060079528 A KR 1020060079528A KR 20060079528 A KR20060079528 A KR 20060079528A KR 100744147 B1 KR100744147 B1 KR 100744147B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
contact surface
load
region
center
Prior art date
Application number
KR1020060079528A
Other languages
English (en)
Inventor
한만희
김근우
김희석
송호건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060079528A priority Critical patent/KR100744147B1/ko
Application granted granted Critical
Publication of KR100744147B1 publication Critical patent/KR100744147B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 테이프가 부착된 웨이퍼로부터 반도체 칩을 분리시키고 이를 다시 기판에 부착시키기 위한 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법에 관한 것이다. 본 발명에 따른 반도체 칩 픽업 조립체는, 반도체 칩의 중심 영역과 접촉하여 하중을 인가하는 제 1 접촉 표면을 구비하며, 연직 상하 운동을 하는 중심 헤드부; 및 반도체 칩의 가장자리와 접촉하여 하중을 인가하는 제 2 접촉 표면을 구비하며, 중심 헤드부의 외주를 감싸면서 중심 헤드부와 독립적으로 연직 상하 운동하는 적어도 하나 이상의 외주 헤드부로 이루어진다.
다이접착필름(die attach fime; DAF), 다이싱(dicing) 공정

Description

반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법{Semiconductor chip pickup assembly and method of attaching semiconductor chip}
도 1은 이면연마공정을 거친 웨이퍼의 휨 현상을 나타내는 단면도이다.
도 2a 및 도 2b는 종래의 반도체 칩 픽업 조립체에 의한 반도체 칩의 부착 공정을 개략적으로 도시하는 측단면도이다.
도 3은 본 발명의 실시예에 따른 반도체 칩의 부착 방법을 도시하는 순서도이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 반도체 칩 픽업 조립체에 의한 반도체 칩의 부착 공정을 개략적으로 도시하는 측단면도이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 반도체 픽업 조립체의 제 1 접촉 표면 및 제 2 접촉 표면을 도시하는 저면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 중심 헤드부 100S: 제 1 접촉 표면
200: 외주 헤드부 200S: 제 2 접촉 표면
400: 반도체 칩 픽업 조립체
T1, T2, T3: 하중
본 발명은 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법에 관한 것으로서, 더욱 상세하게는, 테이프가 부착된 웨이퍼로부터 반도체 칩을 분리시키고 이를 다시 기판에 부착시키기 위한 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법에 관한 것이다.
최근, 전자 제품의 소형화 추세에 따라 반도체 제품의 패키지 두께를 감소시키려는 노력이 계속되고 있다. 반도체 제품의 패키지 두께를 감소시키는 방법의 하나로서 웨이퍼의 이면을 연마하는 공정이 채택되고 있다. 이면연마공정을 거친 웨이퍼는 다이싱 공정을 거쳐 반도체 칩 또는 다이(die)의 형태로 예를 들면, 리드 프레임 및 인쇄회로기판 또는 다른 반도체 칩과 같은 기판에 부착된다.
도 1은 이면연마공정을 거친 웨이퍼(5)의 휨 현상을 나타내는 단면도이다.
도 1을 참조하면, 반도체 디바이스를 형성하기 위하여, 웨이퍼(5) 상에는 서로 다른 열팽창 계수를 갖는 복수의 이종 재료, 예를 들면, 산화물 및 질화물과 같은 절연층들(6)과 텅스텐 및 알루미늉과 같은 금속층들(7)이 적층된다. 서로 다른 열팽창 계수를 갖는 층들(6, 7)은 화살표로 지시된 웨이퍼(5)의 중심을 향하는 압축 응력을 초래할 수 있다.
이 경우, 이면연마공정을 거친 웨이퍼(5)는 얇은 두께 때문에 상기 압축 응력에 대하여 충분한 경도를 갖지 못하므로, 웨이퍼의 휨(warpage) 현상이 나타난 다. 휨 정도는 일반적으로 기준면(1)으로부터 웨이퍼의 에지가 이격된 높이(h)로 측정된다. 다이싱 공정에 의하여 휘어진 웨이퍼(5)로부터 얻어진 반도체 칩 또한 소정의 휨 정도를 가질 수 있다.
도 2a 및 도 2b는 종래의 반도체 칩 픽업 조립체(40)에 의한 반도체 칩(31, 32)의 부착 공정을 개략적으로 도시하는 측단면도이다.
반도체 칩 픽업 조립체(40)는 다이싱된 웨이퍼로부터 반도체 칩(31, 32)을 분리하여, 레진, 페이스트 또는 다이접착필름(die attach fime; DAF)과 같은 접착 수단(20)에 의하여 도 2a에 도시된 바와 같이 하부의 기판(10) 상에 반도체 칩(31)을 부착하거나, 도 2b에 도시된 바와 같이 다른 반도체 칩(32) 상에 반도체 칩(31)을 부착한다. 반도체 칩 픽업 조립체(40)의 헤드부(40b; 또는 콜릿(collet))은 반도체 칩(31)과 접촉한 상태에서 복수의 진공 인렛(40h)을 통하여 헤드부(40b)의 내부를 감압함으로써 반도체 칩(31)을 흡착한다. 반도체 칩(31)은 헤드부(40b)에 흡착된 채로 픽업되어, 다이싱된 웨이퍼로부터 분리된다.
반도체 칩 픽업 조립체(40)는 적합한 구동 수단에 의하여 분리된 반도체 칩(31)을 부착 공정을 위하여 이송한다. 도시된 바와 같이, 반도체 칩 픽업 조립체(40)는 기판(10, 32)에 반도체 칩(31)이 접촉할 때까지 기판(10, 32)의 상부측에서부터 반도체 칩(31)을 하강시키고, 최종적으로 반도체 칩(31)의 전 영역에 걸쳐 균일한 하중(T)을 인가하여 기판(10, 32) 상에 반도체 칩(31)을 부착한다.
이면연마공정에 의하여 반도체 칩(31, 32)에 휨이 발생한 경우, 반도체 칩(31)의 가장자리 영역이 완전히 부착되지 않아 틈(V1)이 발생하거나, 반도체 칩(32)의 중심 영역에 보이드(V2)가 발생할 수 있다. 특히, 휨을 갖는 복수의 반도체 칩들(31, 32)이 적층되는 패키지에서는, 이러한 틈과 보이드(V1, V2)가 누적될 수 있다. 틈과 보이드(V1, V2)는 반도체 칩(31)과 기판(10, 32) 사이의 기계적 부착력을 약화시킬 뿐만 아니라, 반도체 패키지의 조립 공정 후 습기 및 온도에 대한 신뢰성 측정 등에서 반도체 패키지의 스웰링(swelling)을 초래하거나 접합 계면의 탈착(delamilation)과 같은 패키지 불량을 초래할 수 있다.
종래의 반도체 픽업 조립체의 헤드부는 통상적으로 반도체 칩의 면적과 유사한 면적을 갖고, 평탄한 접촉 표면을 가지기 때문에, 반도체 칩의 휨에 대응하여 반도체 칩의 영역에 따라 하중을 독립적으로 인가할 수 없다. 이로 인하여, 휨을 갖는 반도체 칩의 부착 공정에 있어서, 틈과 보이드를 초래할 뿐만 아니라, 반도체 칩에 인장 응력을 제공하여 크랙 또는 소장 성능의 결함을 유도할 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 휨을 갖는 반도체 칩의 부착 공정에서 틈이나 보이드의 생성을 억제하고, 반도체 칩에 유기되는 인장 응력을 감소시킬 수 있는 반도체 칩의 픽업 조립체를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 휨을 갖는 반도체 칩의 부착 공정에서 틈이나 보이드의 생성을 억제하고, 반도체 칩에 유기되는 인장 응력을 감소시킬 수 있는 반도체 칩의 부착 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 칩 픽업 조립체는, 반도체 칩의 중심 영역과 접촉하여 하중을 인가하는 제 1 접촉 표면을 구비하며, 연직 상하 운동을 하는 중심 헤드부; 및 상기 반도체 칩의 가장자리와 접촉하여 하중을 인가하는 제 2 접촉 표면을 구비하며, 상기 중심 헤드부의 외주를 감싸면서 상기 중심 헤드부와 독립적으로 연직 상하 운동하는 적어도 하나 이상의 외주 헤드부를 포함한다. 본 발명에 있어서, 상기 제 1 접촉 표면의 면적은 상기 제 1 접촉 표면과 상기 제 2 접촉 표면의 총 면적의 10 % 내지 70 % 에 해당될 수 있다.
본 발명의 반도체 칩 픽업 조립체에 따르면, 반도체 칩의 중심 영역과 과 가장자리 영역에 독립적으로 하중을 각각 인가하는 중심 헤드부와 외주 헤드부에 의하여, 반도체 칩의 휨 정도에 대응하는 부착 공정을 수행할 수 있으며, 이로 인하여 반도체 칩의 부착 불량을 개선할 수 있다.
또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 칩의 부착 방법은, 반도체 칩을 흡착하여 상기 반도체 칩을 지지하는 단계; 상기 반도체 칩을 강하시켜 기판에 접촉시킨 후, 상기 반도체 칩의 중심 영역에 하중을 인가하는 단계; 및 상기 반도체 기판의 중심 영역에 하중을 인가한 상태에서, 상기 반도체 칩의 가장자리 영역에 하중을 인가하는 단계를 포함한다.
상기 반도체 칩의 부착 방법은, 상기 가장자리 영역에 하중을 인가하는 단계 이후에, 상기 가장자리 영역의 하중을 해제하는 단계; 및 상기 중심 영역의 하중을 해제하는 단계를 더 수행할 수 있으며, 상기 가장자리 영역의 하중을 해제하는 단계 이전 또는 상기 중심 영역의 하중을 해제하는 단계의 이전 또는 이후에, 상기 반도체 칩의 흡착을 해제하여 상기 반도체 칩을 상기 기판에 안착시키는 단계를 더 수행할 수도 있다.
본 발명의 실시예에 있어서, 상기 반도체 칩과 상기 기판은 상기 반도체 칩과 상기 기판 사이에 배치되는 다이접착필름에 의하여 부착될 수 있으며, 상기 중심 영역은 원형 또는 사각형의 형상을 갖는 것이 바람직하다. 본 발명의 실시예에 관한 반도체 칩의 부착 방법에 따르면, 상기 반도체 칩을 강하시켜 기판에 접촉시킨 후, 상기 반도체 칩의 중심 영역에 하중을 인가하고, 이어서 상기 반도체 칩의 가장자리 영역에 하중을 인가함으로써, 반도체 칩의 휨 정도에 대응하는 부착 공정을 수행할 수 있다. 본 발명의 반도체 칩의 부착 방법에 따르면, 반도체 패키지의 스웰링(swelling)을 초래하거나 접합 계면의 탈착(delamilation)과 같은 패키지 불량을 초래하는 반도체 칩의 부착 불량이 개선될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 또한, 도면에서 각 구성요소의 두께나 크기 또는 유격은 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 3은 본 발명의 실시예에 따른 반도체 칩(70)의 부착 방법을 도시하는 순서도이며, 도 4a 내지 도 4c는 본 발명의 실시예에 따른 반도체 칩 픽업 조립체(400)에 의한 반도체 칩의 부착 공정을 개략적으로 도시하는 측단면도이다. 다이싱 공정에 의해 개별화된 반도체 칩(70)은 반도체 칩 픽업 조립체(400)에 의해 웨이퍼(미도시)로부터 분리된 후, 부착 공정을 위하여 기판(70)의 상부로 이송된다. 기판(50)은 리드 프레임 및 인쇄회로기판이나 반도체 칩을 지칭한다.
이하, 도 4a 내지 도 4c에 도시된 반도체 칩 픽업 조립체에 의해 수행되는 부착 공정의 각 단계를 도 3을 참조하여 상술한다.
도 4a를 참조하면, 본 발명의 실시예에 따른 반도체 칩 픽업 조립체(400)는 서로 독립적으로 연직 상하 운동을 할 수 있는 중심 헤드부(100) 및 중심 헤드부(100)의 외주를 감싸는 외주 헤드부(200)를 포함한다. 중심 헤드부(100) 및 외주 헤드부(200)는 서로 독립적으로 운동할 수 있도록 소정의 유격(g)을 가질 수 있다. 중심 헤드부(100) 및/또는 외주 헤드부(200)는 플라스틱, 금속 또는 세라믹으로 제조될 수 있다.
중심 헤드부(100)는 반도체 칩(70)의 중심 영역(A)과 접촉하여 하중을 인가하는 제 1 접촉 표면(100S)을 구비한다. 제 1 접촉 표면(100S)에는 적어도 하나 이상, 예를 들면 1 내지 16 개의 진공 인렛(100h)이 형성되고, 중심 헤드부(100)의 내부를 감압시킴으로써 반도체 칩(70)을 흡착하여 반도체 칩(70)을 지지할 수 있다(S100). 외주 헤드부(200)는 반도체 칩(70)의 가장자리 영역(B)과 접촉하여 하중을 인가하기 위한 제 2 접촉 표면(200S)을 구비한다.
제 1 접촉 표면(100S) 및/또는 제 2 접촉 표면(200S)은 반도체 칩(70)과 접촉시 반도체 칩(70)에 대한 충격을 완화하기 위하여, 예를 들면 고무 및 우레탄과 같은 탄성체로 이루어질 수 있다. 반도체 칩(70)이 소정의 휨 정도를 갖는 경우, 탄성체로 이루어진 제 1 접촉 표면(100S) 및/또는 제 2 접촉 표면(200S)은 하중을 인가하는 동안 상기 탄성체의 변형으로 인하여, 반도체 칩(70)에 유기되는 인장 응력을 감소시킬 수 있다.
도 4b를 참조하면, 중심 헤드부(100)는 반도체 칩(70)을 지지한 채로 기판(50) 측으로 반도체 칩(70)을 하강시키고, 반도체 칩(70)이 기판(50)에 접촉되면, 반도체 칩(70)의 중심 영역(A)에 하중(T1)을 인가한다(S200). 반도체 칩(70)의 중심 영역(A)에 하중(T1)이 인가된 상태에서, 외주 헤드부(200)가 하강하여 반도체 칩(70)의 가장자리 영역(B)에 하중(T2)을 인가한다(S300).
도 4b에서는 반도체 칩(70)에 대하여 휨 정도를 도시하고 있지는 않지만, 반도체 칩(70) 또는 기판(5)은 소정의 휨 정도를 가질 수 있다. 중심 헤드부(100)와 외주 헤드부(200)는 서로 분리되어, 반도체 칩(70)의 중심 영역(A)과 가장자리 영역(B)에 하중을 독립적으로 인가할 수 있으므로, 반도체 칩(70)의 휨 정도에 대응하여 각 영역(A, B)별로 부착 공정을 수행할 수 있다. 그로 인하여, 중심 영역(A)에 발생할 수 있는 보이드(도 2b의 V2 참조)와 가장자리 영역(B)에서 발생할 수 있는 틈(도 2a의 V1 참조)이 억제될 수 있다.
중심 헤드부(100)의 제 1 접촉 표면(100S)과 외주 헤드부(200)의 제 2 접촉 표면(200S)의 총 면적은 부착 공정이 요구되는 반도체 칩(70)의 전체 면적과 동등 이상일 수 있다. 이때, 제 1 접촉 표면(100S)의 면적은 제 1 접촉 표면(100S)과 제 2 접촉 표면(200S)의 총 면적의 10 % 내지 70 %인 것이 바람직하다.
도 4c를 참조하면, 반도체 칩 픽업 조립체(400)에 의하여 반도체 칩(70)의 전 영역(A, B)에 걸쳐서 하중(T1, T2)이 인가되고 접착 수단(60)에 반도체 칩(70)이 충실히 부착된 후에, 먼저 외주 헤드부(200)가 상승하면서 반도체 칩(70)의 가장자리 영역(B)에 인가된 하중(T2)이 해제된다(S400). 이후, 중심 헤드부(200)가 상승하면서 반도체 칩(70)의 중심 영역(A)에 인가된 하중(T1)이 해제됨으로써 반도체 칩(70)의 부착 공정이 종료된다(S500). 이 때, 기판(50) 상에 반도체 칩(70)을 안착시키기 위하여, 상기 가장자리 영역(B)의 하중을 해제하는 단계(S400) 이전 또는 상기 중심 영역(A)의 하중을 해제하는 단계(S500) 이전 또는 이후에, 중심 헤드부(200)에 의한 반도체 칩(70)의 흡착을 해제할 수 있다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 반도체 픽업 조립체(400)의 제 1 접촉 표면(100S) 및 제 2 접촉 표면(200S)을 도시하는 저면도이다.
도 5a 및 도 5b를 참조하면, 제 1 접촉 표면(100S)의 형상은 도 5a와 같이 사각형 또는 도 5b와 같이 원형을 가질 수 있다. 제 1 접촉 표면(100S)에 형성된 진공 인렛(100h)은 1 내지 16 개일 수 있다. 제 1 접촉 표면(100S)과 제 2 접촉 표면(200S)은 독립적인 운동을 위하여 일정한 유격(g)을 가질 수 있다.
본 발명의 실시예에 있어서, 접착 수단(60)으로서, 레진, 페이스트 또는 다이접착필름(die attach fime; DAF)이 사용될 수 있으며, 이들 중 레진 또는 페이스트는 부착된 반도체 칩의 외측으로 그 성분이 누출되는 현상이 발생할 수 있으므로, 다이접착필름을 사용하는 것이 바람직하다.
본 발명의 실시예에 있어서, 외주 헤드부는 단일한 구성을 가질 수도 있으며, 필요에 따라 중심 헤드부를 복수 겹으로 감싸는 복수의 구성을 갖도록 제조될 수도 있다. 이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명의 반도체 칩 픽업 조립체는, 반도체 칩의 중심 영역과 접촉하여 하중을 인가하는 중심 헤드부와 상기 반도체 칩의 가장자리와 접촉하여 하중을 인가하는 적어도 하나 이상의 외주 헤드부에 의하여, 상기 반도체 칩의 중심 영역과 가장자리 영역에 하중을 독립적으로 인가할 수 있으며, 이로 인하여, 반도체 칩의 휨 정도에 대응하는 부착 공정을 수행하여, 반도체 칩의 부착 불량을 개선할 수 있는 반도체 칩 픽업 조립체를 제공한다.
또한, 본 발명의 반도체 칩의 부착 방법은, 상기 반도체 칩을 강하시켜 기판에 접촉시킨 후, 상기 반도체 칩의 중심 영역에 하중을 인가하고, 이어서 상기 반도체 칩의 가장자리 영역에 하중을 인가함으로써, 반도체 칩의 휨 정도에 대응하는 부착 공정을 수행하여, 반도체 칩의 부착 불량을 개선할 수 있는 반도체 칩의 부착 방법을 제공한다.

Claims (12)

  1. 반도체 칩의 중심 영역과 접촉하여 하중을 인가하는 제 1 접촉 표면을 구비하며, 연직 상하 운동을 하는 중심 헤드부; 및
    상기 반도체 칩의 가장자리와 접촉하여 하중을 인가하는 제 2 접촉 표면을 구비하며, 상기 중심 헤드부의 외주를 감싸면서 상기 중심 헤드부와 독립적으로 연직 상하 운동하는 적어도 하나 이상의 외주 헤드부를 포함하는 반도체 칩 픽업 조립체.
  2. 제 1 항에 있어서,
    상기 제 1 접촉 표면은 적어도 하나 이상의 진공 인렛이 형성되어 상기 반도체 칩을 흡착하는 반도체 칩 픽업 조립체.
  3. 제 1 항에 있어서,
    상기 제 1 접촉 표면 및/또는 제 2 접촉 표면은 탄성체로 이루어진 반도체 칩 픽업 조립체.
  4. 제 1 항에 있어서,
    상기 제 1 접촉 표면의 면적은 상기 제 1 접촉 표면과 상기 제 2 접촉 표면의 총 면적의 10 % 내지 70 % 에 해당되는 반도체 칩 픽업 조립체.
  5. 제 1 항에 있어서,
    상기 제 1 접촉 표면은 원형 또는 사각형의 형상을 갖는 반도체 칩 픽업 조립체.
  6. 반도체 칩을 흡착하여 상기 반도체 칩을 지지하는 단계;
    상기 반도체 칩을 하강시켜 기판에 접촉시킨 후, 상기 반도체 칩의 중심 영역에 하중을 인가하는 단계; 및
    상기 반도체 기판의 중심 영역에 하중을 인가한 상태에서, 상기 반도체 칩의 가장자리 영역에 하중을 인가하는 단계를 포함하는 반도체 칩의 부착 방법.
  7. 제 6 항에 있어서,
    상기 반도체 칩과 상기 기판은 상기 반도체 칩과 상기 기판 사이에 배치되는 다이접착필름(die attach film; DAF)에 의하여 부착되는 반도체 칩의 부착 방법.
  8. 제 6 항에 있어서,
    상기 중심 영역은 원형 또는 사각형의 형상을 갖는 반도체 칩의 부착 방법.
  9. 제 6 항에 있어서,
    상기 중심 영역의 면적은 상기 중심 영역과 상기 가장자리 영역의 총 면적의 10 % 내지 70 % 에 해당하는 반도체 칩의 부착 방법.
  10. 제 6 항에 있어서,
    상기 가장자리 영역에 하중을 인가하는 단계 이후에, 상기 가장자리 영역의 하중을 해제하는 단계; 및
    상기 중심 영역의 하중을 해제하는 단계를 더 포함하는 반도체 칩의 부착 방법.
  11. 제 10 항에 있어서,
    상기 가장자리 영역의 하중을 해제하는 단계 이전 또는 상기 중심 영역의 하중을 해제하는 단계의 이전 또는 이후에, 상기 반도체 칩의 흡착을 해제하여 상기 반도체 칩을 상기 기판에 안착시키는 단계를 더 포함하는 반도체 칩의 부착 방법.
  12. 제 6 항에 있어서,
    상기 반도체 칩을 지지하는 단계에서, 상기 반도체 칩은 상기 반도체 칩의 중심 영역을 흡착하여 지지되는 반도체 칩의 부착 방법.
KR1020060079528A 2006-08-22 2006-08-22 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법 KR100744147B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060079528A KR100744147B1 (ko) 2006-08-22 2006-08-22 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060079528A KR100744147B1 (ko) 2006-08-22 2006-08-22 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법

Publications (1)

Publication Number Publication Date
KR100744147B1 true KR100744147B1 (ko) 2007-08-01

Family

ID=38601388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079528A KR100744147B1 (ko) 2006-08-22 2006-08-22 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법

Country Status (1)

Country Link
KR (1) KR100744147B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914979B1 (ko) * 2007-10-10 2009-09-04 주식회사 하이닉스반도체 반도체 칩 픽업 장치
WO2011089201A1 (en) * 2010-01-21 2011-07-28 Kulicke & Soffa Die Bonding Gmbh A tool tip for a die placement tool
KR101322571B1 (ko) * 2012-05-02 2013-10-28 세메스 주식회사 반도체 소자들을 픽업하기 위한 장치
KR101901028B1 (ko) 2016-11-28 2018-11-08 세메스 주식회사 본딩 헤드 및 이를 포함하는 다이 본딩 장치
US11862603B2 (en) 2019-11-27 2024-01-02 Samsung Electronics Co., Ltd. Semiconductor packages with chips partially embedded in adhesive

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127496A (ja) 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置の実装方法
KR20020032123A (ko) * 2000-10-25 2002-05-03 마이클 디. 오브라이언 반도체 칩 부착용 픽업 툴
JP2004327853A (ja) 2003-04-25 2004-11-18 Nec Semiconductors Kyushu Ltd 半導体製造装置用コレット
JP2005322815A (ja) 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
JP2006165188A (ja) 2004-12-06 2006-06-22 Canon Machinery Inc ダイボンダー用コレット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127496A (ja) 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置の実装方法
KR20020032123A (ko) * 2000-10-25 2002-05-03 마이클 디. 오브라이언 반도체 칩 부착용 픽업 툴
JP2004327853A (ja) 2003-04-25 2004-11-18 Nec Semiconductors Kyushu Ltd 半導体製造装置用コレット
JP2005322815A (ja) 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
JP2006165188A (ja) 2004-12-06 2006-06-22 Canon Machinery Inc ダイボンダー用コレット

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914979B1 (ko) * 2007-10-10 2009-09-04 주식회사 하이닉스반도체 반도체 칩 픽업 장치
WO2011089201A1 (en) * 2010-01-21 2011-07-28 Kulicke & Soffa Die Bonding Gmbh A tool tip for a die placement tool
KR101322571B1 (ko) * 2012-05-02 2013-10-28 세메스 주식회사 반도체 소자들을 픽업하기 위한 장치
KR101901028B1 (ko) 2016-11-28 2018-11-08 세메스 주식회사 본딩 헤드 및 이를 포함하는 다이 본딩 장치
US11862603B2 (en) 2019-11-27 2024-01-02 Samsung Electronics Co., Ltd. Semiconductor packages with chips partially embedded in adhesive

Similar Documents

Publication Publication Date Title
US7161224B2 (en) Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
JP5652940B2 (ja) 半導体チップ付着装置、及び半導体チップ付着方法
KR100744147B1 (ko) 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법
JPH1197494A (ja) 半導体装置およびその製造方法
JP2011243596A (ja) パッケージ部品の製造方法およびパッケージ部品
US20060003491A1 (en) Apparatus for ejecting relatively thin IC chip from semiconductor wafer
TWI720846B (zh) 用於保護半導體晶粒之封裝加強件
US8754523B2 (en) Surface-mounted electronic component
JP2008103390A (ja) 半導体装置の製造方法
JP4755222B2 (ja) 半導体装置の製造方法
JP2006202783A (ja) 半導体装置の製造方法
JP5494546B2 (ja) 半導体装置の製造方法
CN104425312A (zh) 半导体制造装置
JP2006005368A (ja) 半導体装置の製造方法
JP4257072B2 (ja) 基板の固定装置及び固定方法
US7378616B2 (en) Heating apparatus and method for semiconductor devices
KR101797992B1 (ko) 기판의 워피지 제거 장치
JP4796610B2 (ja) 半導体集積回路装置の製造方法
TWI501349B (zh) Wafer adsorption head
US20060166462A1 (en) Method for manufacturing semiconductor wafer
CN116798961B (zh) 一种减少热应力影响的芯片封装结构及方法
TWI680524B (zh) 可吸附非平整表面基板之真空軟墊模組
KR101791102B1 (ko) 초음파를 이용한 반도체 칩의 부착방법
KR20110069948A (ko) 반도체 패키지
KR20060081753A (ko) 반도체 패키지 조립 공정의 칩 부착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee