JP2006202783A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006202783A JP2006202783A JP2005009653A JP2005009653A JP2006202783A JP 2006202783 A JP2006202783 A JP 2006202783A JP 2005009653 A JP2005009653 A JP 2005009653A JP 2005009653 A JP2005009653 A JP 2005009653A JP 2006202783 A JP2006202783 A JP 2006202783A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- circuit board
- bonding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】薄い半導体チップを可撓性回路基板へ熱硬化樹脂を用いてフエイスダウンボンディングして製造される半導体装置の反りを小さくする。
【解決手段】半導体チップ1の中央部に位置する半導体基板の一部を、半導体チップ1と反対側に撓ませた状態で接着用樹脂4を硬化する。回路基板3は凹部6を有するボンディングステージ5上に吸着させて、排気された凹部6内に回路基板3を引き込むことで、撓ませる。硬化及び冷却時の接着用樹脂の収縮にともない回路基板3の撓みは減少して、収縮により生ずる回路基板3等への曲げ応力を相殺するので、半導体装置の反りが小さい。
【選択図】図1
【解決手段】半導体チップ1の中央部に位置する半導体基板の一部を、半導体チップ1と反対側に撓ませた状態で接着用樹脂4を硬化する。回路基板3は凹部6を有するボンディングステージ5上に吸着させて、排気された凹部6内に回路基板3を引き込むことで、撓ませる。硬化及び冷却時の接着用樹脂の収縮にともない回路基板3の撓みは減少して、収縮により生ずる回路基板3等への曲げ応力を相殺するので、半導体装置の反りが小さい。
【選択図】図1
Description
本発明はフエイスダウンボンディングにより製造される半導体装置の製造方法に関し、特に薄い半導体素子を可撓性を有する基板に硬化収縮性接着剤を用いてフエイスダウンボンディングすることにより製造される半導体装置の製造方法に関する。
携帯電話、デジタルスチルカメラ等の携帯型電子機器やフラッシュメモリメディア等のメモリモジュールに用いられる半導体装置は、小型かつ薄型であることが要求される。このため、例えば厚さ150μm以下の薄い半導体素子(とくに半導体チップ)を可撓性を有する薄いフィルム状の基板(とくに回路基板)へ硬化収縮性の接着剤(例えば熱硬化型の接着用樹脂)を用いてフエイスダウンボンディングすることで、薄い半導体装置を製造する方法が広く用いられている。
この硬化収縮性接着剤を用いたフエイスダウンボンディングは、半導体チップと回路基板との間に接着剤、例えば接着用樹脂を充填し、この接着用樹脂を硬化、収縮させることにより半導体チップと回路基板とを引き寄せるボンディング方法で、半導体チップ面及び回路基板面それぞれの面上に形成された電極がバンプを介して対向しかつ互いに押圧されて接続される。かかるフエイスダウンボンディングに用いられる半導体チップは、ボンディング用のチップ側電極が半導体チップの周縁部に配設され半導体チップ中央部には設けられていないことが多い。その結果、次に説明するように、半導体チップ及び回路基板が湾曲することがある。
図11は従来のボンディング工程断面図であり、フエイスダウンボンディング工程を表している。従来のフエイスダウンボンディングは、図11(a)を参照して、先ず、上面が平坦なボンディングステージ5上にボンディングされるべき基板側電極3aを上方に向けて回路基板3を載置、吸着する。次いで、回路基板3上面に接着用樹脂4を滴下する。なお、ボンディングステージ5には、吸着孔5aが開設されており、この吸着孔5aから排気することで回路基板3は吸着される。
一方、半導体チップ1は、1主面(表面側)にボンディングされるべきチップ側電極1aが配設されており、その上にバンプ1bが形成されている。この半導体チップ1は、半導体チップ1の裏面をボンディングツール2に吸着され、バンプ1bを下方に向けて保持される。なお、ボンディングツール2の半導体チップ1保持面には、吸着孔2aが開設されており、この吸着孔2aから排気することで半導体チップ1は吸着される。
次いで、回路基板3の基板側電極3aと半導体チップ1のバンプ1bとの水平方向での位置が一致するように半導体チップ1を位置合わせする。次いで、図11(b)を参照して、ボンディングツール2を押下し、バンプ1bと回路基板3の基板側電極3aとを接触させるとともに、半導体チップ1を接着用樹脂4に接触させる。このとき接着用樹脂4は、回路基板3と半導体チップ1との隙間を充填するように広がる。
次いで、ボンディングツール2を押下し、半導体チップ1を回路基板3に押圧すると同時に、接着用樹脂4をボンディング温度に加熱し硬化する。この加熱は、例えば予め加熱されているボンディングツール2により半導体チップ1を押圧することでなされる。この結果、硬化した接着用樹脂4は収縮して半導体チップ1と回路基板3とを引き寄せるので、対向する基板側電極3aとチップ側電極1aとはバンプ1bを圧縮するようにして接続される。
次いで、図11(c)を参照して、吸着孔2aによる半導体チップ1の吸着を解除した後、ボンディングツール2を上昇して半導体チップ1から離し、室温まで冷却する。ボンディングツール2を半導体チップ1から離すと、当初は、接着用樹脂4の硬化時の収縮にともなう変形が半導体チップ1に生ずる。この変形は、半導体チップ1の周縁部はバンプ1bにより支持されているため、半導体チップ1と回路基板3との間隔がバンプ1bにより保持されるのに対して、バンプ1bが形成されていない半導体チップ1中央部では収縮する接着用樹脂4に密着して半導体チップ1が回路基板3側へ引き寄せられるため、半導体チップ1と回路基板3との間隔が狭くなるために生ずる。従って、半導体チップ1は、回路基板3側に凸状に撓み変形する。
さらに冷却が進行すると、接着用樹脂4と半導体チップ1及びバンプ1bとの熱膨張率の相違に基づく半導体チップ1の変形が加わる。接着用樹脂4の熱膨張率は半導体チップ1、回路基板3及びバンプ1bの熱膨張率に比べて大きいので、冷却するにつれて半導体チップ1中央部の接着用樹脂4は薄くなり、かつ半導体チップ1に圧縮応力が発生する。このため、半導体チップ1の中央部はますます回路基板3側に凸状に撓み、変形が進行する。なお、回路基板3にも圧縮応力が発生するが、回路基板3はボンディングステージ5の平坦面に吸着されているため、面内方向の収縮は生じても撓みや反りは発生せず、平坦に保持される。
次いで、吸着孔5aによる回路基板3の吸着を解除し、回路基板3をボンディングステージ5から取り外して、回路基板3に半導体チップ1を搭載した半導体装置が製造される。この半導体装置は、図11(d)を参照して、ボンディングステージ5から取り外したとき半導体チップ1、接着用樹脂4及び回路基板3の熱膨張率の違いにより、全体として半導体チップ1側に凸状に撓む。即ち、半導体チップ1の撓みは緩和され、回路基板3は半導体チップ1側に凸状に撓み変形する。このような変形は、とくに、薄い半導体チップ1及び可撓性の回路基板3を用いる場合に大きい。(回路基板3の変形に関しては特許文献1を参照。)。
かかる半導体チップ1の変形や回路基板3の変形は、その後の半導体製造工程や半導体装置を電子機器等に組み込む際に障害となる。また、半導体装置の厚さを変形分だけ厚く見込み設計しなければならず、電子機器の小型化を阻害する。
薄い半導体チップ1を可撓性の回路基板3上へフエイスダウンボンディングする際に生ずる他の問題として、フエイスダウンボンディングの際に発生する半導体チップの破損がある。かかる破損を回避する製造方法が考案されている(特許文献2参照)。特許文献2には、回路基板上に半導体チップをフエイスダウンボンディングしたのち、回路基板上の半導体チップを樹脂で封止し、半導体チップの裏面を封止樹脂とともに研削して半導体チップを薄くする半導体装置の製造方法が開示されている。
この方法によれば、薄い半導体チップを破損することなく可撓性を有する回路基板上にフエイスダウンボンディングすることができる。しかし、この方法で製造された半導体装置は、スタックドパッケージ構造を採用することができないという欠点がある。
図12はスタックドパッケージ断面図であり、フエイスダウンボンディングされた半導体チップ1上に別の半導体チップ21を積層したスタックドパッケージの構造を表している。図12(a)を参照して、フエイスダウンボンディングされた半導体チップ1の上方に半導体チップ21が接着剤22で固定される。この上方に固定された半導体チップ21の上面に配設された電極(図示せず。)と回路基板3上面に配設された電極3bとの間は、ボンディングワイヤ23により接続されている。このワイヤボンディングをするには、回路基板3の電極3b面が露出していることが必要である。しかし、上述の樹脂封止した後に切削して半導体チップ1を薄くするという従来の方法で製造された半導体装置では、回路基板3の電極3b面が樹脂封止されているためこのようなワイヤボンディングを行なうことができない。
また、図12(b)を参照して、半導体チップ1がフエイスダウンボンディングされた回路基板3上に、半導体チップ21を樹脂封止したモジュールをはんだボールを介して接続する構造でも、図12(a)の構造のものと同様に、回路基板3の電極3b面が露出していることが必要である。従って、電極3b面が樹脂封止される従来の方法で製造された半導体装置を図12(b)の構造を有するスタックドパッケージに適用することはできない。
特開平11−135568号公報
特開2001−57404号公報
上述したように、硬化時に収縮する接着用樹脂を用いて半導体素子(例えば半導体チップ)を基板(例えば回路基板)にフエイスダウンボンディングする工程を有する半導体装置の製造方法では、半導体素子が薄い場合又は可撓性を有する基板を用いた場合、半導体素子や基板が反ることがある。このため、半導体装置を薄くすることが難しいという問題があった。
さらに、薄い半導体素子、とくに薄い半導体チップのフエイスダウンボンディングでは、半導体素子が損傷し易く製造歩留りが低下するという問題もある。これを避けるため、基板にフエイスダウンボンディングされた半導体チップを研削して薄くする方法が考案されたが、この方法で製造される半導体装置はスタックドバッケージに適用することができないという欠点がある。
本発明は、薄い半導体素子を、硬化時に収縮する接着用樹脂を用いて、基板、とくに可撓性の基板にフエイスダウンボンディングしても、半導体素子及び基板の反りや変形が少ない半導体装置の製造方法の提供を目的としている。
上記課題を解決するための本発明の第一の構成では、基板(例えば回路基板)の半導体装置が実装される搭載装面上に半導体素子(例えば半導体チップ)をフエイスダウンで実装する際、基板を搭載面と反対方向に撓ませながら、即ち搭載面が凹になるように撓ませながら、搭載面上の実装位置に接着剤(例えば硬化収縮性の接着用樹脂)を配設し半導体素子を基板上に固着する。なお、本明細書でいう「撓み」は弾性変形の意であり、外部から印加されている撓ませる力を除去すると撓みは消失するような変形である。
この第一の構成において接着剤を硬化させ固着したとき、半導体素子と対向する基板面が半導体素子方向へ引き寄せられ、基板は半導体素子と対向する搭載面方向に凸に撓むように変形する。第一の構成では、この変形が、基板の搭載面を凹に保持する当初の撓みを相殺するので、接着剤を硬化した後の基板の反りが小さくなる。
さらに、同様の変形及び相殺は、半導体素子を固着する工程が高温でなされる場合に、例えばフエイスダウンボンディングの際に加熱する場合又は熱硬化性の接着剤を使用する場合、半導体素子を固着した後の冷却過程でも生ずる。従って、当初の基板の撓み量を接着剤の硬化時の収縮量及び熱膨張率に対して適切に定めることで、ボンディングされ冷却された後の半導体素子及び基板の反りをより小さくすることができる。
上述した本発明の第一の構成において、基板の撓みは、基板の保持面に凹部を有するボンディングステージを用いて形成することができる。より具体的には、基板を凹部を覆うようにボンディングステージ上に載置し、凹部内を排気して基板を吸着することで、基板の凹部直上の領域を下に凸に撓ませることができる。
同様の回路基板の撓みは、昇降可能な基板吸着部を備えたボンディングステージを用いて形成することもできる。この基板吸着部は、ボンディングステージの基板の保持面の一部を構成しており、保持面上に載置された基板を吸着する。即ち、このようなボンディングステージを用いて、基板を基板吸着部に吸着したまま基板吸着部を下降することで基板の吸着された部分を下に撓ませることができる。基板吸着部は、基板を撓ませるに十分な吸着力があればよく、例えば基板吸着部の吸着面に開口する複数の吸着孔を設けて、この吸着孔を排気することで基板を吸着するものでもよい。
上述した本発明の構成において、撓ませた基板上に半導体素子をボンディングツールにより押圧し、接着剤を冷却し半導体素子を基板上に固着することができる。
この構成では、半導体素子はボンディングツールに押圧され拘束されて変形が抑えられるため、半導体素子がボンディングツールにより押圧されている間は接着剤の硬化時の収縮に起因する半導体素子の変形は発生しない。また、ボンディングツールで半導体素子を押圧したまま冷却することで、接着剤の冷却時の収縮に起因する半導体チップの変形も回避される。
これに対して、基板の撓みは、半導体素子がボンディングツールにより押圧されている間も接着剤の収縮にともない変形する、即ち撓み量が変動する。この撓み量の変動により、接着用樹脂の硬化時及び冷却時の収縮により基板に発生する応力が緩和されるので、冷却後も基板を反らせる又は一部を撓ませるような残留応力は僅かしか残らず、ボンディングツールによる押圧を解除しても半導体素子及び基板の反りは小さい。このため、本構成により製造される半導体装置は反りが小さい。
上述した本発明の構成において、撓ませる領域を基板に形成された電極(以下「基板側電極」という。)で囲まれた領域の内側とすることができる。この基板側電極は、フエイスダウンボンディング用の電極であり、従って、撓ませる領域は、ボンディングされる基板側電極に囲まれた領域の内部、例えばボンディングに使用されるバンプに4方が囲まれた領域、又は2方が挟まれた領域である。
通常、基板側電極と半導体素子間の距離は、接着剤による半導体素子の固着工程を通してバンプ等により一定に維持される。他方、基板側電極に囲まれた領域ではバンプによる支持がないので、接着剤が硬化、冷却され収縮したとき、基板と半導体装置間の距離が短くなり基板が半導体装置方向へ引き寄せられ、その結果、基板は基板側電極に囲まれた領域で搭載面側に凸に撓むように変形する。
この構成では、予め付与する基板の撓みが、接着剤の硬化・冷却時に大きく変形する基板側電極に囲まれた領域に形成されているため、ボンディングにより発生する基板の変形を確実に予め付与した撓みにより相殺することができる。
上述した接着剤の硬化、冷却に伴う収縮に起因する半導体素子及び基板の反りないし変形は、とくに50μm以下の薄い半導体チップあるいは可撓性を有する回路基板を用いた場合に著しい。本発明は、このような場合に適用して、反り及び変形をとくに有効に抑制することができる。
上述した撓ませる領域を基板側電極で囲まれた領域の内側とするために、上述したボンディングステージの凹部又は基板吸着部を、ボンディングされる基板側電極に囲まれた領域の内部に対応させることが好ましい。即ち、凹部又は基板吸着部は、この領域直下にかつこの領域の内部に含まれるように大きさと位置とが定められる。これにより、ボンディングに寄与するバンプに囲まれた又は挟まれた領域に撓みを形成することができる。
上記本発明の製造方法又は製造装置により製造された半導体装置は、接着剤(例えば接着用樹脂)が半導体チップの下面及び側面を覆うことがあっても、半導体チップから離れた回路基板上のワイヤボンディング用の電極までは被覆しない。このため、図11に示すようなスタックドパッケージの下側の半導体チップとして使用することができる。もちろん、必要があれば回路基板上全面を接着剤で被覆することもできる。
本発明によると、接着剤の硬化及び冷却に伴う収縮は、予め形成されていた基板の撓みが小さくなることで吸収されるから、接着剤の収縮に伴い発生する半導体素子及び基板の応力が緩和される。このため、フエイスダウンボンディングを用いて、半導体素子及び基板の反りが小さな半導体装置を製造することができるので、電子機器の小型化及び製造歩留りの向上に大いに貢献することができる。
以下、本発明を、半導体素子として半導体チップを、基板として回路基板を用い、接着用樹脂からなる接着剤により半導体素子を基板にフエイスダウン実装する実施形態に沿って詳細に説明する。
図1は本発明の第1実施形態による半導体装置の製造方法を説明するための図であり、フエイスダウンボンディング工程におけるボンディング装置及び半導体装置の断面を表している。図2は本発明の第1実施形態チップの平面図であり、第1実施形態で使用された半導体チップを表している。
本発明の第1実施形態は、図1を参照して、凹部6を有するボンディングステージ5を用いたフエイスダウンボンディング方法に関する。
本実施形態で使用された半導体チップ1は、図2(a)及び(b)を参照して、半導体チップ1の第1主面の周縁部にチップ側電極1aが形成されている。このチップ側電極1aは、図2(a)に示すように対向する周縁部に列状に、又は、図2(b)に示すように半導体チップ1の周縁部に半導体チップ1の4辺に沿って配設されている。さらに、チップ側電極1a上にバンプ1bが形成されている。従って、半導体チップ1の中央部にはバンプ1bがなく、この中央部を挟むように中央部の両側に又は中央部を囲むように中央部の周囲にバンプ1bが配設されている。なお、説明を簡単にするため、以下バンプ1bがチップ側電極1a上に形成されている場合について説明するが、バンプ1bは、回路基板3側に形成されても、半導体チップ1と回路基板3との間に挿入されるものでも差し支えない。
図1(a)を参照して、先ず、ボンディングステージ5上に回路基板3を基板側電極3aを上方に向けて載置し、吸着する。ボンディングステージ5上面(回路基板3を保持する面)には、凹部6が形成されている。さらに、ボンディングステージ5上面には、凹部6の外側部分に吸着孔5aが凹部6を囲むように形成されており、この吸着孔5aから排気することで回路基板3はボンディングステージ5上に吸着される。
次いで、凹部6の内部を排気孔5bを通して排気する。その結果、回路基板3の凹部6直上の領域が下方に吸引され、弾性変形して下方に凸に撓む。凹部6は、回路基板3の中央部に位置するように、言い換えれば、バンプ1bを介してボンディングされる基板側電極3aで囲まれた又は挟まれた領域の内側に位置するように形成されており、回路基板3の撓みもこの領域部分に形成される。なお、凹部6の平面形状は、円形、楕円形又は矩形の他、必要により任意の形状とすることもできる。さらに、凹部6の一部が半導体チップ1の外側にはみ出すものであってもよい。次いで、回路基板3上に接着用樹脂4を滴下する。なお、上記凹部6の排気工程及び接着用樹脂4の滴下工程は、必要により順序を変更することができる。
一方、半導体チップ1は、半導体チップ1の裏面(以下、チップ側電極1aが形成されている第1の主面の反対面である半導体チップ1の第2の主面を「半導体チップ1の裏面」という。)がボンディングツール2の下面(加圧面)に吸着され、チップ側電極1a及びバンプ1bを下に向けて保持される。このボンディングツール2は、予め接着用樹脂4の熱硬化温度に加熱されている。
次いで、図1(b)を参照して、バンプ1bが基板側電極3aに一致するように位置合わせをした後、ボンディングツール2を降下し半導体チップ1を裏面から押圧すると同時に、接着用樹脂4を加熱し熱硬化させる。その結果、接着用樹脂4は硬化し収縮して半導体チップ1と回路基板3とを引きつけるので、チップ側電極1aと基板側電極3aとはバンプ1bを締め付けるようにして接続される。
この硬化に伴う接着用樹脂4の収縮の際、回路基板3は半導体チップ1側に引きつけられので、バンプ1bが形成されていない回路基板3の中央部分(例えば凹部6上方の領域)を上方に引き上げる力が生ずる。この回路基板3に作用する力は、凹部6の位置に形成されている下方へ凸の回路基板3の撓みを小さくするように作用する。従って、この回路基板3に作用する力は、この回路基板3の撓み量を減少することで緩和されてしまう。このため、回路基板3に残留する曲げ応力は非常に小さくなる。なお、半導体チップ1はボンディングツール2に吸着されかつ押圧されているので、反ることはない。
接着用樹脂4が硬化した後、図1(c)を参照して、吸着孔2aによる半導体チップ1の吸着を解除した後、ボンディングツール2を上昇し半導体チップ1から離すことにより、フエイスダウンボンディングされた半導体チップ1及び回路基板3を常温まで冷却する。このとき、接着用樹脂4の熱膨張率は半導体チップ1及び回路基板3に較べて大きいので、冷却の進行とともに接着用樹脂4がさらに収縮し、回路基板3の凹部6の位置に形成された撓みをさらに小さくする。従って、硬化時と同様に、回路基板3の曲げ応力はこの撓みの減少により緩和され、残留する曲げ応力は非常に小さい。なお、ボンディングツール2の上昇後は、半導体チップ1にも下方に反る力が働くが、この力は回路基板3に作用する力の反作用であり、回路基板3の撓みの減少により緩和されるので最終的な半導体チップ1の反りは僅かで問題にはならない。
最後に、図1(d)を参照して、吸着孔5a及び排気孔5bによる回路基板3の吸着を解除し、回路基板3をボンディングステージ5から外し、半導体チップ1が回路基板3にフエイスダウンボンディングされた半導体装置が製造される。上述したように、回路基板3に残る残留応力は小さいから、本実施形態により製造された半導体装置の反りは非常に小さい。
図3は本発明の第一実施形態による半導体装置の製造方法の変形例による工程断面図であり、ボンディングステージ5上に載置された回路基板3を撓ませる別の方法を表している。図3を参照して、本発明の第一実施形態の変形例は、昇降可能な基板吸着部15を備えたボンディングステージ5を用いた半導体装置の製造方法に関する。
本変形例に使用されるボンディングステージは、図3(a)を参照して、その上面が回路基板3の保持面を構成している。その一部(例えば中央部)に、回路基板3を吸着し保持する基板吸着部15が昇降可能に設けられている。この基板吸着部15の上面は、その外周部をなすボンディングステージ5の上面とともに一平面を形成している。
本変形例では、図3(a)を参照して、先ず、ボンディングステージ5上面に回路基板3を載置し、ボンディングステージ5上面に開口する吸着孔15a及びその外周をなすボンディングステージ5上面に開口する吸着孔5aを排気して、回路基板3をボンディングステージ5上面に吸着する。従って、回路基板3は平坦なボンディングステージ5上面に平面状に保持される。
次いで、図3(b)を参照して、基板吸着部15を降下する。このとき、基板吸着部15に吸着された回路基板3の領域は、基板吸着部15に吸着されたまま降下する。その結果、回路基板3のこの領域が下方に凸に撓むように変形する。次いで、回路基板3上に接着用樹脂4を滴下し、以下は第一実施形態と同様の工程で半導体装置を製造する。
本変形例によれば、回路基板3の撓み量を基板吸着部15の降下量として機械的に決定することができるので、撓み量を正確に制御することができる。
なお、本変形例では、接着用樹脂4の硬化及び冷却時に、基板吸着部15を降下させる力を一定に維持する。そして、接着用樹脂4の収縮により、回路基板3を引き上げる力が加わると基板吸着部15が上昇し回路基板3の撓み量を減少して、収縮により発生する応力を相殺する。また、基板吸着部15を降下させる力を減少して、撓み量をより減少することもできる。さらに、接着用樹脂4の硬化及び冷却時に、基板吸着部15の吸着力を減少することで、接着用樹脂4の収縮に伴う応力を相殺することもできる。
図4は本発明の第2実施形態による半導体装置の製造方法を説明するための図であり、防着フィルムを使用したフエイスダウンボンディング方法の工程を表している。図5は本発明の第2実施形態で用いる防着フィルムの平面図である。図6は本発明の第2実施形態に係るリールトウリール方式の説明図である。
図6を参照して、本発明の第2実施形態では、半導体チップ1とボンディングツール2との間にテープ状の防着フィルム11を介在させてフエイスダウンボンディングする。この防着フィルム11は、フエイスダウンボンディングする際に、半導体チップ1の外側に流出する接着用樹脂4がボンディングツール2に付着することを防止するために設けられる。防着フィルム11はテープ状をなし、ボンディングごとに送りリール12aから送出され巻取りリールに12bに巻き取られる。このとき、ボンディングステージ5に複数の凹部6を形成しておき、順次半導体チップ1を回路基板3上にフエイスダウンボンディングすることもできる。図6では、回路基板3上の半導体チップ1をフエイスダウンボンディングすべき箇所にそれぞれ凹部6を設けている。もちろん、凹部6を1箇所とし、ボンディングごとに回路基板3を移動してもよい。なお、記述の第1実施形態においても、ボンディングステージ5に複数の凹部6を形成することもできる。
本第2実施形態では、図4(a)を参照して、先ず、第1実施形態と同様に、回路基板3を凹部6を有するボンディングステージ5上に吸着、保持し、半導体チップ1をボンディングツール2の下面に吸着、保持する。そして、凹部6を排気し回路基板3を撓ませる。本第2実施形態が第1実施形態と異なるのは、半導体チップ1とボンディングツール2の間に防着フィルム11が挿入されている点である。
図5aを参照して、防着フィルム11は、半導体チップ1より幅広のテープ状であり、そのテープ状の中心線に沿って開口11aが設けられている。この開口11aは、図4(a)を参照して、ボンディングツール2の吸着孔2aの開口上に位置するようにセットされる。従って、半導体チップ1と防着フィルム11の間の空気は、防着フィルム11の開口11aを通してボンディングツール2の吸着孔2aから排気され、その結果、半導体チップ1はボンディングツール2下面に吸着され保持される。この防着フィルム11の開口11aは、図5(b)を参照して、ボンディングツール2に開設された複数の吸着孔2aに対応して複数個設けることもできる。なお、吸着孔2aは、前述のように開口11aを通して半導体チップ1を吸着する他に、防着フィルム11のみを吸着するためにさらに複数個設けることもできる。
次いで、図4(b)を参照して、半導体チップ1をボンディングツール2により押圧、加熱して、接着用樹脂4を硬化する。次いで、図4(c)を参照して、ボンディングツール2を半導体チップ1から離し、フエイスダウンボンディングされた半導体チップ1及び回路基板3を冷却する。この硬化、冷却過程で生ずる接着用樹脂4の収縮、あるいは半導体チップ1、回路基板3及び接着用樹脂4間の熱膨張率の相違により生ずる半導体装置の曲げ応力は、凹部6上の回路基板3の撓みの減少により吸収され、半導体装置に残留する曲げ応力は小さい。
本実施形態では、防着フィルム11を使用しても半導体チップ1を確実にボンディングツール2に吸着保持することができる。従って、ボンディングツール2への接着用樹脂4の付着がないフエイスダウンボンディングが可能となり、製造工程でのボンディングツール2の清掃工程を削減することができる。
本発明の第3実施形態は、ボンディングツール2の吸着機構に関する。図7は本発明の第3実施形態断面図であり、半導体チップ1を押圧するボンディングツール2の構造を表している。
図7を参照して、第3実施形態では、ボンディングツール2の下面(半導体チップ1を吸着、保持し、かつ押圧する面)が、多孔質材料からなる吸着部2bから構成されている。吸着部2bの上方は排気孔2cから排気減圧されており、吸着部2bの下面の空気(ボンディングツール2と半導体チップ1間の空気)は多孔質材料中の細孔を通り排気孔2cへと流入する。これにより、吸着部2bの下面(回路基板3を吸着、保持する面)に半導体チップ1を吸着し保持することができる。
図8は本発明の第3実施形態の効果説明図であり、図8(a)は第1実施形態のボンディングステージ5上に半導体チップ1を押圧した状態を断面図により表しており、図8(b)はそのときの半導体チップ1の平面図を表している。
凹部6を有するボンディングステージ5上に吸着された回路基板3に半導体チップ1を押圧する際、ボンディングツール2の吸着孔2aの開口部に半導体チップ1の内部応力が集中するため、図8(b)のように、吸着孔2aの周縁からクラック16が発生しその内外部に伝播することがある。本第3実施形態では、半導体チップ1を吸着する面を多孔質材料の平坦面とし吸着孔2aを除去することができる。従って、吸着孔2aの開口部に発生する半導体チップ1のクラック16を回避することができる。
本発明の第4実施形態は本発明の第1〜第3実施形態に使用される半導体チップ1及びその製造方法に関する。図9は本発明の第4実施形態断面図であり、ボンディングツール2に吸着された半導体チップ1の構造を表している。図10は本発明の第4実施形態に使用する半導体チップの製造工程断面図である。
図9を参照して、本実施形態に係る半導体チップ1は、半導体チップ1の主面に形成されたバンプ1bを埋めてその主面上に接着用樹脂4の層が形成されている。かかる半導体チップ1の製造方法を以下に説明する。
先ず、図10(a)を参照して、上面にバンプ1bを含む集積回路(非図示)が形成されている半導体ウエーハ12、及び接着用樹脂4がフィルム状に形成されたフィルム状接着用樹脂7を用意する。次いで、図10(b)を参照して、フィルム状接着用樹脂7を半導体ウエーハ12上面に、接着用樹脂4が半導体ウエーハ12上面を被覆し、かつバンプ1bを埋め込むように貼り付ける。このときバンプ1bが、接着用樹脂4中に埋め込まれたものでも、上面を表出して側面が埋め込まれたものでもよい。
次いで、図10(d)を参照して、接着用樹脂4及び半導体ウエーハ12をダイシングライン13に沿ってダイシングソーを用いて切断し、半導体チップ1に分離する。
本第4実施形態によれば、接着用樹脂4の厚さはフィルム状接着用樹脂7の厚さで定まるから、接着用樹脂4の厚さは精密に制御される。この結果、薄い半導体チップ1を用いても、半導体チップ1の外側に流出する接着用樹脂4の量及び形状を精密に制御することができるので、より実装密度を向上することができる。加えて、個々の半導体チップ1上への接着用樹脂4の滴下工程に代えて、ウエーハ工程でのフィルム状接着用樹脂7の貼付とすることで、多数の半導体チップ1を一括して処理することができるので生産性が向上する。
上述した詳細な説明の欄には、以下の付記に記載する発明が開示されている。
(付記1)半導体素子がフエイスダウンで基板上に実装された半導体装置の製造方法であって、
前記基板を前記半導体素子が実装される面とは反対方向に撓ませながら、前記半導体素子の実装位置に接着剤を配設し、前記半導体素子を前記基板上に固着することを特徴とする半導体装置の製造方法。
(付記2)基板をボンディングステージに吸着する工程と、
前記ボンディングステージ上に設けられた凹部内を排気して前記基板を撓ませる工程と、
前記基板上の半導体素子実装位置に接着剤を配設する工程と、
前記基板上に半導体素子をボンディングツールにて押圧する工程と、
前記接着剤を冷却し前記半導体素子を前記基板に固着する工程とを有することを特徴とする半導体装置の製造方法。
(付記3)基板をボンディングステージに吸着する工程と、
前記ボンデングステージ上に設けられた基板吸着部で吸着しながら前記基板吸着部を下降することにより基板を撓ませる工程と、
前記基板上の半導体素子実装位置に接着剤を配設する工程と、
前記基板上に半導体素子をボンディングツールにて押圧する工程と、
前記接着剤を冷却し前記半導体素子を前記基板に固着する工程とを有することを特徴とする半導体装置の製造方法。
(付記4)基板を固定するボンディングステージ表面に凹部と、前記凹部内に吸着孔とが形成されていることを特徴とする半導体装置の製造装置。
(付記5)付記4記載の半導体装置の製造装置において、
前記凹部の開口径は前記基板に形成された電極で囲まれた領域より狭いことを特徴とする半導体装置の製造装置。
(付記6)
該接着剤は熱硬化型接着剤であることを特徴とする付記1〜3の何れかに記載された半導体装置の製造方法。
(付記7)
半導体チップの第1主面の対向する周縁部に形成されたチップ側電極を回路基板の第1主面に形成された基板側電極にバンプを介して対向させ、該半導体チップの第2主面をボンディングツールにより押圧しつつ該半導体チップと該回路基板との間に充填された接着用樹脂を硬化収縮させることにより、該半導体チップと該回路基板とをフエイスダウンボンディングする半導体製造装置であって、
該回路基板を載置するボンディングステージと、
該ボンディングステージ上に載置された該回路基板の該基板側電極に囲まれた領域直下に位置する該ボンディングステージ上面に形成された凹部と、
該凹部内を排気する排気孔とを備えたことを特徴とする半導体製造装置。
(付記8)
半導体チップの第1主面の対向する周縁部に形成されたチップ側電極を回路基板の第1主面に形成された基板側電極にバンプを介して対向させ、該半導体チップの第2主面をボンディングツールにより押圧しつつ該半導体チップと該回路基板との間に充填された接着用樹脂を硬化収縮させることにより、該半導体チップと該回路基板とをフエイスダウンボンディングする半導体製造装置であって、
該回路基板を載置するボンディングステージと、
該ボンディングステージの中央部に昇降可動に設けられ、該ボンディングステージ上に載置された該回路基板の該基板側電極に囲まれた領域内を該回路基板の第2主面側から吸着する基板吸着部とを備えたことを特徴とする半導体製造装置。
(付記1)半導体素子がフエイスダウンで基板上に実装された半導体装置の製造方法であって、
前記基板を前記半導体素子が実装される面とは反対方向に撓ませながら、前記半導体素子の実装位置に接着剤を配設し、前記半導体素子を前記基板上に固着することを特徴とする半導体装置の製造方法。
(付記2)基板をボンディングステージに吸着する工程と、
前記ボンディングステージ上に設けられた凹部内を排気して前記基板を撓ませる工程と、
前記基板上の半導体素子実装位置に接着剤を配設する工程と、
前記基板上に半導体素子をボンディングツールにて押圧する工程と、
前記接着剤を冷却し前記半導体素子を前記基板に固着する工程とを有することを特徴とする半導体装置の製造方法。
(付記3)基板をボンディングステージに吸着する工程と、
前記ボンデングステージ上に設けられた基板吸着部で吸着しながら前記基板吸着部を下降することにより基板を撓ませる工程と、
前記基板上の半導体素子実装位置に接着剤を配設する工程と、
前記基板上に半導体素子をボンディングツールにて押圧する工程と、
前記接着剤を冷却し前記半導体素子を前記基板に固着する工程とを有することを特徴とする半導体装置の製造方法。
(付記4)基板を固定するボンディングステージ表面に凹部と、前記凹部内に吸着孔とが形成されていることを特徴とする半導体装置の製造装置。
(付記5)付記4記載の半導体装置の製造装置において、
前記凹部の開口径は前記基板に形成された電極で囲まれた領域より狭いことを特徴とする半導体装置の製造装置。
(付記6)
該接着剤は熱硬化型接着剤であることを特徴とする付記1〜3の何れかに記載された半導体装置の製造方法。
(付記7)
半導体チップの第1主面の対向する周縁部に形成されたチップ側電極を回路基板の第1主面に形成された基板側電極にバンプを介して対向させ、該半導体チップの第2主面をボンディングツールにより押圧しつつ該半導体チップと該回路基板との間に充填された接着用樹脂を硬化収縮させることにより、該半導体チップと該回路基板とをフエイスダウンボンディングする半導体製造装置であって、
該回路基板を載置するボンディングステージと、
該ボンディングステージ上に載置された該回路基板の該基板側電極に囲まれた領域直下に位置する該ボンディングステージ上面に形成された凹部と、
該凹部内を排気する排気孔とを備えたことを特徴とする半導体製造装置。
(付記8)
半導体チップの第1主面の対向する周縁部に形成されたチップ側電極を回路基板の第1主面に形成された基板側電極にバンプを介して対向させ、該半導体チップの第2主面をボンディングツールにより押圧しつつ該半導体チップと該回路基板との間に充填された接着用樹脂を硬化収縮させることにより、該半導体チップと該回路基板とをフエイスダウンボンディングする半導体製造装置であって、
該回路基板を載置するボンディングステージと、
該ボンディングステージの中央部に昇降可動に設けられ、該ボンディングステージ上に載置された該回路基板の該基板側電極に囲まれた領域内を該回路基板の第2主面側から吸着する基板吸着部とを備えたことを特徴とする半導体製造装置。
本発明によれば、薄い半導体素子を基板にフエイスダウンボンディングして製造される半導体装置の反りが小さいので、電子機器の高密度実装が可能となり電子機器の性能向上に寄与するところが大きい。
1、21 半導体チップ(半導体素子)
1a チップ側電極
1b バンプ
2 ボンディングツール
2a、5a 吸着孔
2b、5b 排気孔
3 回路基板(基板)
3a 基板側電極
3b 電極
3c、25 はんだボール
4 接着用樹脂(接着剤)
5 ボンディングステージ
6 凹部
7 フィルム状接着用樹脂
11 防着フィルム
11a 開口
12 ウエーハ
13 ダイシングシート
14 ダイシングライン
15 基板吸着部
16 クラック
22 接着剤
23 ワイヤ
24 封止樹脂
1a チップ側電極
1b バンプ
2 ボンディングツール
2a、5a 吸着孔
2b、5b 排気孔
3 回路基板(基板)
3a 基板側電極
3b 電極
3c、25 はんだボール
4 接着用樹脂(接着剤)
5 ボンディングステージ
6 凹部
7 フィルム状接着用樹脂
11 防着フィルム
11a 開口
12 ウエーハ
13 ダイシングシート
14 ダイシングライン
15 基板吸着部
16 クラック
22 接着剤
23 ワイヤ
24 封止樹脂
Claims (5)
- 半導体素子がフエイスダウンで基板上に実装された半導体装置の製造方法であって、
前記基板を前記半導体素子が実装される面とは反対方向に撓ませながら、前記半導体素子の実装位置に接着剤を配設し、前記半導体素子を前記基板上に固着することを特徴とする半導体装置の製造方法。 - 基板をボンディングステージに吸着する工程と、
前記ボンディングステージ上に設けられた凹部内を排気して前記基板を撓ませる工程と、
前記基板上の半導体素子実装位置に接着剤を配設する工程と、
前記基板上に半導体素子をボンディングツールにて押圧する工程と、
前記接着剤を冷却し前記半導体素子を前記基板に固着する工程とを有することを特徴とする半導体装置の製造方法。 - 基板をボンディングステージに吸着する工程と、
前記ボンデングステージ上に設けられた基板吸着部で吸着しながら前記基板吸着部を下降することにより基板を撓ませる工程と、
前記基板上の半導体素子実装位置に接着剤を配設する工程と、
前記基板上に半導体素子をボンディングツールにて押圧する工程と、
前記接着剤を冷却し前記半導体素子を前記基板に固着する工程とを有することを特徴とする半導体装置の製造方法。 - 基板を固定するボンディングステージ表面に凹部と、前記凹部内に排気孔とが形成されていることを特徴とする半導体装置の製造装置。
- 請求項4記載の半導体装置の製造装置において、
前記凹部の開口径は前記基板に形成された電極で囲まれた領域より狭いことを特徴とする半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005009653A JP2006202783A (ja) | 2005-01-17 | 2005-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005009653A JP2006202783A (ja) | 2005-01-17 | 2005-01-17 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008130082A Division JP4755222B2 (ja) | 2008-05-16 | 2008-05-16 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006202783A true JP2006202783A (ja) | 2006-08-03 |
Family
ID=36960548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005009653A Pending JP2006202783A (ja) | 2005-01-17 | 2005-01-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006202783A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067922A (ja) * | 2008-09-12 | 2010-03-25 | Sony Chemical & Information Device Corp | 熱圧着装置及び電気部品の実装方法 |
JP2014007318A (ja) * | 2012-06-26 | 2014-01-16 | Shibuya Kogyo Co Ltd | ボンディングヘッド |
US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
JP2014192212A (ja) * | 2013-03-26 | 2014-10-06 | Toppan Printing Co Ltd | 半導体パッケージの製造方法及び製造用治具 |
KR20150109957A (ko) * | 2014-03-21 | 2015-10-02 | 삼성전기주식회사 | 진공 성형기, 이를 구비한 기판처리 시스템 및 이를 이용한 기판처리 방법 |
WO2019124234A1 (ja) * | 2017-12-19 | 2019-06-27 | 東レエンジニアリング株式会社 | アタッチメントツールおよびこれを備えた実装装置ならびに実装方法 |
-
2005
- 2005-01-17 JP JP2005009653A patent/JP2006202783A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
JP2010067922A (ja) * | 2008-09-12 | 2010-03-25 | Sony Chemical & Information Device Corp | 熱圧着装置及び電気部品の実装方法 |
JP2014007318A (ja) * | 2012-06-26 | 2014-01-16 | Shibuya Kogyo Co Ltd | ボンディングヘッド |
JP2014192212A (ja) * | 2013-03-26 | 2014-10-06 | Toppan Printing Co Ltd | 半導体パッケージの製造方法及び製造用治具 |
KR20150109957A (ko) * | 2014-03-21 | 2015-10-02 | 삼성전기주식회사 | 진공 성형기, 이를 구비한 기판처리 시스템 및 이를 이용한 기판처리 방법 |
KR102016480B1 (ko) * | 2014-03-21 | 2019-10-21 | 삼성전기주식회사 | 진공 성형기, 이를 구비한 기판처리 시스템 및 이를 이용한 기판처리 방법 |
WO2019124234A1 (ja) * | 2017-12-19 | 2019-06-27 | 東レエンジニアリング株式会社 | アタッチメントツールおよびこれを備えた実装装置ならびに実装方法 |
JP2019110227A (ja) * | 2017-12-19 | 2019-07-04 | 東レエンジニアリング株式会社 | アタッチメントツールおよびこれを備えた実装装置ならびに実装方法 |
JP6990102B2 (ja) | 2017-12-19 | 2022-01-12 | 東レエンジニアリング株式会社 | アタッチメントツールおよびこれを備えた実装装置ならびに実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4553765B2 (ja) | 半導体装置の製造方法 | |
JP5161732B2 (ja) | 半導体装置の製造方法 | |
JP4553813B2 (ja) | 半導体装置の製造方法 | |
KR100517075B1 (ko) | 반도체 소자 제조 방법 | |
US8378498B2 (en) | Chip assembly with a coreless substrate employing a patterned adhesive layer | |
US7344915B2 (en) | Method for manufacturing a semiconductor package with a laminated chip cavity | |
WO2011042982A1 (ja) | 半導体装置の製造方法 | |
JP4755222B2 (ja) | 半導体装置の製造方法 | |
JP2006202783A (ja) | 半導体装置の製造方法 | |
JP5494546B2 (ja) | 半導体装置の製造方法 | |
JP3689414B2 (ja) | 弾性表面波デバイスの製造方法 | |
JP2015076604A (ja) | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 | |
JP2012059829A (ja) | 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法 | |
JP5609617B2 (ja) | 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 | |
JP2014204034A (ja) | 封止シート貼付け方法および封止シート貼付け装置 | |
JP2010206028A (ja) | Icパッケージの製造方法、icパッケージ、光ピックアップ、及び光無線データ通信の送受信デバイス | |
JP4154306B2 (ja) | リジット基板を用いた半導体装置の製造方法 | |
JP2007134489A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009099850A (ja) | 半導体モジュールの製造方法及び製造装置、半導体モジュール | |
JP5516237B2 (ja) | 回路モジュールの製造方法 | |
JP2007134738A (ja) | 半導体装置の製造方法 | |
JP2005286917A (ja) | 弾性表面波デバイスとその製造方法 | |
JP5310652B2 (ja) | 複合基板の製造方法 | |
JP3858719B2 (ja) | 半導体装置用の補強材 | |
JP4691575B2 (ja) | リジット基板を用いた半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |