JP4553765B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4553765B2 JP4553765B2 JP2005087644A JP2005087644A JP4553765B2 JP 4553765 B2 JP4553765 B2 JP 4553765B2 JP 2005087644 A JP2005087644 A JP 2005087644A JP 2005087644 A JP2005087644 A JP 2005087644A JP 4553765 B2 JP4553765 B2 JP 4553765B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- silicon substrate
- resin layer
- sealing resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
本発明は、シリコン基板に半導体チップを電気的に接続し、この半導体チップを封止した半導体装置の製造方法に関する。
従来の半導体装置１は、ガラス繊維を含有したガラスエポキシ樹脂で形成された下部基板としての配線基板に複数の回路配線を設け、この回路配線に半導体チップを電気的に接続して搭載し、配線基板に搭載した半導体チップを配線基板と熱膨張率がほぼ等しい第１の封止樹脂層で封止し、これを加熱することにより仮硬化させ、第１の封止樹脂層の仮硬化後に熱膨張率を配線基板に合わせた高Ｔｇ樹脂からなる第２の封止樹脂層を配線基板と同等の厚さとなるように塗布し、第１および第２の封止樹脂層を熱硬化させて製造され、半導体装置の実装基板への実装時のリフロー工程における加熱処理おいてガラス転移温度Ｔｇを超えてしまう第１の封止樹脂層の過大な熱膨張をガラス転移温度Ｔｇを超えない第２の封止樹脂層で抑制して半導体装置の反りを防止している。
また、第１の封止樹脂層の仮硬化後に、第１の封止樹脂層上に封止樹脂層を塗布する範囲より小さい金属等からなる高剛性部材を配置し、その後に第２の封止樹脂層を塗布して熱硬化させ、半導体装置の剛性を高めることによりリフロー工程における半導体装置の反りを防止しているものもある。（例えば、特許文献１参照。）。
特開平１０−１１２５１５号公報（第４頁段落００１９−第５頁段落００３１および第５頁段落００３１−段落００３３、第１図および第３図）
しかしながら、上述した特許文献１の技術を、熱膨張率が封止樹脂層の半分以下であるシリコン基板等を下部基板に用いると、その製造工程において半導体チップを搭載したシリコン基板を封止樹脂層で封止し、加熱硬化させて冷却したときに、シリコン基板と封止樹脂層の熱膨張率の差に起因する反り、つまり加熱硬化させた封止樹脂層が冷却時により多く収縮して皿型の反りが半導体装置に生じるという問題がある。
なお、上記特許文献１では、ガラスエポキシ樹脂で形成された配線基板に搭載した半導体チップを配線基板と熱膨張率がほぼ等しい第１の封止樹脂層で封止しているので、上記のような問題は発生しない。
また、上記特許文献１では、第１の封止樹脂層の仮硬化後に、第１の封止樹脂層上に封止樹脂層を塗布する範囲より小さい（特許文献１の図３によれば半分程度の長さ）金属等からなる高剛性部材を配置しているので、その後に第２の封止樹脂層を塗布して熱硬化させたとしても熱膨張率が半分以下の高剛性部材の長さを配線基板の半分程度にしているために配線基板と高剛性部材の収縮量が同程度となり、上記のような問題は発生しない。
また、上記特許文献１では、第１の封止樹脂層の仮硬化後に、第１の封止樹脂層上に封止樹脂層を塗布する範囲より小さい（特許文献１の図３によれば半分程度の長さ）金属等からなる高剛性部材を配置しているので、その後に第２の封止樹脂層を塗布して熱硬化させたとしても熱膨張率が半分以下の高剛性部材の長さを配線基板の半分程度にしているために配線基板と高剛性部材の収縮量が同程度となり、上記のような問題は発生しない。
本発明は、上記の問題点を解決するためになされたもので、シリコン基板等の熱膨張率が封止樹脂層と相違する下部基板を用いたときの半導体装置の反りを低減させる手段を提供することを目的とする。
本発明は、上記課題を解決するために、下面に複数のバンプが配置された半導体チップと、複数の配線により形成された配線パターンを有するシリコン基板と、前記半導体チップを封止する封止樹脂層と、前記封止樹脂層の上面の全てを覆い、前記シリコン基板と上面視で同じ形状、かつ同じ熱膨張率を有する金属板と、を備え、前記金属板および前記シリコン基板の熱膨張率が前記封止樹脂層の熱膨張率の半分以下である半導体装置の製造方法であって、前記シリコン基板の配線に前記半導体チップのバンプを接合する工程と、前記半導体チップを接合したシリコン基板を下部金型の基板搭載穴に嵌合させて搭載する工程と、前記金属板を上部金型の金属板嵌合穴に嵌合させ、かつ金属板嵌合穴の底面に保持させて搭載する工程と、前記下部金型と前記上部金型とを組合せる工程と、組合せた前記下部金型と前記上部金型の内部に封止剤を注入し、前記半導体チップを柱状に封止して前記封止樹脂層を形成する工程とを、備えることを特徴とする。
これにより、本発明は、中間部材が熱硬化後の冷却時に下部基板より多く収縮したとしても、中間部材の上下に配置された下部基板と上部板がほぼ同じ程度に収縮するので、半導体装置の反りを抑制することができるという効果が得られる。
以下に、図面を参照して本発明による半導体装置およびその製造方法の実施例について説明する。
図１は実施例１の半導体装置の断面を示す説明図、図２は実施例１のシリコン基板の上面を示す説明図である。
図１において、１は半導体装置である。
２は下部基板としてのシリコン基板であり、その上面には図２に示す複数の配線３からなる配線パターン４が形成され、配線３の所定の部位には基板ボールパッド５が複数形成されている。
図１において、１は半導体装置である。
２は下部基板としてのシリコン基板であり、その上面には図２に示す複数の配線３からなる配線パターン４が形成され、配線３の所定の部位には基板ボールパッド５が複数形成されている。
６は半導体チップであり、その下面には複数のバンプ７が配置され、その上面には複数のチップボールパッド８が配置されており、配線３に形成された基板ボールパッド５に最下層の半導体チップ６のバンプ７がフリップチップ方式で電気的に接続され、その上方に複数の半導体チップ６が互いのチップボールパッド８とバンプ７とをフリップチップ方式で電気的に接続して積層されている。本実施例では半導体チップ６が８層に積層されている。
９は中間部材としての封止樹脂層であり、エポキシ樹脂等の封止剤９ａを積層された半導体チップ６の間、最下層の半導体チップ６とシリコン基板２との間および最上層の半導体チップ６と金属板１０との間、並びに積層された半導体チップ６の周囲に充填し、これを熱硬化させて形成されたシリコン基板２の面積と略同等の断面積を有する柱状部材であって、半導体チップ６の間等の保護および電気的な絶縁性の確保をする機能を有すると共に、半導体チップ６や配線パターン４等を外部から保護する機能を有している。
この場合に、封止樹脂層９による封止は、多少のボイドが形成された状態であってもよい。要は前記の機能を果たすように実質的に封止していれば足りる。
上部板としての金属板１０は、シリコン基板２とほぼ同等の厚さを有する４２アロイ（４２ａｌｌｏｙ）やコバール等のシリコン基板２と熱膨張率がほぼ同じ金属材料（本実施例では４２アロイ）で形成された板状部材であって、積層された半導体チップ６を封止した柱状の封止樹脂層９の上面の全てを覆って配置される。
上部板としての金属板１０は、シリコン基板２とほぼ同等の厚さを有する４２アロイ（４２ａｌｌｏｙ）やコバール等のシリコン基板２と熱膨張率がほぼ同じ金属材料（本実施例では４２アロイ）で形成された板状部材であって、積層された半導体チップ６を封止した柱状の封止樹脂層９の上面の全てを覆って配置される。
また、金属板１０の下面、つまり封止樹脂層９側の面には封止樹脂層９との密着性を向上させるための表面処理、例えば梨子地状のメッキが施されている。
１１は外部端子であり、シリコン基板２の下面に配置され、シリコン基板２の上面の所定の配線３と電気的に接続された半田合金等の材料で形成された端子であって、半導体装置１と図示しない実装基板とを電気的に接続する機能を有している。
１１は外部端子であり、シリコン基板２の下面に配置され、シリコン基板２の上面の所定の配線３と電気的に接続された半田合金等の材料で形成された端子であって、半導体装置１と図示しない実装基板とを電気的に接続する機能を有している。
本実施例の半導体装置１は、厚さ０．１５ｍｍで１辺が１２ｍｍの正方形のシリコン基板２および金属板１０と、これらの間に８個積層された１辺が１０ｍｍの正方形の半導体チップ６と、これを封止する厚さ０．５６ｍｍの柱状の封止樹脂層９で構成される。
また、前記のようにシリコン基板２と金属板１０の厚さと大きさを同じにすると共に、熱膨張率αａが３×１０−６／℃程度のシリコン基板２と、熱膨張率αｃが５×１０−６／℃程度の金属板１０として４２アロイとを用いてシリコン基板２と金属板１０の熱膨張率もほぼ同じにしてある。従ってシリコン基板２と金属板１０の熱膨張率は、熱膨張率αｂが１１×１０−６／℃程度である封止樹脂層９に対して半分以下となっている。
また、前記のようにシリコン基板２と金属板１０の厚さと大きさを同じにすると共に、熱膨張率αａが３×１０−６／℃程度のシリコン基板２と、熱膨張率αｃが５×１０−６／℃程度の金属板１０として４２アロイとを用いてシリコン基板２と金属板１０の熱膨張率もほぼ同じにしてある。従ってシリコン基板２と金属板１０の熱膨張率は、熱膨張率αｂが１１×１０−６／℃程度である封止樹脂層９に対して半分以下となっている。
図３、図４は実施例１の半導体装置の製造方法を示す説明図である。
図３、図４において、１５は下部金型であり、シリコン基板２を嵌合して搭載するためのシリコン基板２の大きさと略同等の大きさの開口を有し、シリコン基板２の厚さと略同じ深さの基板搭載穴１５ａが設けられた矩形の金型である。
１６は上部金型であり、金属板１０を嵌合して搭載するための金属板１０の大きさと略同等の大きさの開口を有し、金属板１０の厚さと形成する封止樹脂層９の厚さとを合わせた厚さと略同じ深さの金属板搭載穴１６ａが設けられた矩形の金型であって、その一の側壁に封止剤９ａを注入するための注入口１７が設けられており、下部金型１５の上方に組合わされる。
図３、図４において、１５は下部金型であり、シリコン基板２を嵌合して搭載するためのシリコン基板２の大きさと略同等の大きさの開口を有し、シリコン基板２の厚さと略同じ深さの基板搭載穴１５ａが設けられた矩形の金型である。
１６は上部金型であり、金属板１０を嵌合して搭載するための金属板１０の大きさと略同等の大きさの開口を有し、金属板１０の厚さと形成する封止樹脂層９の厚さとを合わせた厚さと略同じ深さの金属板搭載穴１６ａが設けられた矩形の金型であって、その一の側壁に封止剤９ａを注入するための注入口１７が設けられており、下部金型１５の上方に組合わされる。
また、上部金型１６には金属板１０を金属板搭載穴１６ａの底面に保持するための図示しないプッシュピンが設けられている。
以下に、図３、図４を用い、Ｐで示す工程に従って本実施例の半導体装置の製造方法について説明する。
Ｐ１（図３）、上面に複数の配線３により形成された配線パターン４の所定の部位に基板ボールパッド５を形成したシリコン基板２を準備し、配線３上の基板ボールパッド５に最下層の半導体チップ６の下面のバンプ７を合わせて載置する。
以下に、図３、図４を用い、Ｐで示す工程に従って本実施例の半導体装置の製造方法について説明する。
Ｐ１（図３）、上面に複数の配線３により形成された配線パターン４の所定の部位に基板ボールパッド５を形成したシリコン基板２を準備し、配線３上の基板ボールパッド５に最下層の半導体チップ６の下面のバンプ７を合わせて載置する。
Ｐ２（図３）、基板ボールパッド５に載置した半導体チップ６の上面のチップボールパッド８に直上の半導体チップ６のバンプ７を合わせて載置し、同様にして順に半導体チップ６を載置した後に、バンプ７を加熱溶融してそれぞれの半導体チップ６を接合すると共に、最下層の半導体チップ６とシリコン基板２の配線３とを接合し、シリコン基板２の上にフリップチップ方式で積層された半導体チップ６とシリコン基板２の配線パターン４の配線３とを電気的に接続する。
Ｐ３（図３）、積層された半導体チップ６を搭載したシリコン基板２を下部金型１５の基板搭載穴１５ａに嵌合して搭載する。
Ｐ４（図４）、上部金型１６に、別に準備した金属板１０の下面を封止樹脂層９の側に向けて嵌合し、金属板搭載穴１６ａの底面に保持させて搭載する。
Ｐ５（図４）、シリコン基板２を搭載した下部金型１５と、金属板１０を搭載した上部金型１６とを組合せた後に、液状の封止剤９ａを注入口１７から注入して積層された半導体チップ６の間、最下層の半導体チップ６とシリコン基板２との間および最上層の半導体チップ６と金属板１０との間、並びに積層された半導体チップ６の周囲に封止剤９ａを充填し、その後封止剤９ａを１６０〜２００℃程度の温度で熱硬化させて柱状の封止樹脂層９を形成する。
Ｐ４（図４）、上部金型１６に、別に準備した金属板１０の下面を封止樹脂層９の側に向けて嵌合し、金属板搭載穴１６ａの底面に保持させて搭載する。
Ｐ５（図４）、シリコン基板２を搭載した下部金型１５と、金属板１０を搭載した上部金型１６とを組合せた後に、液状の封止剤９ａを注入口１７から注入して積層された半導体チップ６の間、最下層の半導体チップ６とシリコン基板２との間および最上層の半導体チップ６と金属板１０との間、並びに積層された半導体チップ６の周囲に封止剤９ａを充填し、その後封止剤９ａを１６０〜２００℃程度の温度で熱硬化させて柱状の封止樹脂層９を形成する。
これにより、シリコン基板２および金属板１０と封止樹脂層９との間が封止樹脂層９の接着作用により接合される。
Ｐ６（図４）、封止樹脂層９の硬化後に、上部金型１６を開いて下部金型１５から半導体装置１を取出し、半導体装置１の冷却後にシリコン基板２の下面に半田ボール等により外部端子１１を形成する。
Ｐ６（図４）、封止樹脂層９の硬化後に、上部金型１６を開いて下部金型１５から半導体装置１を取出し、半導体装置１の冷却後にシリコン基板２の下面に半田ボール等により外部端子１１を形成する。
このようにして、シリコン基板２と金属板１０との間に柱状の封止樹脂層９で封止された複数の半導体チップ６を積層した本実施例の半導体装置１が製造される。
上記のようにして製造された半導体装置１は、封止樹脂層９の熱硬化時に封止樹脂層９の上面を全て金属板１０で覆った状態で硬化させ、その後にほぼ同じ熱膨張率を有し、同じ大きさの金属板１０とシリコン基板２とに封止樹脂層９を挟んだ状態で冷却するので、封止樹脂層９が硬化収縮に加えて比較的大きな熱膨張率により収縮したとしても、封止樹脂層９の上下に配置されたシリコン基板２と金属板１０がほぼ同じ程度に収縮して半導体装置１の反りが抑制される他、実装基板への半導体装置１の実装工程における熱処理においても半導体装置１に反りが生ずることはない。
上記のようにして製造された半導体装置１は、封止樹脂層９の熱硬化時に封止樹脂層９の上面を全て金属板１０で覆った状態で硬化させ、その後にほぼ同じ熱膨張率を有し、同じ大きさの金属板１０とシリコン基板２とに封止樹脂層９を挟んだ状態で冷却するので、封止樹脂層９が硬化収縮に加えて比較的大きな熱膨張率により収縮したとしても、封止樹脂層９の上下に配置されたシリコン基板２と金属板１０がほぼ同じ程度に収縮して半導体装置１の反りが抑制される他、実装基板への半導体装置１の実装工程における熱処理においても半導体装置１に反りが生ずることはない。
このことは、封止樹脂層９の厚さがシリコン基板２の厚さより厚く、封止樹脂層９の収縮が反りに対して支配的である場合に特に有効である。
また、金属板１０の下面に梨子地状のメッキを施して封止樹脂層９と金属板１０との密着性を向上させているので、比較的大きな熱膨張率の差により封止樹脂層９と金属板１０との界面に生ずる剪断応力で金属板１０が封止樹脂層９から剥れることはない。
また、金属板１０の下面に梨子地状のメッキを施して封止樹脂層９と金属板１０との密着性を向上させているので、比較的大きな熱膨張率の差により封止樹脂層９と金属板１０との界面に生ずる剪断応力で金属板１０が封止樹脂層９から剥れることはない。
更に、縦弾性係数Ｅがほぼ同じシリコン基板２（Ｅ＝１７０００ｋｇ／ｍｍ２程度）と金属板１０（４２アロイでＥ＝１５０００ｋｇ／ｍｍ２程度）との厚さを同じにしてその曲げコワサをほぼ同じにしたので、金属板１０の曲げコワサがシリコン基板２に対して過大となることがなく、シリコン基板２側の封止樹脂層９の局所的な収縮によりシリコン基板２に反りが生じることがない。
従って、金属板１０の材料を他のもの、例えば縦弾性係数Ｅが高いものにした場合に金属板１０の厚さを少し薄くして曲げコワサをほぼ同じにすればよい。
なお、本実施例では、金属板１０の下面に施す表面処理を梨子地状のメッキとして説明したが、下面に施す表面処理は前記に限らず、エッチング等の化学的な方法やショットピーニング等の機械的な方法等による表面処理であってもよい。要は金属板１０の下面に微細な凹凸を形成して封止樹脂層９との密着性を向上させるものであればどのようなものであってもよい。
なお、本実施例では、金属板１０の下面に施す表面処理を梨子地状のメッキとして説明したが、下面に施す表面処理は前記に限らず、エッチング等の化学的な方法やショットピーニング等の機械的な方法等による表面処理であってもよい。要は金属板１０の下面に微細な凹凸を形成して封止樹脂層９との密着性を向上させるものであればどのようなものであってもよい。
また、金属板１０はシリコン基板２と同じ大きさとして説明したが、金属板１０およびシリコン基板２と封止樹脂層９とのそれぞれの接合面積がほぼ同じであればよく、金属板１０とシリコン基板２との大きさが厳密に一致している必要はない。
以上説明したように、本実施例では、シリコン基板に搭載された半導体チップを熱膨張率が大きい柱状の封止樹脂層で封止し、封止樹脂層の上面を全て覆う金属板の熱膨張率をシリコン基板とほぼ同じにしたことによって、封止樹脂層が熱硬化後の冷却時にシリコン基板より多く収縮したとしても、封止樹脂層の上下に配置されたシリコン基板と金属板がほぼ同じ程度に収縮するので、半導体装置の反りを抑制することができる。
以上説明したように、本実施例では、シリコン基板に搭載された半導体チップを熱膨張率が大きい柱状の封止樹脂層で封止し、封止樹脂層の上面を全て覆う金属板の熱膨張率をシリコン基板とほぼ同じにしたことによって、封止樹脂層が熱硬化後の冷却時にシリコン基板より多く収縮したとしても、封止樹脂層の上下に配置されたシリコン基板と金属板がほぼ同じ程度に収縮するので、半導体装置の反りを抑制することができる。
また、シリコン基板と金属板の厚さをほぼ同じにしたことによって、シリコン基板と金属板との曲げコワサをほぼ同じにすることができ、曲げコワサの相違に起因する半導体装置の反りを抑制することができる。
更に、上部金型と下部金型を組合せてシリコン基板上に積層された半導体チップと金属板とを同時に封止するようにしたことによって、半導体装置の製造時間を短縮することができる。
更に、上部金型と下部金型を組合せてシリコン基板上に積層された半導体チップと金属板とを同時に封止するようにしたことによって、半導体装置の製造時間を短縮することができる。
更に、半導体チップをフリップチップ方式で電気的に接続するようにしたことによって、ワイヤボンディング工程を省略して製造工程の簡素化を図ることができると共に、ワイヤの接続スペースが不要になり、半導体装置の小型化を図ることができる。
図５は実施例２の半導体装置の断面を示す説明図、図６は実施例２の金属板体の上面を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図５、図６において、２１は上部板としての金属板体であり、複数の上記実施例１と同様の金属板１０を、金属板１０と同じ材料で形成された細い接続部２２で接続して構成され、金属板１０の材料で形成された本実施例のシリコン基板２とほぼ同じ大きさの板材をプレス機械で打抜く等して形成される。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図５、図６において、２１は上部板としての金属板体であり、複数の上記実施例１と同様の金属板１０を、金属板１０と同じ材料で形成された細い接続部２２で接続して構成され、金属板１０の材料で形成された本実施例のシリコン基板２とほぼ同じ大きさの板材をプレス機械で打抜く等して形成される。
本実施例の金属板体２１は、４つの金属板１０をマトリックス状に配置し、互いの向かい合う辺を２箇所の接続部２２で接続して構成され、その下面には実施例１と同様の表面処理が施されている。
図７、図８は実施例２の半導体装置の製造方法を示す説明図である。
図７、図８において、２５は下部金型であり、実施例１の下部金型１５と同様の金型であって、基板搭体載穴２５ａの開口が本実施例のシリコン基板２の大きさと略同等の大きさになっていることが異なる。
図７、図８は実施例２の半導体装置の製造方法を示す説明図である。
図７、図８において、２５は下部金型であり、実施例１の下部金型１５と同様の金型であって、基板搭体載穴２５ａの開口が本実施例のシリコン基板２の大きさと略同等の大きさになっていることが異なる。
２６は上部金型であり、実施例１の上部金型１６と同様の金型であって、金属板体２１を嵌合して搭載するための金属板体２１の大きさと略同等の大きさの開口を有する金属板体搭載穴２６ａが設けられていることが異なる。
２８はダイシングブレードであり、ダイヤモンドの砥粒で形成された薄い砥石である。
本実施例のシリコン基板２は、４つの配線パターン４を金属板体２１の金属板１０に対応してマトリックス状に配置したシリコン基板である。
２８はダイシングブレードであり、ダイヤモンドの砥粒で形成された薄い砥石である。
本実施例のシリコン基板２は、４つの配線パターン４を金属板体２１の金属板１０に対応してマトリックス状に配置したシリコン基板である。
以下に、図７、図８を用い、ＰＡで示す工程に従って本実施例の半導体装置の製造方法について説明する。
ＰＡ１（図７）、上面に複数の配線パターン４およびそれぞれの配線パターン４の所定の部位に基板ボールパッド５を形成したシリコン基板２を準備し、上記実施例１の工程Ｐ１と同様にして、シリコン基板２の一つの配線パターン４の所定の部位に最下層の半導体チップ６を載置し、同様にして他の配線パターン４の所定の部位にそれぞれの最下層の半導体チップ６を載置する。
ＰＡ１（図７）、上面に複数の配線パターン４およびそれぞれの配線パターン４の所定の部位に基板ボールパッド５を形成したシリコン基板２を準備し、上記実施例１の工程Ｐ１と同様にして、シリコン基板２の一つの配線パターン４の所定の部位に最下層の半導体チップ６を載置し、同様にして他の配線パターン４の所定の部位にそれぞれの最下層の半導体チップ６を載置する。
ＰＡ２（図７）、実施例１の工程Ｐ２と同様にして、最下層の各半導体チップ６に順に半導体チップ６を載置した後に、バンプ７を加熱溶融して各配線パターン４上に半導体チップ６を積層し、それぞれのフリップチップ方式で積層された半導体チップ６をそれぞれの配線パターン４の配線３と電気的に接続する。
ＰＡ３（図７）、実施例１の工程Ｐ３と同様にして、シリコン基板２を下部金型２５の基板搭載穴２５ａに嵌合して搭載する。
ＰＡ３（図７）、実施例１の工程Ｐ３と同様にして、シリコン基板２を下部金型２５の基板搭載穴２５ａに嵌合して搭載する。
ＰＡ４（図７）、実施例１の工程Ｐ４と同様にして、上部金型１６に別に準備した金属板体２１を嵌合し、金属板体搭載穴２６ａの底面に保持させて搭載する。
ＰＡ５（図８）、実施例１の工程Ｐ５と同様にして、下部金型２５と上部金型２６とを組合せた後に、封止剤９ａを注入して積層された半導体チップ６の間、最下層の半導体チップ６とシリコン基板２との間および最上層の半導体チップ６と金属板体２１との間、並びに積層された半導体チップ６の周囲および金属板体２１の隣合う金属板１０の間の接続部２２を除く部位に封止剤９ａを充填した後に、封止剤９ａを熱硬化させて封止樹脂層９を形成する。
ＰＡ５（図８）、実施例１の工程Ｐ５と同様にして、下部金型２５と上部金型２６とを組合せた後に、封止剤９ａを注入して積層された半導体チップ６の間、最下層の半導体チップ６とシリコン基板２との間および最上層の半導体チップ６と金属板体２１との間、並びに積層された半導体チップ６の周囲および金属板体２１の隣合う金属板１０の間の接続部２２を除く部位に封止剤９ａを充填した後に、封止剤９ａを熱硬化させて封止樹脂層９を形成する。
これにより、シリコン基板２および金属板体２１と封止樹脂層９との間が封止樹脂層９の接着作用により接合される。
ＰＡ６（図８）、封止樹脂層９の硬化後に、上部金型１６を開いて下部金型１５からシリコン基板２と金属板体２１との間に積層された半導体チップ６を封止樹脂層９により封止した複数の半導体装置１を取出し、その冷却後に金属板体２１上からダイシングブレードにより金属板体２１の接続部２２の略中央部を切断するように、つまりシリコン基板２の配線パターン４を一つ含むようにして金属板体２１と封止樹脂層９とシリコン基板２を切断して個片化する。
ＰＡ６（図８）、封止樹脂層９の硬化後に、上部金型１６を開いて下部金型１５からシリコン基板２と金属板体２１との間に積層された半導体チップ６を封止樹脂層９により封止した複数の半導体装置１を取出し、その冷却後に金属板体２１上からダイシングブレードにより金属板体２１の接続部２２の略中央部を切断するように、つまりシリコン基板２の配線パターン４を一つ含むようにして金属板体２１と封止樹脂層９とシリコン基板２を切断して個片化する。
ＰＡ７（図８）、その後に個片化されたシリコン基板２の下面に半田ボール等により外部端子１１を形成する。
この場合に、上記工程ＰＡ６において金型から取出されたシリコン基板２の下面に外部端子１１を形成した後に個片化するようにしてもよい。
このようにして、シリコン基板２と金属板１０との間に柱状の封止樹脂層９で封止された複数の半導体チップ６を積層した本実施例の半導体装置１が製造される。
この場合に、上記工程ＰＡ６において金型から取出されたシリコン基板２の下面に外部端子１１を形成した後に個片化するようにしてもよい。
このようにして、シリコン基板２と金属板１０との間に柱状の封止樹脂層９で封止された複数の半導体チップ６を積層した本実施例の半導体装置１が製造される。
上記のようにして製造された半導体装置１は、封止樹脂層９の熱硬化時に封止樹脂層９の上面を全て金属板体２１で覆った状態で硬化させ、その後にほぼ同じ熱膨張率を有し、ほぼ同じ大きさの金属板体２１とシリコン基板２とに封止樹脂層９を挟んだ状態で冷却するので、封止樹脂層９が硬化収縮に加えて比較的大きな熱膨張率により収縮したとしても、封止樹脂層９の上下に配置されたシリコン基板２と金属板体２１がほぼ同じ程度に収縮して半導体装置１の反りが抑制される。
また、複数の金属板１０を接続部２２で接続して複数の半導体装置１を一度に形成し、その後に個片に分割して半導体装置１を製造するので、半導体装置１の製造時間を短縮することができると共に、ダイシングブレードで切断する金属部分を接続部２２に限ることができ、金属部分の切断によるバリやダレによる変形を防止することができる。
更に、本実施例の半導体装置１は、切断した接続部２２が１部残った状態の金属板１０で封止樹脂層９の上面を覆っているが、金属板１０と切断により残った接続部２２の長さを合わせた長さがシリコン基板２の長さとほぼ同じにして封止樹脂層９の上面の全てを実質的に覆って、封止樹脂層９の上面を全て覆っている実施例１の金属板１０と同様に作用するので、実装基板への半導体装置１の実装工程における熱処理においても半導体装置１に反りが生ずることはない。
更に、本実施例の半導体装置１は、切断した接続部２２が１部残った状態の金属板１０で封止樹脂層９の上面を覆っているが、金属板１０と切断により残った接続部２２の長さを合わせた長さがシリコン基板２の長さとほぼ同じにして封止樹脂層９の上面の全てを実質的に覆って、封止樹脂層９の上面を全て覆っている実施例１の金属板１０と同様に作用するので、実装基板への半導体装置１の実装工程における熱処理においても半導体装置１に反りが生ずることはない。
更に、金属板体２１を封止樹脂層９の上面に接合して金型から取出した状態での複数の半導体装置１の上部の剛性を高めているので、金属板体２１側を保持して反対側のシリコン基板２の下面を研削等により容易に加工することができる。このことは個片に分割した後においても同様である。
なお、本実施例では、金属板体２１は 金属板１０をマトリックス状に配置して接続部２２で接続するとして説明したが、金属板１０の配置は前記に限らず、金属板１０を接続部２２で直線的に接続した短冊状の金属板体２１であってもよく、接続部２２を設けないで複数の金属板１０を接続した板、つまり形成する半導体装置１の数に相当する大きさを有する１枚の板からなる金属板体２１であってもよい。
なお、本実施例では、金属板体２１は 金属板１０をマトリックス状に配置して接続部２２で接続するとして説明したが、金属板１０の配置は前記に限らず、金属板１０を接続部２２で直線的に接続した短冊状の金属板体２１であってもよく、接続部２２を設けないで複数の金属板１０を接続した板、つまり形成する半導体装置１の数に相当する大きさを有する１枚の板からなる金属板体２１であってもよい。
また、接続部２２は２箇所に設けるとして説明したが、１箇所であっても３箇所以上であってもよい。
更に、金属板体２１は４つの金属板１０を接続部２２で接続して構成するとして説明したが、金属板体２１を構成する金属板１０の数は複数であれば幾つでもよく、半導体ウェハと同様の大きさの金属板体２１として多数の金属板１０を接続部２２で接続してマトリックス状に配置したものでもよい。
更に、金属板体２１は４つの金属板１０を接続部２２で接続して構成するとして説明したが、金属板体２１を構成する金属板１０の数は複数であれば幾つでもよく、半導体ウェハと同様の大きさの金属板体２１として多数の金属板１０を接続部２２で接続してマトリックス状に配置したものでもよい。
更に、本実施例では、ダイシングブレードによる切断により個片化して半導体装置１を製造するとして説明したが、レーザによる切断やプレス機械による切断等により個片化して半導体装置を製造するようにしてもよい。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、複数の配線パターンを有するシリコン基板と、複数の金属板を接続部で接続した金属板体とを用い、上部金型と下部金型を組合せて一度に封止し、これを個片化して半導体装置を製造するようにしたことによって、半導体装置の製造時間を短縮することができると共に、ダイシングブレードで切断する金属部分を接続部に限ることができ、金属部分の切断によるバリやダレによる変形を防止することができる。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、複数の配線パターンを有するシリコン基板と、複数の金属板を接続部で接続した金属板体とを用い、上部金型と下部金型を組合せて一度に封止し、これを個片化して半導体装置を製造するようにしたことによって、半導体装置の製造時間を短縮することができると共に、ダイシングブレードで切断する金属部分を接続部に限ることができ、金属部分の切断によるバリやダレによる変形を防止することができる。
なお、上記各実施例においては、複数の半導体チップを８層に積層した半導体装置を例に説明したが、積層する半導体チップは前記より多くても少なくてもよく、１層であっても上記と同様の効果を得ることができる。
また、上記各実施例においては、半導体チップの下面のバンプをその下層の半導体チップの上面のチップボールパッドに接合するとして説明したが、半導体チップの上下を反転させて半導体チップの上面のバンプをその上層の半導体チップの下面のチップボールパッドに接合するようにしてもよく、半導体チップの両面にバンプを形成してバンプ同士を接合するようにしてもよい。この場合において半導体チップを反転させたときは、配線パターンの配線上の基板ボールパッドに替えてバンプを形成する。
また、上記各実施例においては、半導体チップの下面のバンプをその下層の半導体チップの上面のチップボールパッドに接合するとして説明したが、半導体チップの上下を反転させて半導体チップの上面のバンプをその上層の半導体チップの下面のチップボールパッドに接合するようにしてもよく、半導体チップの両面にバンプを形成してバンプ同士を接合するようにしてもよい。この場合において半導体チップを反転させたときは、配線パターンの配線上の基板ボールパッドに替えてバンプを形成する。
更に、上記各実施例においては、一つの半導体装置に一つの積層した半導体チップを設けるとして説明したが、シリコン基板の配線パターンの複数箇所にそれぞれ積層した半導体チップを接合して一つの半導体装置を構成するようにしてもよい。
更に、上記各実施例においては、上部金型にプッシュピンにより保持するとして説明したが、上部金型の天板に吸引口を設けて負圧による吸引により保持するようにしてもよく、金属板または金属板体が磁性材の場合は磁力により吸着するようにしてもよい。
更に、上記各実施例においては、上部金型にプッシュピンにより保持するとして説明したが、上部金型の天板に吸引口を設けて負圧による吸引により保持するようにしてもよく、金属板または金属板体が磁性材の場合は磁力により吸着するようにしてもよい。
この場合に４２アロイは磁化されやすいので磁化した４２アロイを金属板搭載穴または金属板体搭載穴の底面に貼り付けて保持するようにしてもよい。
更に、上記各実施例においては、下部金型の上方に上部金型を組合せ、注入口から封止剤を注入して封止樹脂層を形成するとして説明したが、注入口を廃して金属板または金属板体を搭載した上部金型を下にして設置し、その金属板搭載穴または金属板体搭載穴に封止剤を充填し、積層した半導体チップを搭載したシリコン基板を下部金型に保持して半導体チップ側から浸漬して組合せ、その後に熱硬化させて形成するようにしてもよい。
更に、上記各実施例においては、下部金型の上方に上部金型を組合せ、注入口から封止剤を注入して封止樹脂層を形成するとして説明したが、注入口を廃して金属板または金属板体を搭載した上部金型を下にして設置し、その金属板搭載穴または金属板体搭載穴に封止剤を充填し、積層した半導体チップを搭載したシリコン基板を下部金型に保持して半導体チップ側から浸漬して組合せ、その後に熱硬化させて形成するようにしてもよい。
なお、本発明を適用する下部基板や上部板は、封止樹脂層よりも熱膨張率の低いシリコン基板や４２アロイであるとして説明したが、下部基板や上部板の材料は前記に限らず、セラミック材料や金属材料、樹脂材料、サファイア等で形成した下部基板や上部板であってもよい。つまり封止樹脂層との熱膨張率の差が比較的大きいものであればどのような下部基板であっても、本発明を適用してその下部基板とほぼ同じ熱膨張率を有し、かつほぼ同じ大きさを有する上部板を用いれば、製造工程における半導体装置の反りを抑制することができる。従って封止樹脂層よりも熱膨張率の高い下部基板を用いる場合に本発明を適用しても同様の効果を得ることができる。
また、上記においては、下部基板とほぼ同じ熱膨張率を有する上部板の材料は異なる材料として説明したが、上部板の材料を下部基板と同じ材料にしてもよい。このようにすれば、上部板と下部基板の熱膨張率を同じにすることができ、半導体装置の反りを更に抑制することができると共に、半導体装置の反りに対する確認作業に要する時間を短縮することができる。
１ 半導体装置
２ シリコン基板
３ 配線
４ 配線パターン
５ 基板ボールパッド
６ 半導体チップ
７ バンプ
８ チップボールパッド
９ 封止樹脂層
９ａ 封止剤
１０ 金属板
１１ 外部端子
１５、２５ 下部金型
１５ａ、２５ａ 基板搭載穴
１６、２６ 上部金型
１６ａ 金属板搭載穴
１７ 注入口
２１ 金属板体
２２ 接続部
２６ａ 金属板体搭載穴
２８ ダイシングブレード
２ シリコン基板
３ 配線
４ 配線パターン
５ 基板ボールパッド
６ 半導体チップ
７ バンプ
８ チップボールパッド
９ 封止樹脂層
９ａ 封止剤
１０ 金属板
１１ 外部端子
１５、２５ 下部金型
１５ａ、２５ａ 基板搭載穴
１６、２６ 上部金型
１６ａ 金属板搭載穴
１７ 注入口
２１ 金属板体
２２ 接続部
２６ａ 金属板体搭載穴
２８ ダイシングブレード
Claims (5)
- 下面に複数のバンプが配置された半導体チップと、複数の配線により形成された配線パターンを有するシリコン基板と、前記半導体チップを封止する封止樹脂層と、前記封止樹脂層の上面の全てを覆い、前記シリコン基板と上面視で同じ形状、かつ同じ熱膨張率を有する金属板と、を備え、前記金属板および前記シリコン基板の熱膨張率が前記封止樹脂層の熱膨張率の半分以下である半導体装置の製造方法であって、
前記シリコン基板の配線に前記半導体チップのバンプを接合する工程と、
前記半導体チップを接合したシリコン基板を下部金型の基板搭載穴に嵌合させて搭載する工程と、
前記金属板を上部金型の金属板嵌合穴に嵌合させ、かつ金属板嵌合穴の底面に保持させて搭載する工程と、
前記下部金型と前記上部金型とを組合せる工程と、
組合せた前記下部金型と前記上部金型の内部に封止剤を注入し、前記半導体チップを柱状に封止して前記封止樹脂層を形成する工程とを、
備えることを特徴とする半導体装置の製造方法。 - 請求項１において、
前記シリコン基板と前記金属板の厚さを、ほぼ同じにすることを特徴とする半導体装置の製造方法。 - 請求項１または請求項２において、
前記半導体チップは、複数積層されていることを特徴とする半導体装置の製造方法。 - 請求項１ないし請求項３のいずれか一項において、
前記半導体チップは、前記配線にフリップチップ方式で電気的に接続されていることを特徴とする半導体装置の製造方法。 - 請求項１ないし請求項４のいずれか一項において、
前記封止剤としてエポキシ樹脂を用い、前記金属板として４２アロイまたはコバールを用いることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005087644A JP4553765B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置の製造方法 |
| US11/386,841 US7679175B2 (en) | 2005-03-25 | 2006-03-23 | Semiconductor device including substrate and upper plate having reduced warpage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005087644A JP4553765B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006269861A JP2006269861A (ja) | 2006-10-05 |
| JP2006269861A5 JP2006269861A5 (ja) | 2008-01-24 |
| JP4553765B2 true JP4553765B2 (ja) | 2010-09-29 |
Family
ID=37034369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005087644A Active JP4553765B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7679175B2 (ja) |
| JP (1) | JP4553765B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005027582A1 (ja) * | 2003-09-10 | 2006-11-24 | 富士通株式会社 | 表示装置及びその製造方法 |
| JP4553813B2 (ja) * | 2005-08-29 | 2010-09-29 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| MY153017A (en) * | 2007-02-16 | 2014-12-31 | Sumitomo Bakelite Co | Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device |
| JP4825784B2 (ja) * | 2007-12-13 | 2011-11-30 | 新光電気工業株式会社 | 半導体装置用パッケージおよびその製造方法 |
| JP5543086B2 (ja) | 2008-06-25 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| JP2010245383A (ja) | 2009-04-08 | 2010-10-28 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
| JP5543125B2 (ja) | 2009-04-08 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置および半導体装置の製造方法 |
| JP5579402B2 (ja) | 2009-04-13 | 2014-08-27 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法並びに電子装置 |
| JP5149881B2 (ja) * | 2009-09-30 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8541886B2 (en) * | 2010-03-09 | 2013-09-24 | Stats Chippac Ltd. | Integrated circuit packaging system with via and method of manufacture thereof |
| JP2011192781A (ja) * | 2010-03-15 | 2011-09-29 | Disco Corp | パッケージ基板の加工方法 |
| KR102066015B1 (ko) | 2013-08-13 | 2020-01-14 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조방법 |
| JP2015056563A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2015177061A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| JP2014112742A (ja) * | 2014-03-25 | 2014-06-19 | Ps4 Luxco S A R L | 切断前支持基板 |
| US9768149B2 (en) * | 2015-05-19 | 2017-09-19 | Micron Technology, Inc. | Semiconductor device assembly with heat transfer structure formed from semiconductor material |
| JP6582783B2 (ja) * | 2015-09-16 | 2019-10-02 | 富士電機株式会社 | 半導体装置 |
| US9941186B2 (en) * | 2016-06-30 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing semiconductor structure |
| KR102506698B1 (ko) * | 2018-02-19 | 2023-03-07 | 에스케이하이닉스 주식회사 | 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법 |
| US10685937B2 (en) | 2018-06-15 | 2020-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package having dummy structures and method of forming same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10116936A (ja) * | 1996-10-09 | 1998-05-06 | Toshiba Microelectron Corp | 半導体パッケージ |
| JP2001267470A (ja) * | 2000-03-16 | 2001-09-28 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834339A (en) * | 1996-03-07 | 1998-11-10 | Tessera, Inc. | Methods for providing void-free layers for semiconductor assemblies |
| US5886396A (en) * | 1995-06-05 | 1999-03-23 | Motorola, Inc. | Leadframe assembly for conducting thermal energy from a semiconductor die disposed in a package |
| US5726079A (en) * | 1996-06-19 | 1998-03-10 | International Business Machines Corporation | Thermally enhanced flip chip package and method of forming |
| JP3674179B2 (ja) | 1996-10-04 | 2005-07-20 | 株式会社デンソー | ボールグリッドアレイ半導体装置及びその製造方法 |
| US6127724A (en) * | 1996-10-31 | 2000-10-03 | Tessera, Inc. | Packaged microelectronic elements with enhanced thermal conduction |
| US5990418A (en) * | 1997-07-29 | 1999-11-23 | International Business Machines Corporation | Hermetic CBGA/CCGA structure with thermal paste cooling |
| EP1198005A4 (en) * | 1999-03-26 | 2004-11-24 | Hitachi Ltd | SEMICONDUCTOR MODULE AND ITS MOUNTING METHOD |
| JP4574118B2 (ja) * | 2003-02-12 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP2004304622A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Media Device Kk | 弾性表面波デバイス及びその製造方法 |
| US7180165B2 (en) * | 2003-09-05 | 2007-02-20 | Sanmina, Sci Corporation | Stackable electronic assembly |
| US7170188B2 (en) * | 2004-06-30 | 2007-01-30 | Intel Corporation | Package stress management |
| JP4553813B2 (ja) * | 2005-08-29 | 2010-09-29 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-03-25 JP JP2005087644A patent/JP4553765B2/ja active Active
-
2006
- 2006-03-23 US US11/386,841 patent/US7679175B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10116936A (ja) * | 1996-10-09 | 1998-05-06 | Toshiba Microelectron Corp | 半導体パッケージ |
| JP2001267470A (ja) * | 2000-03-16 | 2001-09-28 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7679175B2 (en) | 2010-03-16 |
| JP2006269861A (ja) | 2006-10-05 |
| US20060214277A1 (en) | 2006-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4553765B2 (ja) | 半導体装置の製造方法 | |
| JP4553813B2 (ja) | 半導体装置の製造方法 | |
| JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| US8426965B2 (en) | Semiconductor device mounted structure and its manufacturing method, semiconductor device mounting method, and pressing tool | |
| US8207607B2 (en) | Semiconductor device with resin mold | |
| JP5570799B2 (ja) | 半導体装置及びその製造方法 | |
| JP3839323B2 (ja) | 半導体装置の製造方法 | |
| JP5387685B2 (ja) | 半導体装置の製造方法 | |
| US20100261311A1 (en) | Method of manufacturing a semiconductor device | |
| JP2010245383A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20160329304A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP4595265B2 (ja) | 半導体装置の製造方法 | |
| JP2005064499A (ja) | 半導体素子製造方法 | |
| JP2010010301A (ja) | 半導体装置及びその製造方法 | |
| KR20150060758A (ko) | 반도체 장치 및 그 제조방법 | |
| JP5184132B2 (ja) | 半導体装置およびその製造方法 | |
| JP2012146853A (ja) | 半導体装置の製造方法 | |
| JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP4755222B2 (ja) | 半導体装置の製造方法 | |
| KR100883807B1 (ko) | 반도체 소자 패키지 및 그 제조 방법 | |
| JP2006202783A (ja) | 半導体装置の製造方法 | |
| JP5494546B2 (ja) | 半導体装置の製造方法 | |
| JP2012009713A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP2006093679A (ja) | 半導体パッケージ | |
| JP2011054653A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4553765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |