JP3674179B2 - ボールグリッドアレイ半導体装置及びその製造方法 - Google Patents

ボールグリッドアレイ半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3674179B2
JP3674179B2 JP26471696A JP26471696A JP3674179B2 JP 3674179 B2 JP3674179 B2 JP 3674179B2 JP 26471696 A JP26471696 A JP 26471696A JP 26471696 A JP26471696 A JP 26471696A JP 3674179 B2 JP3674179 B2 JP 3674179B2
Authority
JP
Japan
Prior art keywords
sealing resin
semiconductor device
grid array
ball grid
array semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26471696A
Other languages
English (en)
Other versions
JPH10112515A (ja
Inventor
嘉治 原田
務 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP26471696A priority Critical patent/JP3674179B2/ja
Publication of JPH10112515A publication Critical patent/JPH10112515A/ja
Application granted granted Critical
Publication of JP3674179B2 publication Critical patent/JP3674179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ボールグリッドアレイ(以下、BGAという)半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
従来、面付実装型のBGA半導体装置がある。このBGA半導体装置とは、回路配線を有する配線基板に半導体チップを搭載し、回路配線と半導体チップをAuワイヤー等で電気的に接続したのち、封止樹脂で半導体チップ及びAuワイヤーを封止したものを示し、また、配線基板の裏面には半導体チップと電気的に接続された複数の電極が設けられており、この電極上にはんだバンプを形成して外部電極としている。
【0003】
そして、このBGA半導体装置を配線基板裏面に形成された電極に対向する複数の電極を有する実装基板上に位置決め搭載し、BGA半導体装置及び実装基板をリフロー炉にて加熱することによりはんだバンプをリフローして配線基板裏面の電極と実装基板上の電極とを接続する。
このリフローの際の加熱により配線基板や封止樹脂が熱膨張する。このとき、図7(a)、(b)に示すように配線基板1と封止樹脂4の熱膨張率が異なるため、BGA半導体装置に反りが発生してしまう。例えば、図7(a)に示すように、BGA半導体装置の中央部のはんだバンプ7が押しつぶされ、他のはんだバンプ7と接触することでショートしたり、又は、図7(b)に示すように、BGA半導体装置の中央部のはんだバンプ7が実装基板8の電極から離れて電気的接続不良が発生するという不都合が発生するという問題がある。
【0004】
上記問題に対し、特開平7−193162号公報には、封止樹脂4の熱膨張係数αを配線基板1の熱膨張係数αよりも小さくすることによりBGA半導体装置の反り低減を図る方法等が提案されている。
【0005】
【発明が解決しようとする課題】
ところで、封止樹脂4の材料である樹脂は、一般的にガラス転移温度Tgという物性がある。樹脂は、このガラス転移温度Tg以上の温度になると熱膨張係数αが通常時の3〜6倍程度に増加してしまう。一方、配線基板1の材料はエポキシやポリイミドが用いられ、これらにおいてもガラス転移温度Tgは存在するが、配線基板1はガラスクロスで覆われているためガラス移転温度Tgを超えても急激に熱膨張しない。
【0006】
このため、封止樹脂4に用いられる樹脂のガラス移転温度Tgを超えるとBGA半導体装置に急激に反りが発生することが分かった。
また、一般にリフロー炉におけるリフローピーク温度は、はんだバンプ7のはんだ溶融温度(共晶はんだの場合183℃)よりも数十度高く設定される。そして、上述した従来における反り低減方法においては、ガラス転移温度Tgに着目しているものではないため、リフローの際には封止樹脂4のガラス転移温度Tgを超えてしまう場合があり、この場合においては、BGA半導体装置の反り低減が十分ではない。
【0007】
本発明は、上記問題に鑑みたもので、封止樹脂におけるガラス転移温度Tgに着目し、電気接続が良好なBGA半導体装置及びその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、以下の技術的手段を採用する。
請求項1乃至6に記載の発明においては、回路配線を有する配線基板(1)上に回路配線と電気的に接続された半導体チップ(2)を搭載し、半導体チップ(2)を封止する第1の封止樹脂(4)の上に、反りを抑制するためにガラス転移温度Tgがはんだバンプ(7)のはんだ溶融温度よりも高い反り防止部材(5)を備えたことを特徴とする。具体的には、請求項3に示すように反り防止部材には第2の封止樹脂(5)を適用することができる。
【0009】
このように、ガラス転移温度Tgがはんだバンプ(7)の溶融温度よりも高い反り防止部材(5)にて、第1の封止樹脂(4)を覆っており、リフローの際において、反り防止部材(5)はガラス転移温度Tgを超えず、熱膨張をあまりしない。従って、このような反り防止部材(5)により第1の封止樹脂(4)を覆っているため、第1の封止樹脂(4)の熱膨張を抑制することができる。
【0010】
これにより、BGA半導体装置を実装基板(8)に実装する際、BGA半導体装置に発生しようとする反りを抑制することができ、はんだバンプ(7)の潰れによるBGA半導体装置のショートやはんだバンプ(7)が実装基板(8)から離れることによる電気的接続不良を解消することができる。
請求項2に記載の発明においては、反り防止部材(5)は配線基板(1)の厚さと同等の厚さにて形成していることを特徴とする。
【0011】
反り防止部材(5)は、BGA半導体装置の反りを抑制することができる厚さを有している必要がある。このように、反り防止部材(5)の厚さを配線基板(1)の厚さと同等の厚さにて形成することにより十分にBGA半導体装置の反りを抑制することができる。
請求項4に記載の発明においては、第2の封止樹脂(5)は、すじ状の繊維部材(11)が混入されていることを特徴とする。
【0012】
このように、繊維部材(11)を混入すると第2の封止樹脂(5)の弾力性をなくすことができるため、第2の封止樹脂(5)の熱膨張があまり起こらないようにすることができる。これにより、さらにBGA半導体装置に発生しようとする反りを少なくすることができる。また、すじ状の繊維部材(11)を第2の封止樹脂(5)に混入するため、第2の封止樹脂(5)の剛性を高めることができる。
【0013】
請求項5に記載の発明においては、第1の封止樹脂(4)と第2の封止樹脂(5)の間に、剛性部材(9、10)を形成したことを特徴とする。
このように、剛性部材(9、10)を形成することによりBGA半導体装置を実装基板(8)に実装する際に、BGA半導体装置に反りが発生しようとすると、剛性部材(9、10)が骨組みとなりBGA半導体装置の反りをさらに抑制することができる。また、剛性部材(9、10)によりBGA半導体装置の剛性を高めることができる。
【0014】
請求項6に記載の発明においては、剛性部材は、放熱作用を有することを特徴とする。
これにより、請求項5に記載の発明と同様の効果が得られるだけでなく、BGA半導体装置を作動した際に発生する熱の放熱効果をも兼ね備えることができる。
【0015】
請求項7乃至9に記載の発明においては、ボールグリッドアレイ半導体装置の製造方法であって、配線基板(1)上に第1の封止樹脂(4)を形成したのち、これを仮硬化させてから第2の封止樹脂(5)を形成することを特徴とする。
このように、第1の封止樹脂(4)を仮硬化することにより、第1の封止樹脂(4)と第2の封止樹脂(5)が混ざらないようにすることができる。
【0016】
また、請求項8に記載の発明のように、ダム(6)により第1の封止樹脂(4)及び第2の封止樹脂(5)をせき止めて、第1の封止樹脂(4)と第2の封止樹脂(5)を所定形状に形成することができる。
請求項9に記載の発明においては、第1の封止樹脂(4)及び第2の封止樹脂(5)は、印刷形成されていることを特徴とする。
【0017】
このように印刷手法により第1、第2の封止樹脂(4、5)を形成することによりこれら第1、第2の封止樹脂(4、5)の厚さや形状を安定させやすいため、反り低減の精度を向上させることができる。
請求項10に記載の発明においては、ボールグリッドアレイ半導体装置の実装方法であって、はんだバンプ(7)のはんだ溶融温度よりも所定温度高い温度にて加熱するリフロー炉において、はんだバンプ(7)をリフローし、第2の封止樹脂(5)をリフロー炉における最大温度よりもガラス転移温度Tgが高い樹脂にて構成していることを特徴とする。
【0018】
第2の封止樹脂(5)のガラス転移温度Tgが、はんだバンプ(7)をリフローする際のリフロー炉におけるピーク値よりも高ければ、第2の封止樹脂(5)の熱膨張をさらに抑制できる。これにより、さらにBGA半導体装置を実装基板(8)に実装する際に発生しようとするBGA半導体装置の反りを抑制することができる。
【0019】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
(第1実施形態)
本発明の一実施形態におけるBGA半導体装置の断面図を図1に示す。図1に示すように、BGA半導体装置は、複数の回路配線を有する配線基板1上に複数の電極を有する半導体チップ2が搭載され、この半導体チップの電極と回路配線とがそれぞれAuワイヤー3及びワイヤーボンディングパッド3aを介して電気的に接続されている。
【0020】
そして、半導体チップ2、Auワイヤー3及びワイヤーボンディングパッド3aが第1の封止樹脂4と、この第1の封止樹脂4上に形成された第2の封止樹脂5により封止されている。この第2の封止樹脂5は配線基板1の厚さと同等の厚さをもって形成されており、配線基板1よりも大きい面サイズを有している。
また、配線基板1のうち、半導体チップ2が搭載された面と反対の面には半導体チップ2と電気的に接続された複数の電極が形成されている。なお、第1の封止樹脂4と第2の封止樹脂5の外周はエポキシ樹脂等よりなるダム6が形成されている。
【0021】
また、図2は図1における裏面図である。図2に示すように、BGA半導体装置の内側には、はんだバンプ7がアレイ状に複数配設されている。BGA半導体装置は、外形が30×30mmの正方形である。
配線基板1はガラスエポキシにて形成されており、このガラスエポキシは例えば熱膨張係数αが13×10-6〜15×10-6/℃のものを用いている。また、第1、第2の封止樹脂4、5はレジンにて形成されており、第1の封止樹脂4の熱膨張係数αは、例えば、10×10-6〜17×10-6/℃のものを用い、また、第2の封止樹脂5の熱膨張係数αは、配線基板1に合わせた値のものを用いている。
【0022】
そして、このBGA半導体装置は実装基板8に搭載されたのち、はんだバンプ7をリフローするリフロー炉にて加熱され、実装基板8に実装される。また、このはんだバンプ7は共晶はんだが用いられており、そのはんだ溶融温度は約183℃である。リフロー炉においては、これより数十度高い温度、例えば230度をピーク温度(リフローピーク温度)にして加熱処理を行う。
【0023】
このため、これらのはんだ溶融温度やリフローピーク温度にもとづき、ガラス転移温度を設定して第1、第2の封止樹脂5の選択をしている。つまり、このはんだ溶融温度以上の温度がガラス転移温度Tgである樹脂を高Tg樹脂とし、第2の封止樹脂5は、この高Tg樹脂(より好ましくはリフローピーク温度よりもガラス転移温度Tgが高い樹脂)を用いている。なお、この高Tg樹脂は、樹脂の組成比率や成分等を考慮することにより選択することができる。
【0024】
この加熱処理において、BGA半導体装置は以下のように作用される。第1、第2の封止樹脂4、5及び配線基板1は熱膨張する。そして、第1の封止樹脂4は、高Tg樹脂にて構成されていないため加熱処理により、この第1の封止樹脂4におけるガラス転移温度Tgを超え、大幅に熱膨張しようとする。しかし、第2の封止樹脂5においては、そのガラス転移温度Tgを超えないため、小さな熱膨張にとどまり、配線基板1における熱膨張とほぼ同等になる。
【0025】
従って、第1の封止樹脂4における熱膨張も第2の封止樹脂5及び配線基板1により抑制されて、その結果、第1、第2の封止樹脂4、5における熱膨張と、配線基板1における熱膨張が同等になり、BGA半導体装置を実装基板8に実装する際に反りがほとんど発生しない。具体的には、本実施形態におけるBGA半導体装置の大きさで、従来では500μmの反りが発生していたのが50μm程度に抑えることができる。
【0026】
これにより、BGA半導体装置を実装基板8に実装する際にBGA半導体装置に生じる反りによって発生する、はんだバンプ7の潰れによるBGA半導体装置のショートやはんだバンプ7が実装基板8から離れることによる電気的接続不良を解消することができる。なお、第1、第2の封止樹脂4、5というように2層の封止樹脂にて構成したのは、一般に高Tg樹脂はもろくなるため、この問題を解消するためである。従って、第1の封止樹脂4を高Tg樹脂のもの、例えば第2の封止樹脂5と同様のものを用いて第2の封止樹脂5と同一工程にて形成するようにしても上記課題を達成することができる。
【0027】
次に、図1におけるBGA半導体装置の製造方法を示す。
まず、配線基板1上に第1、第2の封止樹脂4、5をせき止めるためのダム6を印刷手法などにより形成する。そして、公知の方法により、半導体チップ2を配線基板1上に搭載して接着し、半導体チップ2の電極と配線基板1上の回路配線とをAuワイヤー3で接続する。
【0028】
その後、これらを加熱処理を行うことができる熱盤上に置き、公知の樹脂塗布装置により、配線基板1上方から半導体チップ2などを覆うように第1の封止樹脂4をディスペンス手法により塗布する。このとき、熱盤を加熱しておき樹脂の流動性を高める。そして、液体状の樹脂はダム6によってせき止められ所定の形状を保持して形成される。なお、ここでは第1の封止樹脂4は、高Tg樹脂を用いておらず、例えばはんだバンプ7のはんだ溶融温度よりもガラス転移温度Tgが低い樹脂を用いている。
【0029】
次に、熱盤を十分に加熱して第1の封止樹脂4を仮硬化させる。これにより、第2の封止樹脂5を塗布するに際し、第1の封止樹脂4と混ざりあうことを防止することができる。
ここで、BGA半導体装置を熱盤上に配置しているのは、樹脂の流動性を高めるためだけではなく、この熱盤にて加熱処理を行うことにより第1の封止樹脂4を仮硬化させる工程を樹脂塗布装置内で行うことができるからである。これにより製造の効率を図ることができる。なお、この仮硬化は、第1の封止樹脂4が完全に硬化するほどまでは必要なく、第2の封止樹脂5と混ざらない程度に硬化させれば良い。
【0030】
さらに、第1の封止樹脂4上から第2の封止樹脂5をディスペンス手法により塗布する。この第2の封止樹脂5も前記同様にダム6にせき止められるため所定の形状を保持して形成される。また、この第2の封止樹脂5は、およそ配線基板1と同等の厚さにて形成する。これはリフロー炉における加熱処理の際に第1の封止樹脂4の熱膨張を十分に抑えることができるようにするためである。つまり、第2の封止樹脂5があまりに薄いと第1の封止樹脂4の熱膨張が大きく、この熱膨張を第2の封止樹脂5により十分に抑制することができなくなるからである。なお、この第2の封止樹脂5は前述したように高Tg樹脂を用いる。
【0031】
この後、加熱処理を施し、第1、第2の封止樹脂4、5を完全に硬化させる。そして、配線基板1の裏面に形成された電極それぞれにはんだボールをリフロー接合していきはんだバンプ7が形成されBGA半導体装置が完成する。なお、前述のようにBGA半導体装置は、この後実装基板8に搭載されリフロー炉にて加熱処理されて、実装基板8に実装される。(第2実施形態)本実施形態におけるBGA半導体装置の断面図を図3に示す。このBGA半導体装置の基本構成は第1実施形態と同様であるため、異なる点について説明する。本実施形態においては、図3に示すように、第1の封止樹脂4と第2の封止樹脂5の間に、高剛性部材9を形成している。
【0032】
この高剛性部材9は金属やセラミック等の材質により、例えば板状等の形状で形成され、第1実施形態のBGA半導体装置の製造工程において、第1の封止樹脂4を仮硬化させた後に第1の封止樹脂4上に配置される。そして、その後第2の封止樹脂5を塗布し、後の工程は第1実施形態と同様である。
この高剛性部材9は、BGA半導体装置を実装基板8に実装する際の骨組みとしての役割となり、この高剛性部材9によりさらにBGA半導体装置の反りを抑制する。つまり、BGA半導体装置に反りが発生しようとした場合においても高剛性部材9が硬いために反りが抑制される。
【0033】
従って、第2の封止樹脂5に高Tg樹脂を用いた場合よりもさらに反りを抑制できる。また、高剛性部材9をBGA半導体装置中に挿入することによりBGA半導体装置自体の剛性を高めることもできる。
(第3実施形態)
本実施形態におけるBGA半導体装置の断面図を図4(a)に示す。このBGA半導体装置の基本構成は第2実施形態と同様であるため、異なる点について説明する。本実施形態においては、第2実施形態における高剛性部材9に放熱作用を兼ね備えた放熱器10を適用している。この放熱器10を図4(b)に示す。
【0034】
図4に示すように、この放熱器10の一部が第2の封止樹脂5から外部に向けて突出している。このような構造にすることによりBGA半導体装置作動時において、半導体チップ2等で発生する熱を外部に放熱することができる。
従来においてもこの放熱器10をBGA半導体装置に適用するものはあるが、従来においては封止樹脂を2層にして形成するということがなかったため、位置固定できる形状等にする必要があった。しかし、本実施形態においては、放熱器10を第1の封止樹脂4を仮硬化させたあとに形成するためその必要がなく、図4(b)に示すように簡易な形状で放熱器10を形成することができる。
(第4実施形態)
本実施形態におけるBGA半導体装置の断面図を図5に示す。このBGA半導体装置の基本構成は第1実施形態と同様であるため、異なる点について説明する。本実施形態においては、第1実施形態における第2の封止樹脂5に繊維部材11を混入している。
【0035】
第2の封止樹脂5内にガラス繊維等のリフロー炉におけるピーク温度程度では溶けない繊維部材11を多量に混入して第2の封止樹脂5の弾力性をなくし、熱膨張があまり起こらないようしている。この場合においては、第2の封止樹脂5の熱膨張がさらに少なくなるため、より十分にBGA半導体装置の反りを低減することができる。なお、すじ状の繊維部材11を第2の封止樹脂5に混入するため、第2の封止樹脂5の剛性を高めることができる。(第5実施形態)第1〜第3実施形態においては、液体樹脂を配線基板1の上方から垂らして塗布する方法により第1、第2の封止樹脂4、5を形成したが、本実施形態においては、これらの樹脂を印刷手法にて供給する。この印刷手法におけるBGA半導体装置の形成手順について図6(a)、(b)に基づき説明する。なお、第1、第2の封止樹脂5を形成する工程以外の工程においては第1実施形態同様であるため省略する。
【0036】
図6(a)に示すように所定の厚さを有する第1の封止樹脂4形成用のマスク12を配線基板1上に位置決め配置し、第1の封止樹脂4を印刷する。そして、第1の封止樹脂4を仮硬化させた後に、図6(b)に示すように、第2の封止樹脂5形成用のマスク13を配線基板1上に位置決め配置し、第2の封止樹脂5を印刷する。
【0037】
このような印刷手法により第1、第2の封止樹脂5を形成することによりこれら第1、第2の封止樹脂5の厚さや形状を安定させやすいため、反り低減の精度を向上させることができる。
(他の実施形態)
第1実施形態では、はんだバンプ7のはんだ溶融温度やリフロー炉におけるリフローピーク温度を示したが、これは例示であり、例えばはんだバンプ7には共晶はんだ以外のものを用いてもよく、この場合、第1実施形態に示したはんだ溶融温度とは異なる温度がはんだ溶融温度となる。この場合においては、リフロー炉におけるリフローピーク温度もこのときのはんだ溶融温度より数十度高く設定されるため、第2の封止樹脂5におけるガラス転移温度Tgもこれらを考慮して設定すれば良い。
【0038】
また、第2、第3実施形態においては第1実施形態における高Tg樹脂と同様の樹脂を用いているが、高剛性部材9又は放熱器10をBGA半導体装置に入れていることから反りがかなり低減できるため、第1実施形態における高Tg樹脂よりもガラス転移温度Tgがある程度低いものを用いても良い。第5実施形態における印刷手法においても第2実施形態に示すような高剛性部材9を第1、第2の封止樹脂4、5の間に入れてもよい。また、同じく印刷手法においても第4実施形態に示すように繊維部材11を第2の封止樹脂5に混入してもよい。
【0039】
第1実施形態においては、BGA半導体装置を熱盤上に配置し、製造の効率を図っているが、第1の封止樹脂4を硬化させる工程を樹脂塗布装置外で行ってもよい。
第1実施形態においては、第2の封止樹脂5の面サイズを配線基板1の面サイズよりも大きく形成しているが、BGA半導体装置の反りを防止できる程度の面サイズにて形成すれば良い。
【0040】
また、第2、第3実施形態においては高剛性部材9の形状を示したがこれに限らず、例えば、バルク状、網状、枠状、ドーナッツ状等の形状で当てもよい。
【図面の簡単な説明】
【図1】第1実施形態におけるBGA半導体装置の断面図である。
【図2】図1におけるBGA半導体装置の裏面図である。
【図3】第2実施形態におけるBGA半導体装置の断面図である。
【図4】第3実施形態において、(a)は、BGA半導体装置の断面図、(b)は、放熱器11の斜視図である。
【図5】第4実施形態におけるBGA半導体装置の断面図である。
【図6】第5実施形態における印刷の手順図である。
【図7】従来におけるBGA半導体装置の反りの説明図である。
【符号の説明】
1…配線基板、2…半導体チップ、3…Auワイヤー、4…第1の封止樹脂、
5…第2の封止樹脂、6…ダム、7…はんだバンプ、8…実装基板、
9…高剛性部材、10…放熱器、11…繊維部材。

Claims (11)

  1. 回路配線を有する配線基板(1)と、
    前記配線基板(1)上に搭載され、前記回路配線と電気的に接続された半導体チップ(2)と、
    前記配線基板(1)上に形成され、前記半導体チップ(2)を封止する第1の封止樹脂(4)と、
    前記第1の封止樹脂(4)上に形成された反り防止部材(5)と、
    前記配線基板(1)裏面に形成され、前記回路配線と電気的に接続されたはんだバンプ(7)とを備え、
    前記反り防止部材(5)は、そのガラス転移温度Tgが、前記はんだバンプ(7)のはんだ溶融温度より高い部材により形成されていることを特徴とするボールグリッドアレイ半導体装置。
  2. 前記反り防止部材(5)は、前記配線基板(1)の厚さと同等の厚さにて形成されていることを特徴とする請求項1に記載のボールグリッドアレイ半導体装置。
  3. 前記反り防止部材は、第2の封止樹脂(5)であることを特徴とする請求項1又は2に記載のボールグリッドアレイ半導体装置。
  4. 前記第2の封止樹脂(5)には、繊維部材(11)が混入されていることを特徴とする請求項3に記載のボールグリッドアレイ半導体装置。
  5. 前記第1の封止樹脂(4)と前記第2の封止樹脂(5)の間に、反り防止用の剛性部材(9、10)が形成されていることを特徴とする請求項3又は4に記載のボールグリッドアレイ半導体装置。
  6. 前記剛性部材は、放熱作用を有することを特徴とする請求項5に記載のボールグリッドアレイ半導体装置。
  7. 回路配線を有する配線基板(1)上に、前記回路配線と電気的に接続された半導体チップ(2)を形成し、前記配線基板(1)の裏面に、前記回路配線と電気的に接続されたはんだバンプ(7)を形成したボールグリッドアレイ半導体装置の製造方法において、
    前記配線基板(1)上に第1の封止樹脂(4)を形成する工程と、
    前記第1の封止樹脂(4)を仮硬化させる工程と、
    前記第1の封止樹脂(4)上に、ガラス転移温度Tgが前記はんだバンプ(7)のはんだ溶融温度よりも高い第2の封止樹脂(5)を形成する工程と、
    を備えることを特徴とするボールグリッドアレイ半導体装置の製造方法。
  8. 前記配線基板(1)の外周部にはダム(6)が形成されており、前記第1の封止樹脂(4)及び前記第2の封止樹脂(5)を、前記ダム(6)によりせき止めて、所定の形状にて形成することを特徴とする請求項7に記載のボールグリッドアレイ半導体装置の製造方法。
  9. 前記第1の封止樹脂(4)及び前記第2の封止樹脂(5)を、印刷により形成することを特徴とする請求項7又は8に記載のボールグリッドアレイ半導体装置の製造方法。
  10. 回路配線を有する配線基板(1)上に、前記回路配線と電気的に接続された半導体チップ(2)を有し、前記配線基板(1)の裏面に、前記回路配線と電気的に接続されたはんだバンプ(7)を備え、
    前記配線基板(1)上に第1の封止樹脂(4)を形成し、さらに前記第1の封止樹脂(4)上に第2の封止樹脂(5)を形成したボールグリッドアレイ半導体装置を、前記はんだバンプ(7)に対向する電極を有する実装基板(8)に実装するボールグリッドアレイ半導体装置の実装方法であって、
    前記ボールグリッドアレイ半導体装置を前記実装基板(8)上に位置決め搭載する工程と、
    前記ボールグリッドアレイ半導体装置及び前記実装基板(8)を前記はんだバンプ(7)のはんだ溶融温度よりも所定高い温度にて加熱するリフロー炉にて、はんだバンプ(7)をリフローする工程とを備え、
    前記第2の封止樹脂(5)は、そのガラス転移温度Tgが前記リフロー炉における最大温度より高い樹脂にて形成されていることを特徴とするボールグリッドアレイ半導体装置の実装方法。
  11. 前記第2の封止樹脂(5)には、前記リフロー炉における最大温度では溶けない繊維部材(11)が混入されていることを特徴とする請求項10に記載のボールグリッドアレイ半導体装置の実装方法。
JP26471696A 1996-10-04 1996-10-04 ボールグリッドアレイ半導体装置及びその製造方法 Expired - Fee Related JP3674179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26471696A JP3674179B2 (ja) 1996-10-04 1996-10-04 ボールグリッドアレイ半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26471696A JP3674179B2 (ja) 1996-10-04 1996-10-04 ボールグリッドアレイ半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10112515A JPH10112515A (ja) 1998-04-28
JP3674179B2 true JP3674179B2 (ja) 2005-07-20

Family

ID=17407199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26471696A Expired - Fee Related JP3674179B2 (ja) 1996-10-04 1996-10-04 ボールグリッドアレイ半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3674179B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4553765B2 (ja) 2005-03-25 2010-09-29 Okiセミコンダクタ株式会社 半導体装置の製造方法
JP4553813B2 (ja) 2005-08-29 2010-09-29 Okiセミコンダクタ株式会社 半導体装置の製造方法
JP2008103520A (ja) * 2006-10-19 2008-05-01 Renesas Technology Corp 半導体装置およびその製造方法
JP5143451B2 (ja) * 2007-03-15 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2010219420A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置
JP2011184650A (ja) 2010-03-11 2011-09-22 Nitto Denko Corp 電子部品封止用樹脂組成物およびそれを用いた電子部品装置
WO2012165111A1 (ja) * 2011-05-31 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
JP5799694B2 (ja) 2011-09-12 2015-10-28 日立化成株式会社 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP6111832B2 (ja) * 2013-05-06 2017-04-12 株式会社デンソー 多層基板およびこれを用いた電子装置、電子装置の製造方法

Also Published As

Publication number Publication date
JPH10112515A (ja) 1998-04-28

Similar Documents

Publication Publication Date Title
KR100448952B1 (ko) 반도체 모듈
JP3459804B2 (ja) 半導体装置
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US6722028B2 (en) Method of making electronic device
JP3490987B2 (ja) 半導体パッケージおよびその製造方法
JPH11163186A (ja) 半導体装置
JP3326382B2 (ja) 半導体装置の製造方法
JP3674179B2 (ja) ボールグリッドアレイ半導体装置及びその製造方法
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP3384359B2 (ja) 半導体装置およびその製造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP2003031724A (ja) 半導体モジュール
JPH10233463A (ja) 半導体装置およびその製造方法
JP3085265B2 (ja) ボールグリッドアレイ実装構造
JP2014143316A (ja) フリップチップ部品の樹脂封止方法
JPH1050770A (ja) 半導体装置及びその製造方法
JP3446508B2 (ja) バンプ付きワークの実装方法および実装基板
JP2001044606A (ja) 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
US20040083606A1 (en) Circuit wiring board and method of manufacturing the same
JPH10107176A (ja) 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法
JPH09180973A (ja) 半導体装置およびその製造方法
JPH11186454A (ja) Bga型集積回路部品、その製造方法およびその実装方法
JP2005011921A (ja) 電子装置、プリント基板、印刷マスクおよび電子装置の製造方法
JPH0917913A (ja) 電子回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees