KR100448952B1 - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR100448952B1
KR100448952B1 KR10-2001-0049729A KR20010049729A KR100448952B1 KR 100448952 B1 KR100448952 B1 KR 100448952B1 KR 20010049729 A KR20010049729 A KR 20010049729A KR 100448952 B1 KR100448952 B1 KR 100448952B1
Authority
KR
South Korea
Prior art keywords
wiring
semiconductor device
semiconductor
wiring board
layer
Prior art date
Application number
KR10-2001-0049729A
Other languages
English (en)
Other versions
KR20020052223A (ko
Inventor
호오조오지히로시
야마구찌요시히데
간다나오야
쯔노다시게하루
덴메이히로유끼
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020052223A publication Critical patent/KR20020052223A/ko
Application granted granted Critical
Publication of KR100448952B1 publication Critical patent/KR100448952B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Abstract

배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 전기적으로 접속된 반도체 장치와, 상기 배선 기판의 상기 반도체 장치를 실장한 측에 배치되고, 상기 배선과 전기적으로 접속된 외부와의 접속 부분으로 이루어지는 외부 접속 단자를 구비하고, 상기 배선 기판과 상기 외부 접속 단자 사이에 상기 반도체 장치의 두께보다도 두꺼운 절연 수지층을 형성한 반도체 모듈.

Description

반도체 모듈{Semiconductor module}
본 발명은 하나 이상의 반도체 장치를 탑재한 반도체 모듈의 구조 및 그 제조 방법에 관한 것이다.
반도체 장치를 고밀도 기판 등에 탑재하는 반도체 모듈로서, 예를 들어 일본 특허 공개 평 제12-156461호 공보에 기재된 바와 같은 칩온칩 모듈이 있다. 이것은 도2에 도시한 바와 같이 제1 칩 상에 제2 칩을 접속하고, 또한 제2 칩을 접속한 면에 외부 접속 단자를 형성하는 것이다. 예를 들어, 제1 칩을 논리 칩, 제2 칩을 메모리 칩으로 하여, 이 2개에 의해 소망의 기능을 실현 가능한 반도체 모듈을 구성하려고 하는 것이다. 이 외부 접속 단자로서는 땜납 컬럼, 직경이 큰 땜납 볼, 적당한 중간 기판을 통해 땜납 볼에 의해 접속하는 방법 등을 예로 들고 있다. 이 외에, 폴리머 금속 복합체 접속, 구리 도금 컬럼, 마이크로 벨크로 접속을 예시하고 있다.
상기 구조는 반도체 장치를 탑재하는 기판에 관통 구멍을 형성하는 일 없이, 반도체 장치와 외부 접속 단자를 전기적으로 접속할 수 있는 구조이며 유효한 모듈구조이지만, 그를 실현하기 위해서는 기판에 있어서의 반도체 장치 탑재면과 외부 접속 단자 탑재면이 동일면측이 되므로, 반도체 장치의 실장 높이를 고려한, 높이가 있는 외부 접속 단자를 어떻게 형성하는지가 중요한 과제가 된다.
상기 종래 기술에 있어서는 상기와 같이 땜납 컬럼, 직경이 큰 땜납 볼, 적당한 중간 기판을 통해 땜납 볼에 의해 접속하는 방법 등을 예로 들고 있지만, 모두 고밀도 실장에 부적합하거나, 생산 효율이 떨어지는 등의 과제가 남는다. 예를 들어, 땜납 컬럼의 경우, 그 형성 방법에는 도금 기술, 노광 기술 등이 고려되지만, 도금 기술에서는 높이가 있는 것을 형성하기 위해서는 시간이 걸리며, 노광 기술도 어스펙트비가 높은 것을 형성하기에는 부적합하다.
또한, 반도체 모듈의 기판에 실리콘이나 세라믹스, 유리 등의 열 팽창 계수가 작은 부재를 사용하고, 그 반도체 모듈을 열 팽창 계수가 큰 유기 수지 기판 상에 탑재한 경우, 쌍방의 열 팽창의 차이에 의해 접속부에 응력이 집중하고, 접속부의 접속 수명이 저하한다고 하는 문제가 발생한다. 그로 인해, 단순히 외부 접속 단자의 높이를 확보할 뿐만 아니라, 실장시의 응력 완화를 고려할 필요가 있다.
본 발명의 제1 목적은 외부 기판과의 접속 신뢰성이 우수한 생산 효율이 좋은 반도체 모듈을 실현하는 데 있다. 또, 본 명세서에 있어서는 반도체 모듈에 사용하는 기판을 모듈 기판, 반도체 모듈을 실장하는 기판을 외부 기판이라 부르는 것으로 한다.
우리는 이러한 실리콘, 세라믹스, 유리 등의 모듈 기판에 반도체 칩이나 반도체 장치를 탑재하고 또한 그 탑재면측에 외부 접속 단자를 형성한 모듈에 대하여 개발, 연구를 진행시키고 있다. 전술한 바와 같이, 외부 접속 단자를 어떻게 형성할지는 하나의 과제이지만, 본 구조를 실현하기 위해서는 그 밖의 언더필을 이용하지 않고서 접속 신뢰성을 확보하는 것이 생산성을 향상시키는 데에서는 중요한 과제가 된다.
따라서, 본 발명의 제2 목적은 언더필을 이용하지 않고서 반도체 장치를 탑재하는 경우의 접속 신뢰성을 향상시킨 반도체 모듈을 실현하는 데에 있다. 한편, 언더필을 사용하는 것은 접속 신뢰성을 향상시키는 데에서는 역시 유효하지만, 사전에 언더필이 되는 수지를 도포한 후, 반도체 장치를 탑재하여 접속하는 방법에서는 전극간의 접속을 확보하기 위해 탑재시에 반도체 장치에 압력을 가할 필요가 있다. 모듈 기판을 유리나 실리콘으로 구성하고, 각각을 다수개 집합 상태(웨이퍼 상태)로 압력을 가하게 되면, 모듈 기판(유리, 실리콘)에 필요 이상의 강도가 요구되어 비용 상승으로 이어진다. 또한, 압력을 가하면서 언더필이 어느 정도 경화하기까지의 시간을 기다려야만 하므로 제조 택트면에서도 바람직하지 않다. 따라서, 언더필을 사전에 도포하는 것이 아닌, 반도체 장치를 모듈 기판에 탑재한 후, 반도체 장치와 모듈 기판과의 갭에 언더필을 충전하는 방법이 바람직하지만, 다수개 집합 상태(웨이퍼 상태)에서 언더필을 어떻게 충전할지가 중요한 과제가 된다. 또한, 탑재하는 반도체 장치가 갖는 전극이 협(狹)피치화한 경우에 언더필의 충전 자체가 곤란해진다.
따라서, 본 발명의 제3 목적은 언더필의 충전을 고려한 반도체 모듈을 실현하는 데 있다.
그 밖에, 모듈 기판에 반도체 장치를 탑재하고 또한 그 탑재면측에 외부 접속 단자를 형성하는 구조이므로, 반도체 장치로부터의 방열을 고려한 구조가 중요하게 된다.
따라서, 본 발명의 제4 목적은 방열을 고려한 반도체 모듈을 실현하는 데 있다.
본 발명은, 상기 제1 목적을 달성하기 위해 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 전기적으로 접속된 반도체 장치와, 상기 배선 기판의 상기 반도체 장치를 실장한 측에 배치되고, 상기 배선과 전기적으로 접속된 외부와의 접속 부분이 되는 외부 접속 단자를 구비하고, 상기 배선 기판과 상기 외부 접속 단자 사이에 상기 반도체 장치의 두께보다도 두꺼운 절연 수지층을 형성한 것이다.
또한, 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 전기적으로 접속된 반도체 장치와, 상기 배선 기판의 상기 반도체 장치를 실장한 측에 형성되고, 그 실장면에 대하여 소정의 경사를 갖는 경사 부분과 외부와의 접속 부분이 되는 외부 접속 단자를 배치하는 대략 평탄한 평탄 부분을 갖는 절연 수지층을 구비하고, 상기 절연 수지층의 경사 부분에 상기 배선의 일부를 형성하여 상기 배선과 상기 외부 접속 단자를 전기적으로 접속하도록 구성한 것이다.
또한, 상기 절연 수지층을 마스크 인쇄에 의해 형성한 것이다.
또한, 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 전기적으로 접속된 반도체 장치와, 상기 배선 기판의 상기 반도체 장치를 실장한 측에 마스크 인쇄에 의해 형성된 절연 수지층과, 상기 절연 수지층의 위에 상기 배선과 전기적으로 접속된 외부와의 접속 부분이 되는 외부 접속 단자를 구비한 것이다.
또한, 상기 절연 수지층의 형상이 상기 반도체 장치를 둘러싸는 형상인 것이다.
또한, 상기 절연 수지층의 형상이 프레임 형상인 것이다.
또한, 상기 절연 수지층의 외주측의 경사보다도 내주측의 경사가 완만한 것이다.
또한, 상기 절연 수지층이 복수개의 절연 수지층을 이용하여 상기 반도체 장치를 둘러싸도록 배치하는 것이다.
또한, 상기 배선 기판이 실리콘 기판 혹은 유리 기판인 것이다. 또한, 상기 절연 수지층이 약 0.1 GPa 내지 약 10 GPa의 탄성율을 갖는 절연 재료로 구성된 것이다.
또한, 상기 절연 수지층의 막 두께가 약 10 ㎛ 내지 약 350 ㎛인 것이다.
또한, 상기 반도체 장치가 반도체 칩, CSP, BGA, 웨이퍼 레벨 CSP 중 어느 하나인 것이다.
또한, 상기 반도체 장치의 실장면으로부터 상기 반도체 장치의 이면까지의 높이보다도 상기 절연 수지층의 두께와 상기 외부 접속 단자의 높이와의 합이 큰 것이다.
또, 상기 반도체 장치의 실장면으로부터 상기 반도체 장치의 이면까지의 높이와, 상기 절연 수지층의 두께와 상기 외부 접속 단자의 높이와의 합이 대략 동일한 것이다.
또한, 배선을 형성한 배선 기판과, 상기 배선 기판에 형성된 배선과 전기적으로 접속하는 반도체 장치와, 상기 반도체 장치를 덮는 절연 재료와, 그 절연 재료 상에 형성된 배선과 외부와의 접속 부분이 되는 외부 접속 전극을 구비한 것이다.
또한, 상기 반도체 장치와 외부 접속 단자 사이에 있는 절연 재료 중에 중간판을 마련한 것이다.
또한, 본 발명은 상기 제2 목적을 달성하기 위해, 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 범프를 통해 전기적으로 접속된 반도체 장치와, 상기 배선과 전기적으로 접속된 외부와의 접속 부분이 되는 외부 접속 단자를 구비하고, 언더필을 이용하지 않고서 상기 반도체 장치를 상기 배선 기판에 실장하는 반도체 모듈에 있어서, 상기 반도체 장치를 반도체 칩으로 구성하고, 상기 배선 기판을 실리콘 기판으로 구성한 것이다.
또한, 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 범프를 통해 전기적으로 접속된 반도체 장치와, 상기 배선과 전기적으로 접속된 외부와의 접속 부분이 되는 외부 접속 단자를 구비하고, 언더필을 이용하지 않고서 상기 반도체 장치를 상기 배선 기판에 실장하는 반도체 모듈에 있어서, 상기 반도체 장치가 갖는 반도체 칩과 범프 사이에 절연 수지층을 형성한 것이다.
또한, 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 범프를통해 전기적으로 접속된 반도체 장치와, 상기 배선과 전기적으로 접속된 외부와의 접속 부분이 되는 외부 접속 단자를 구비하고, 언더필을 이용하지 않고서 상기 반도체 장치를 상기 배선 기판에 실장하는 반도체 모듈에 있어서, 상기 반도체 장치가 갖는 범프와 접속하는 배선과 상기 배선 기판 사이에 절연 수지층을 형성한 것이다.
또한, 상기 절연 수지층이 약 0.1 GPa 내지 약 10 GPa의 탄성율을 갖는 절연 재료로 구성된 것이다.
또한, 상기 절연 수지층의 막 두께가 약 10 ㎛ 내지 약 350 ㎛인 것이다.
또한, 상기 절연 수지층을 마스크 인쇄에 의해 형성한 것이다.
또한, 상기 외부 접속 단자가 상기 배선 기판의 상기 반도체 장치를 실장한 측에 형성된, 그 실장면에 대하여 소정의 경사를 갖는 경사 부분과 상기 외부 접속 단자를 배치하는 대략 평탄한 평탄 부분을 갖는 제2 절연 수지층 상에 형성된 것이다.
또한, 본 발명은 상기 제3 목적을 달성하기 위해, 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 범프를 통해 전기적으로 접속된 반도체 장치와, 상기 배선 기판과 상기 반도체 장치 사이에 충전하는 충전 재료를 구비하고, 상기 충전 재료가 필러(filler)를 포함하지 않은 재료에 의해 구성되는 것이다.
본 발명은 상기 제4 목적을 달성하기 위해, 상기 반도체 모듈을 실장하는 외부 기판에 열전도 재료층을 형성하고, 상기 반도체 모듈이 갖는 반도체 장치와 그 열전도 재료층을 접속한 것이다.
또한, 상기 반도체 장치와 상기 회로 기판을 각각 접속하는 금속 부재를 구비한 것이다.
또한, 상기 반도체 장치를 상기 배선 기판에 다이본딩하여 접속하고, 상기 반도체 장치와 상기 배선 기판에 형성된 배선을 와이어본딩에 의해 전기적으로 접속하는 것이다.
또한, 반도체 소자를 탑재하는 배선 기판의 주변부에 저(低)탄성율 수지로 이루어지는 응력 완화층이 형성되고, 상기 응력 완화층 상에 상기 반도체 소자로부터의 전기 배선에 접속된 외부 접속 단자가 마련된 반도체 장치에 있어서, 상기 배선 기판 상의 적어도 상기 반도체 소자가 탑재되는 영역에 저탄성율 수지층을 마련하고, 상기 저탄성율 수지층 상에 상기 반도체 소자와의 접속 단자를 마련한 것이다.
또한, 반도체 소자를 탑재하는 배선 기판의 주변부에 저탄성율 수지로 이루어지는 응력 완화층이 복수 형성되어 있으며, 상기 응력 완화층 상에 상기 반도체 소자로부터의 전기 배선에 접속된 외부 접속 단자가 마련된 것이다.
또한, 배선 기판 상의 적어도 상기 반도체 소자가 탑재되는 영역에 저탄성율 수지층을 마련하고, 상기 저탄성율 수지층 상에 반도체 소자와의 접속 단자를 마련한 것이다.
또한, 상기 응력 완화층의 두께를 0.1 내지 0.8 ㎜로 하는 것이다.
또한, 반도체 장치 및 반도체 모듈의 제조 방법에 있어서, 반도체 소자를 탑재하는 배선 기판의 주변부에 저탄성율 수지로 이루어지는 응력 완화층이 형성되고, 상기 응력 완화층 상에 상기 반도체 소자로부터의 전기 배선에 접속된 외부 접속 단자가 마련된 반도체 장치나 반도체 모듈을 제조하는 것으로써, 동일 기판 상에 상기 응력 완화층을 1 이상 동시에 형성하는 것이다.
또한, 반도체 장치 및 반도체 모듈의 제조 방법에 있어서, 반도체 소자를 탑재하는 배선 기판의 주변부에 저탄성율 수지로 이루어지는 응력 완화층이 형성되고, 상기 응력 완화층 상에 상기 반도체 소자로부터의 전기 배선에 접속된 외부 접속 단자가 마련된 반도체 장치를 제조하는 것으로써, 응력 완화층을 금형을 이용하여 형성하고, 기판에 부착하는 것이다.
또한, 금형은 상기 응력 완화층 형성용의 캐비티를 갖고 있으며, 캐비티에 저탄성율 수지를 충전한 후, 이 금형에 기판을 탑재하여 가압 또한 가열함으로써, 캐비티 내의 저탄성율 수지를 경화하여 기판에 부착하도록 하는 것이다.
또한, 반도체 장치 및 반도체 모듈의 제조 방법에 있어서, 금형은 상기 응력 완화층 형성용의 캐비티가 형성되어 있는 동시에, 캐비티에 의해 둘러싸이게 된 영역에 오목 형상의 수지층 형성부가 형성되어 있으며, 캐비티 및 수지층 형성부에 저탄성율 수지를 중전한 후, 이 금형에 기판을 탑재하여 가압 또한 가열함으로써, 캐비티 내 및 수지층 형성부 내의 저탄성율 수지를 경화하여 기판에 부착하도록 하는 것이다.
또한, 반도체 장치 및 반도체 모듈의 제조 방법에 있어서, 캐비티가 복수개 폐쇄로형으로 배열되어 있는 것이다.
또한, 반도체 모듈은 기판과, 상기 기판의 제1 영역에 형성된 제1 절연층과,상기 기판의 제2 영역에 실장되는 반도체 칩과, 상기 제1 절연층 상에 형성된 외부 접속 단자와, 상기 반도체 칩의 전극과 상기 외부 접속 단자를 전기적으로 접속하는 배선을 포함하고, 제1 절연층은 상기 반도체 모듈과 상기 반도체 모듈을 실장하는 다른 기판과의 사이에 발생하는 응력을 완화하고, 또한 금형을 이용하여 형성된 것이다.
또한, 상기 반도체 모듈에 있어서, 기판과 반도체 칩 사이에 반도체 칩과 기판 사이에 발생하는 응력을 완화하는 제2 절연층을 갖는 구성으로 한다.
또한, 상기 반도체 모듈에 있어서, 제1 절연층의 두께가 0.1 ㎜ 내지 0.8㎜로 하는 것이다.
또한, 상기 반도체 모듈에 있어서, 제1 절연층은 기판의 주연부에 형성되고, 또한 제1 절연층은 간극부를 갖는 것이다.
도1은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도2는 종래 예를 도시한 도면.
도3은 본 발명의 응력 완화층과 모듈 크기의 관계를 도시한 도면.
도4는 본 발명의 땜납 접속부를 도시한 도면.
도5는 본 발명의 배선 구조를 도시한 도면.
도6은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도7은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도8은 본 발명의 제조 공정의 일예를 도시한 도면.
도9는 본 발명의 제조 공정의 일예를 도시한 도면.
도10은 본 발명의 마스크 개구부의 일예를 도시한 도면.
도11은 본 발명의 제조 공정의 일예를 도시한 도면.
도12는 본 발명의 반도체 모듈의 일예를 도시한 도면.
도13은 본 발명의 스퍼터 내성의 관계를 도시한 도면.
도14는 본 발명의 제조 공정의 일예를 도시한 도면.
도15는 본 발명의 제조 공정의 일예를 도시한 도면.
도16은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도17은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도18은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도19는 본 발명의 반도체 모듈의 일예를 도시한 도면.
도20은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도21은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도22는 본 발명의 반도체 모듈의 일예를 도시한 도면.
도23은 본 발명의 제조 공정의 일예를 도시한 도면.
도24는 본 발명의 제조 공정의 일예를 도시한 도면.
도25는 본 발명의 반도체 모듈의 일예를 도시한 도면.
도26은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도27은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도28은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도29는 본 발명의 반도체 모듈의 일예를 도시한 도면.
도30은 본 발명의 반도체 모듈의 일예를 도시한 도면.
도31은 본 발명의 반도체 모듈에 이용하는 반도체 장치의 일예를 도시한 도면.
도32는 본 발명의 반도체 모듈의 일예를 도시한 도면.
도33은 반도체 장치 및 반도체 모듈의 제1 실시 형태를 나타내는 개략 사시도.
도34는 반도체 장치 및 반도체 모듈의 제조 방법의 제1 실시 형태를 나타내는 플로우차트.
도35는 반도체 장치 및 반도체 모듈의 제조에 이용하는 완화층 형성용 하부 금형의 일 구체예와 이를 이용한 반도체 장치 및 반도체 모듈의 제조 공정의 일부를 도시한 도면.
도36은 반도체 장치 및 반도체 모듈의 제조 공정의 일부를 도시한 도면.
도37은 반도체 장치 및 반도체 모듈의 제조 공정의 일부를 도시한 도면.
도38은 반도체 장치 및 반도체 모듈의 제조 공정의 일부를 도시한 도면.
도39는 반도체 장치 및 반도체 모듈의 제조 공정의 일부를 도시한 도면.
도40은 제1 실시예에 관한 응력 완화층 부착 실리콘 배선 기판을 도시한 사시도.
도41은 실리콘 배선 기판에의 전기 배선의 형성을 위한 제1 공정을 도시한 공정도.
도42는 도41에 도시한 제1 공정에 계속되는 제2 공정을 도시한 공정도.
도43은 도42에 도시한 제2 공정에 계속되는 제3 공정을 도시한 공정도.
도44는 도43에 도시한 제3 공정으로부터 얻게 된 응력 완화층 부착의 실리콘 배선 기판과 이를 응력 완화층마다 절단하여 얻게 되는 실리콘 배선 기판을 도시한 사시도.
도45는 본 발명에 의한 반도체 장치 및 반도체 모듈의 제2 실시 형태를 도시한 사시도 및 단면도.
도46은 도45에 도시한 본 발명에 따른 반도체 장치 및 반도체 모듈의 제조에이용하는 완화층 형성용 하부 금형의 구조를 도시한 사시도.
도47은 본 발명에 의한 반도체 장치 및 반도체 모듈의 제3 실시 형태를 도시한 사시도 및 단면도.
도48은 도47에 도시한 본 발명에 따른 반도체 장치 및 반도체 모듈의 제조에 이용하는 완화층 형성용 하부 금형의 구조를 도시한 사시도.
도49는 반도체 칩을 배선 기판 상에 탑재한 반도체 장치 및 반도체 모듈을 머더 보드를 실장했을 때의 접속 부분을 확보하는 데 필요한 응력 완화층의 두께를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 장치
2 : 모듈 기판
3 : 배선
4 : 절연층
5 : 외부 접속 단자, 땜납 볼
6 : 범프
8, 9 : 전극
10 : 응력 완화층
1001 : 반도체 칩
1002 : 돌기 형상 전극
1003 : 실리콘 배선 기판
1004 : 응력 완화층
1005 : 외부 접속 단자
1006 : 전기 배선
1007 : 경사면부
1009 : 저탄성율 수지층
1020 : 완화층 형성용 하부 금형
1021 : 저탄성율 수지
1022 : 완화층 형성용 캐비티
1030 : 실리콘 배선 기판
1040 : 완화층 형성용 상부 금형
1050 : 돌출 핀
1051, 1052 : 고정부
1055 : 돌출부
1060 : 금속 A층
1061 : 금속 B층
1063 : 전기 배선의 역 패턴
1064 : 금속 C층
1065 : 패드
1066 : 외부 단자
1067 : 금속 D층
1068 : 보호막
1069 : 금속 E층
1070 : 땜납 볼
1071 : 실장용 기판
이하, 도면을 이용하여 본 발명을 상세하게 설명한다. 또, 본 발명을 설명하는 모든 도면에 있어서, 동일 부호는 동일 부위를 나타내고 있으므로, 중복되는 설명을 생략하고 있는 경우가 있으며, 또한 설명을 용이하게 하기 위해 구조의 일부 생략이나 각 부의 치수비는 실제와는 다르게 기재하고 있다.
도1은 본 발명에 의한 반도체 모듈의 구조를 설명하기 위한 부분 단면도이다. 이 반도체 모듈에 이용하는 모듈 기판은 실리콘의 경우에는 통상의 반도체 장치 제조에서 사용하는 웨이퍼 상태에서 제조하는 것도 가능하다. 유리나 세라믹스를 이용한 경우에는 실리콘과 마찬가지인 웨이퍼 상태에서 모듈 기판을 제작하는것도 가능하고, 각(角)형의 박판형으로 기판 제작하는 것도 가능하다.
도면에 있어서, 반도체 장치(1)는 반도체 제조 공정에서 이른바 전(前)공정이라 불리우는 반도체 회로 형성 공정을 거친 반도체 칩이거나, BGA, CSP, 웨이퍼 레벨 CSP 등의 범프를 통해 접속하는 반도체이며, 반도체 장치(1)는 이를 탑재하는 모듈 기판(2) 상에 마련한 전극(8)과 범프(6)를 통해 접속된다. 모듈 기판(2)의 반도체 장치 탑재면에서, 반도체 장치(1)가 탑재되지 않은 영역에는 보호막(20)을 개재시켜 저탄성율의 재료로 이루어지는 프레임 형상의 응력 완화층(이후, 저탄성층이라 부르는 경우도 있음)(10)이 형성되고, 반도체 장치(1)와 전기적으로 접속하는 전극(8)에 이어지는 배선(3)이 이 응력 완화층(10) 상에 형성되어 있다. 이 응력 완화층(10) 상에 형성된 배선(3)은 또한 외부 기판과의 접속을 행하기 위한 외부 접속 단자(5)와 접속하는 전극(9)에 이어진다. 이 배선(3)은 적어도 반도체 장치(1)와 접속하기 위한 전극(8), 외부 접속 단자(5)와 접속하기 위한 전극(9)을 제외하고 절연층(4)으로 피복된다.
범프(6)에는 금 등의 선재를 초음파 본딩 장치에 의해 볼록형의 형상을 형성한 것이나, 주석, 납, 구리, 은, 비스무스, 아연, 인듐 등의 금속을 단독 혹은 2 종류 이상 혼합한 합금을 땜납 범프(6)로서 이용할 수 있다. 또한, 은이나 금 등의 도전성 재료를 배합한 수지를 범프(6)로서 이용하는 것도 가능하다. 이들 땜납 범프(6)는 땜납의 미립자를 로진 등으로 이루어지는 재료에 배합하고, 적당한 마스크를 이용하여 반도체 장치의 전극 상에 인쇄하고, 그 후 땜납의 용융 온도 이상으로 가열하여 땜납을 용융시킴으로써 형성할 수도 있다. 도전성의 입자를 배합한수지를 이용한 경우도 마찬가지로, 페이스트형의 상기 수지 재료를 적당한 마스크를 이용하여 반도체 장치의 전극 상에 인쇄하고, 가열에 의해 경화 혹은 반경화 상태로 하는 방법에 의해서도 범프 형성이 가능하다. 또한, 전극 표면의 산화막을 제거하여 적절한 점착성을 갖는 플럭스(flux)를 상기 전극 상에 도포하고, 적당한 입자경의 땜납 볼을 마스크 등에 의해 그 전극 상에 정렬하여 리플로우로 등에 의해 땜납의 용융 온도 이상으로 가열함으로써 범프를 형성할 수도 있다. 이들은 당연히 외부 접속 단자(5)의 형성에도 적용할 수 있다.
범프(6)와 접속하는 반도체 장치(1)에 마련한 전극(도시하지 않음)은, 전공정이라 불리우는 공정으로 형성된 알루미늄이나 구리의 전극이나, 전공정의 후 또한 웨이퍼 레벨 CSP와 같은 전극으로부터 반도체 장치 표면에 구리 등의 배선으로 다시 배선을 행한 후에 형성되는 전극을 이용하는 것이 가능하다. 이 전극 표면에 니켈이나 금 등의 표면 처리를 행함으로써, 범프와 전극 표면의 습윤성을 향상시키거나, 후술하는 반도체 모듈을 외부 기판에 탑재하는 등의 가열 공정에 있어서 범프 재료가 전극 중에 확산되어 범프와 전극부의 접합 강도의 저하를 방지시킬 수 있다.
외부 접속 단자(5)는 범프(6)와 마찬가지로 땜납 볼 이외에도, 도전성의 입자를 배합한 수지 등에 의해 구성해도 좋다. 외부 기판과의 접속 방법에 따라서는 볼이나 단자 형성을 행하지 않고 사용해도 된다.
반도체 장치(1)에는 반도체 칩, BGA, CSP, 웨이퍼 레벨 CSP 등 외에, QFP, TS0P 등의 리드 타입의 반도체 장치를 사용해도 좋다.
다음에, 본 구조에 있어서의 응력 완화층(10)에 대해 설명한다.
응력 완화층(10)에 대해서는, 다양한 실험 검토를 행한 결과, 저탄성의 재료층을 사이에 두고 외부 접속 단자(예를 들어 땜납 볼)를 형성하는 것이 바람직하고, 이에 의해 소정 높이의 확보와 응력 완화의 양방을 실현할 수 있다. 여기에서 저탄성이라 함은, 실온에 있어서 0.1 GPa 내지 10 GPa의 탄성 계수를 갖는 것을 말한다. 이 범위의 탄성 계수를 갖는 응력 완화층이면 신뢰성이 있는 반도체 모듈을 제공할 수 있다. 0.1 GPa를 하회하는 탄성 계수의 응력 완화층의 경우, 반도체 모듈 그 자체의 중량을 지지하는 것이 곤란해져 반도체 모듈로서 사용할 때에 특성이 안정되지 않는다고 하는 문제가 발생하기 쉬우며, 10 GPa를 넘는 탄성 계수의 응력 완화층을 사용하면, 응력 완화층(10) 자신이 가지고 있는 내부 응력으로 인해 모듈 기판(2)의 휨이 발생해, 노광 공정에서의 핀트 어긋남이나 배선 형성 공정 등에서의 핸들링 문제점 등이 발생하기 쉬워지며, 나아가서는 모듈 기판(2)이 깨진다고 하는 문제점이 발생할 위험성까지 있기 때문이다.
도3은 반도체 모듈의 외형 치수와 이 반도체 모듈을 수지 기판에 탑재하여 접속 부분의 수명을 확보하는 데 필요한 응력 완화층의 두께를 나타낸 것이다. 또, 동일한 반도체 모듈 치수일지라도, 응력 완화층의 탄성율이 낮은 경우에는 응력 완화층의 두께를 얇게 해도 접속 수명의 확보가 가능하므로, 도면에서는 탄성율을 고려한 응력 완화층의 허용 범위를 나타내고 있다.
도면에서 알 수 있는 바와 같이, 반도체 모듈의 치수가 커지면 접속 수명을 확보하기 위한 응력 완화층을 두껍게 할 필요가 발생한다. 예를 들어, 반도체 모듈 크기가 3O ㎜ 정도인 경우, 응력 완화층의 두께는 350 ㎛ 정도 필요해진다. 그에 만족하지 못할 경우는 응력을 완화할 수 없으며, 초과할 경우는 모듈 기판에 왜곡을 부여하므로 바람직하지 않다. 응력 완화층과 같은 수지층의 후막화(厚膜化)는 수지층이 두꺼워지면 기재의 파손이나 수지층의 균열, 박리 등을 일으킬 가능성이 있다. 또한, 예를 들어 반도체 모듈의 대각 치수가 2 내지 3 ㎜로 작으면, 응력 완화층을 없앴다고 해도 반도체 모듈과 이를 탑재하는 외부 기판 사이에서 발생하는 열 응력은 반도체 모듈이 갖는 절연층(4)에 의해 완화하는 것도 이론상은 가능하다. 단, 반도체 모듈을 외부 기판에 실장한 경우에 있어서, 모듈 기판(2)에 탑재하는 반도체 장치(1)가 외부 기판에 접촉하지 않는 높이를 확보하는 수단이 별도로 필요해지는 것은 물론이다. 따라서, 일반적인 모듈 크기인 한 변이 30 ㎜까지인 것을 대상으로 하면, 응력 완화의 관점으로부터 최대 350 ㎛ 정도의 두께가 응력 완화층(10)에 필요해진다. 한편, 외부 기판으로의 실장시에 있어서의 높이 확보의 관점으로부터는 반도체 모듈이 갖는 반도체 장치(1)의 이면이 외부 기판에 접촉하지 않도록 할 필요가 있어, 모듈 기판과 외부 기판과의 갭을 모듈 기판으로부터 반도체 장치(1)의 이면까지의 높이에 대하여 동등 이상으로 형성해야만 한다. 일반적으로, 외부 접속 단자(5)를 땜납 볼로 구성한 경우, 외부 기판으로의 접속시에 있어서 땜납은 용융하고, 외부 기판측의 전극 상을 습윤 확산되는 동시에 땜납의 표면 장력에 의해 반도체 장치가 외부 기판에 끌어 당겨지게 되므로, 실장 전에 비하여 그 외부 접속 단자의 높이는 낮아진다. 따라서, 실장 후의 외부 기판과의 접촉에 의한 반도체 장치(특히 반도체 칩) 이면으로의 영향을 고려하는 것이면, 모듈 기판(2)으로부터 외부 접속 단자의 선단부까지의 높이(반도체 모듈이 갖는 응력 완화층의 두께와 외부 접속 단자와의 높이의 합)를 모듈 기판으로부터 반도체 장치(1)의 이면까지의 높이보다도 높아지도록 형성하는 것이 바람직하다. 도28은 본 발명의 반도체 모듈을 외부 기판(15)에 탑재한 상태를 나타낸 것이다. 반도체 장치(1)는 외부 기판(15) 사이에 적당한 간격을 유지하여 탑재되어 있다. 통상 외부 기판(15)의 표면은 배선 등이 형성되어 있으므로 완전하게 평탄한 구조는 아니다. 그로 인해, 반도체 장치(1)의 이면과 외부 기판(15) 사이에 적당한 거리가 유지되지 않으면, 반도체 모듈 탑재를 위한 리플로우 공정 등에서 외부 기판(15)이 변형되고, 반도체 장치(1)의 이면이 외부 기판(15)과 접촉하여 반도체 장치(1)의 손상, 기능 열화 등을 일으킬 경우가 있다. 외부 기판(15)의 평탄성, 리플로우 공정에서의 외부 기판(15)의 변형을 고려하여, 반도체 장치(1)의 이면과 외부 기판(15)과의 거리는 적어도 0.05 ㎜ 이상으로 할 필요가 있다. 한편, 반도체 장치(1)의 이면과 외부 기판(15)과의 간격을 넓게 하려고 한 경우, 응력 완화층(10)을 두껍게 하든지 혹은 반도체 장치(1)를 매우 얇게 할 필요가 있다. 반도체 장치(1)의 박형은 소자의 기계적 강도 저하를 초래하므로, 극단적인 박형화는 곤란하다. 한편, 응력 완화층(10)의 형성 과정에서 응력 완화층 재료가 가열 유동하므로, 응력 완화층(10)의 두께에도 한계가 있다. 그래서, 반도체 장치(1)의 기계적인 강도 저하를 초래하지 않으며, 응력 완화층(10)의 형성이 가능한 범위를 고려하여 반도체 장치(1)의 이면과 외부 기판(15)과의 간격은 0.7 ㎜ 이하로 하는 것이 바람직하다.
반대로, 실장 후의 외부 기판과의 접촉에 의한 반도체 장치(특히 반도체 칩) 이면으로의 영향이 문제가 되지 않는 것이면, 모듈 기판(2)으로부터 외부 접속 단자의 선단부까지의 높이(반도체 모듈이 갖는 응력 완화층의 두께와 외부 접속 단자와의 높이의 합)를 모듈 기판으로부터 반도체 장치(1)의 이면까지의 높이와 대략 동일하게 해도 좋다(단, 모듈 기판으로부터 반도체 장치(1)의 이면까지의 높이 쪽이 커서는 안됨). 이 경우, 반도체 모듈을 외부 기판에 실장하면, 반도체 장치(1)의 이면이 외부 기판과 접촉함으로써 일정한 갭을 유지할 수 있고, 도4의 (a), (b)에 도시한 바와 같이 원통형 또는 도4의 (c)에 도시한 바와 같은 장구형의 땜납 접속부를 형성하는 것이 가능해진다. 이 중 도4의 (c)에 도시한 장구형의 땜납 접속 형상은 구(球)형상의 땜납 접속에 비하여 접속부의 피로 수명이 길어지는 것이 알려져 있다.
따라서, 전술한 응력 완화의 관점에서 이 높이 확보의 관점을 가미하면, 응력 완화층(10)의 두께는 반도체 모듈의 치수, 탑재하는 반도체 장치의 두께, 반도체 모듈과 외부 기판의 접속 피치에 의해 여러 가지로 다르지만, 대개 반도체 모듈 치수가 한 변 30 ㎜까지인 것에 대해서는, 반도체 모듈에 탑재된 반도체 장치가 외부 기판과 접촉하지 않은 두께로부터 최대치 350 ㎛까지의 두께의 응력 완화층(10)을 이용하는 것이 바람직한 것이 된다.
다음에, 응력 완화층(10)의 형상에 대해 설명한다.
응력 완화층(10)의 형상은, 도1에서도 알 수 있는 바와 같이 반도체 장치(1)의 주변을 둘러싸는 프레임 형상으로 하는 것이 바람직하다. 프레임 형상으로 함으로써 외부 접속 단자(5)의 배치 면적을 충분히 확보할 수 있다. 또한, 반도체 장치(1) 등을 모듈 기판(2)의 중앙 부근에 배치하지만, 그 실장 면적도 충분히 확보할 수 있어 실장 위치의 제한도 적다고 하는 등의 효과도 있다. 일반적으로 반도체 장치 등의 범프 간격은 협피치화하고 있으며, 그에 수반하여 반도체 장치를 받는 회로 기판측의 부담이 증가하여, 회로 기판에 있어서 범프로부터 원하는 위치로 배선을 인출하는 것이 곤란해지고 있다. 이는 통상 대부분의 회로 기판(프린트 기판)에서는 내열성이 낮은 유기 재료를 이용하고 있으며, 그로 인해 미세 배선을 형성하는 데 적합한 스퍼터에 의한 형성 수법을 이용할 수 없기 때문이다. 이러한 상황하에서는, 반도체 장치의 범프 피치에 대하여 반도체 모듈의 외부 접속 단자 피치를 확대하도록 구성하는 것이 요구된다. 응력 완화층(10)을 프레임 형상으로 형성하면, 모든 배선이 중앙 부근으로부터 외측으로 대부분 규칙적으로 방사형으로 신장하도록 형성할 수 있고, 범프(6)로부터 외부 접속 단자(5)까지의 피치를 확대하는 배선(3)을 용이하게 인출할 수 있다. 반도체 모듈을 외부 기판에 실장(배선의 인출)하는 것을 고려해도, 모듈 기판(2)의 외주 부근에 외부 접속 단자(6)가 배치되어 있었던 쪽이 좋다. 모듈 기판의 외주 부근이 될수록, 프레임형의 응력 완화층(10)의 한 변이 길어지며, 그에 의해 범프를 실장하는 면적이 확대되어 외부 접속 단자(5) 사이의 피치를 보다 넓게 하는 것이 가능해지기 때문이다. 또, 모듈 기판(2)에는 내열성이 높은 실리콘 기판, 유리 기판, 세라믹 기판 등을 사용하므로, 전술한 스퍼터에 의해 미세한 배선을 형성할 수 있다.
응력 완화층(10)의 단면은 사다리꼴 형상이며 모듈 기판(2)에 대하여 경사지는 부분을 갖지만, 이 경사 각도를 최적화함으로써 배선(3)의 단선을 억제하는 것이 가능해진다. 평균 구배는 5 내지 45 % 정도가 바람직하다. 5 %를 하회하는 경사각의 경우, 경사가 지나치게 길어져 원하는 막 두께를 얻을 수 없다. 예를 들어, 평균 구배 3 %의 경사각에서 두께 100 ㎛로 하기 위해서는 3 ㎜를 넘는 수평 거리가 필요해져 좌우 엣지부를 일치시키면 대략 7 ㎜가 아니면 원하는 막 두께를 얻을 수 없게 된다. 한편, 경사각이 45 %를 넘는 경우, 수평 거리의 점에서는 문제가 없지만, 반대로 배선 형성시에 충분한 스텝 커버리지를 얻을 수 없는 위험성이 높다. 특히 도금 레지스트의 부착이나 노광 및 현상의 공정에서의 프로세스 마진이 없어 특별한 기능 또는 기술이 필요해진다. 또한 경사각이 큰 경우에는, 소위 응력 집중 효과가 작용하여 그 엣지부에 응력이 집중하고, 그 결과로서 엣지부에서 배선(3)의 단선이 발생하기 쉬워지는 경향이 나타나, 배선 구조에 특별한 연구가 필요해지는 경우가 있다.
배선(3)의 단선을 효과적으로 방지하기 위해서는, 예를 들어 응력 완화층(10)의 경사부에서 배선(3)을 굵게 하는 것이 바람직하다. 이 경우, 반드시 모든 배선(3)을 동일한 굵기로 할 필요는 없으며, 예를 들어 도5에 도시한 바와 같이 전원/접지선과 신호선에서 배선(3)의 폭을 변경하도록 해도 좋다. 도면에 있어서, 메쉬를 실시한 영역이 응력 완화층(10)이다. 이 경우, 전기적인 특성을 고려하면 일반적으로는 전원/접지선을 신호선보다도 굵게 하는 것이 바람직하다. 신호선을 굵게 한 경우, 이로써 배선이 갖는 용량 성분이 증가하여, 고속 동작시에 영향을 미치게 하기 때문이다. 반대로 전원/접지선을 굵게 하면 전원 전압이 안정된다고 하는 효과를 기대할 수 있으므로 오히려 바람직하다. 따라서, 도시한 바와 같이 신호용 배선에 대해서는 응력이 집중하는 부분만을 최저한 완화할 수 있도록 엣지 주변을 굵게 한 패턴으로 하고, 전원용 또는 접지용 배선에 대해서는 경사부를 마찬가지로 굵게 하는 것이 바람직하다. 한편, 응력 완화층이 형성되어 있지 않은 영역[무지부(無地部)]에 대해서는, 배선의 용량 성분의 영향을 고려하여 신호 배선을 가늘게 하고 있다. 단, 이것은 반도체 장치의 종류나 상기 배선 패턴에 의해 그 때마다 고려할 필요가 있다. 예를 들어, 반도체 장치나 상기 배선 패턴에도 의존하지만, 보호막(20)의 두께를 증대하면 배선의 용량 저감에 큰 효과가 있으므로, 응력 완화층이 형성되어 있지 않은 영역에서 신호 배선을 굵게 해야만 하는 경우에는, 보호막(20)을 두껍게 형성하는 것이 바람직하다. 구체적으로는 배선 폭을 10 % 증대시키는 경우에는, 보호막(20)의 막 두께도 약 10 % 정도 증대시키는 것이 바람직하다.
또한, 도시하고 있지 않지만 배선(3)으로서 구리 배선 상에 니켈층을 형성한 것을 이용하면, 반도체 모듈과 외부 기판 사이에 작용하는 열 응력에 의해 배선(3)이 변형을 받아, 그 후 그 응력이 해방되었을 때에 배선(3)은 니켈층의 스프링성에 의해 변형 전의 형상으로 복귀할 수 있다. 예를 들어, 반도체 모듈의 동작에 의해 야기되는 열 응력의 작용에 의해, 응력 완화층 및 그 위에 형성되어 있는 배선(3)이 서로 밀착된 형태에서 변형된다. 이 때의 배선의 변형에는 응력 완화층의 팽창 부분에 있는 배선이 지나치게 긴 부분의 굴곡 부분이 이용된다(팽창 부분에 대해서는 후술함). 그 후, 열 응력 등으로부터 해방되어 응력 완화층이 원래의 형상으로복귀한 때에, 배선(3)이 구리 배선뿐인 구리 배선은 구리 배선 자신의 스프링성에서는 원래의 배선 형상으로 복귀하기 어렵다. 한편, 구리 배선 위에 니켈층을 형성하면, 그 니켈층의 스프링성에 의해 배선(구리 배선)은 원래의 형상으로 용이하게 복귀할 수 있다. 또, 구리 배선 위에 형성되는 것은 니켈층에 한정되지 않으며, 구리 배선 상에서 니켈층과 동일한 정도의 스프링성을 갖는 것이라도 좋다.
도6은 기판에 복수의 반도체 장치를 탑재한 반도체 모듈 구조의 실시예이다. 반도체 장치(1a 내지 1e)는 복수개의 동일 혹은 다른 기능을 갖는 반도체 장치로 이루어진다. 반도체 장치와 이를 탑재하는 기판과의 접속은 전술한 방법을 단일 혹은 복수 조합하여 행할 수 있다. 또한, 필요에 따라서 저항, 콘덴서, 코일 등의 칩 부품도 동시에 탑재하여 이용하는 것도 가능하다. 이 경우도 모듈 기판으로의 탑재 접속을 리플로우 프로세스에 의해 행하는 것을 고려하면, 반도체 장치(1) 등의 범프(6)는 땜납 볼인 것이 바람직하다. 예를 들어, 원하는 기능을 실현하는 마이크로 컴퓨터와, 메모리를 각각 탑재하면, 일정 기능을 구비한 반도체 모듈을 구성할 수 있다. 예를 들어, 휴대 정보 단말에 있어서, 사전에 전자 기기 내에 보존되어 있거나, 카메라 기능 등을 이용한 촬영, 혹은 통신 수단 등에 의해 취득한 정지 화상, 이동 화상, 음성 등의 정보를 고속으로 처리하는 반도체 모듈이나, 고품위 텔레비전이나, 세트 톱 박스, 게임기기 등에 있어서 고속으로 다량의 화상, 음성 등의 정보를 처리하는 역할을 갖는 반도체 모듈 등에 적용 가능하다. 종래에는 사용자인 세트 메이커 등이 메모리, 마이크로 컴퓨터 등의 반도체를 개별로 구입하고, 배선의 인출 등의 레이아웃 설계를 행하고, 그 설계에 의거하여 반도체를 외부기판(회로 기판) 상에 실장하고 있었으나, 이와 같이 소정의 기능을 실현한 반도체 모듈을 제공할 수 있으면, 사용자는 이 반도체 모듈을 하나의 부품으로서 취급할 수 있어 설계의 부담은 격감한다. 특히 수개월 간격으로 신기능을 추가하거나, 기능의 버젼업 등이 어떤 분야, 예를 들어 휴대 전화나 휴대 정보 단말 등에서 유효해진다.
이상 설명한 반도체 모듈에 있어서의 배선(3)은 탑재하는 반도체 장치(1)의 핀수 및 핀 간격, 배열 상태에 따라서 2층 이상 형성하여 이용하는 것도 가능하다. 도7에서는 응력 완화층을 2층(10a, 10b)으로 구성하고, 응력 완화층(10b) 상에 형성된 배선(도시하지 않음) 외에, 반도체 장치(1)가 갖는 범프(6)와 접속하는 전극(8)으로부터, 응력 완화층(10b)을 통해 보호막(20) 상에 형성한 배선(31)[이 배선은 응력 완화층(10a) 상의 배선이기도함]에 접속하고, 응력 완화층(10a) 상에서 응력 완화층(10b)을 통해 외부 접속 단자(5)와 접속하는 전극(9)과 접속하도록 구성하고 있다. 응력 완화층(10b)은 상하 배선간의 절연을 확보할 수 있으면 되고, 응력 완화층(10a)을 덮도록 하여 반도체 장치(1)의 탑재면도 포함시켜 형성된다. 도면에서는 반도체 장치(1)에 반도체 칩을 사용하고 있으므로, 반도체 장치(1)와 모듈 기판(2) 사이에는 언더필(24)이 충전되어 있다.
도8, 도9에 이들의 반도체 모듈의 제조 공정을 도시한다. 본 발명의 반도체 모듈에 이용하는 모듈 기판은 웨이퍼 형상으로 제조하면 한 번의 공정으로 복수개를 동시에 제조 가능하지만, 본 발명에서는 설명을 간단하게 하기 위해, 도1의 형태에 의거한 1개분의 반도체 모듈에 관하여 설명한다.
도8의 (a)는 반도체 장치를 탑재하는 기재(基材)(2)에 보호막(20)을 형성한 것이다. 이 반도체 장치 탑재 기판에 이용하는 기재(2)는, 반도체 장치로서의 기능을 갖지 않는 것이나, 저항, 용량, 코일과 같은 수동 소자의 기능을 갖는 것이나, 혹은 통상의 메모리, 마이크로 컴퓨터와 같은 반도체 장치와 같은 능동 소자로서의 기능을 갖는 것을 이용할 수 있다. 기재가 상기 기능을 갖는 경우, 상기 보호막(20)에는 기재 상에 형성되는 배선과 접속하기 위한 개구부(도시하지 않음)가 필요에 따라서 마련되어 있다. 이 보호막(20)은 후에 형성하는 응력 완화층(10)과 기재(2)와의 반응 억제, 밀착성 향상를 위해 마련한 것으로, 이들이 문제가 되지 않는 것이면 반드시 형성할 필요는 없다.
도8의 (b1) 내지 (b4)는 보호막(20) 상에 응력 완화층(10)을 형성하는 공정이다. 우선 도8의 (b1) 공정에서는 기재(2) 상에 형성한 보호막(20) 상에 응력 완화층 형성을 위한 마스크를 장착한다. 이 마스크는 도8의 (b1)에 도시한 바와 같이 보호막(20)에 접촉시켜도 좋으며, 보호막(20)으로부터 적당한 간격으로 분리하여 장착해도 좋다. 다음에, 도8의 (b2)의 공정에서는 응력 완화 재료(12)를 상기 마스크 상에 얹어 놓고, 스키지(13)를 이 마스크 상에서 평행 이동시킴으로써, 마스크의 개구부(14)에 응력 완화 재료(12)를 인쇄한다. 마스크를 절연막으로부터 적당한 간격을 두고 장착한 경우에는, 스키지에 의한 응력 완화 재료(12)의 인쇄 과정에서 응력 완화 재료가 보호막(20)과 접촉하도록 스키지에 적당한 압력을 가하여 마스크가 기재측으로 휘어지도록 하여 응력 완화 재료(12)의 인쇄를 행한다. 스키지의 평행 이동 속도, 기재측으로의 압력 등의 조건은 사용하는 응력 완화 재료의 점도, 칙소트로피성(搖變性 ; thixotropic), 마스크의 개구 형상, 마스크의 두께 등에 의해서 다양하게 변경 가능하다. 본 실시예에 있어서는 마스크의 개구 형상은 프레임 형상으로 하고 있다. 웨이퍼 상태에서 형성하는 등으로 하여 복수개를 동시에 형성하는 경우에는, 개구부(14)는 하나의 반도체 모듈에 대응시킨다.
마스크의 개구부(14)로의 응력 완화 재료(12)를 인쇄후, 도8의 (b3)와 같이 마스크를 절연막부로부터 제거하고, 그 후 응력 완화 재료는 가열로 등에서 적당한 시간 경화를 행하고, 도8의 (b4)에 도시한 응력 완화층(10)이 형성된다. 보호막(20) 상에서 마스크를 제거하는 공정에서 응력 완화 재료(12)가 주위로 확산되는 경우나, 응력 완화 재료(12)의 경화를 위해 재료의 온도가 상승하는 과정에서 응력 완화 재료의 점도 저하가 발생해 응력 완화 재료(12)가 주위로 확산되므로, 응력 완화층(10)의 단부 형상은 절연막부와 단차가 생기지 않는 경사면부가 형성된다. 도면에서는 응력 완화층(10)이 갖는 경사부는 외측이 내측보다도 경사가 급하지만, 이것은 실장 밀도를 고려하였기 때문이며, 응력 완화층(10) 상에 배선을 형성하지 않은 측이므로 문제는 없다. 당연한 것으로서 외측과 내측의 경사를 대략 동일하게 형성해도 좋다. 외측과 내측의 경사각을 적극적으로 변경하는 것이면, 도1O에 도시한 바와 같은 마스크(401)를 이용하여 인쇄 형성하는 것이 좋다. 즉, 내측의 경사를 형성하는 마스크 부분을 다단계의 두께로 하여 중앙으로 향할수록 두께를 얇게 한 마스크를 이용하는 것이 바람직하다.
또한, 도면에서는 응력 완화층(10)의 외주측의 엣지는, 최종적으로 하나의 반도체 모듈로 이루어지는 모듈 기판(2)보다도 내측으로 오도록 형상을 컨트롤하고있다. 이것은 웨이퍼 레벨로부터 개별의 반도체 모듈로 나눌 때의 다이싱을 용이하게 하기 위해서이기도 하지만, 보호막(20)으로 응력 완화층(10)의 전부(전기적 접속 부분을 제외함)를 피복함으로써 신뢰성을 향상시키기 위해서기도 하다. 도1에서는, 간단하게 하기 위해 절연층(4)에 의해 응력 완화층(10)의 외측을 덮지 않은 예를 도시하고 있다. 이러한 구성의 경우, 응력 완화층(10)과 모듈 기판(2)과의 물성이 다르므로 응력 완화층(10)의 다이싱과 모듈 기판(2)의 다이싱을 2 단계로 나누는 것이 바람직하다.
도8의 (c)에서는 응력 완화층(10) 및 보호막(20)에, 반도체 장치를 탑재하기 위한 전극, 이 기판으로 이루어지는 반도체 장치와 외부 기판을 접속하기 위한 전극, 상기 2 종류의 전극을 서로 접속하기 위한 배선(3)을 형성한다. 우선, 상기 전극 및 배선을 전기 도금법으로 형성하기 위한 전기 공급막을 스퍼터링 등의 방법에 의해 형성한다. 본 수법은 미세 배선을 형성하는 데 적합하다. 그 후, 이 전기 공급막 상에 노광에 의해 패턴 형성이 가능한 포토레지스트를 도포하고, 전극 및 배선 패턴을 형성한 노광용 마스크를 이용하여 상기 패턴부의 포토레지스트부를 제거하는 현상을 행한다. 포토레지스트에 의해 제거된 패턴을 이용하여 전기 도금을 행하여, 전극부 및 배선부가 형성된다. 도금에 의한 필요 두께의 전극 및 배선을 형성 후, 적당한 에칭액을 이용하여 불필요해진 포토레지스트 및 전기 공급막을 제거하여, 도8의 (c)의 형상을 얻을 수 있다. 또, 스퍼터링에 있어서 400 ℃ 정도의 고온 처리가 가해지지만, 본 실시예에서는 실리콘이나 유리, 세라믹스 등의 내열성의 기판을 사용하므로, 기판이 팽창함에 따른 배선 형성 불량 등은 없다.
또한, 도6에 도시한 바와 같이 복수의 반도체 장치(1)를 모듈 기판(2) 상에 탑재하는 경우, 각 반도체 장치(1) 사이의 배선이 필요한 경우나, 모듈 기판(2)의 기재가 저항 등을 갖는 경우에는, 이들을 서로 접속할 필요가 있어 보호막(20)이나 응력 완화층(10) 상에 형성하는 배선이 1층으로는 불충분한 경우가 있지만, 이 경우에는 도7에 도시한 바와 같이, 상기 배선 공정을 2회 이상 반복하여 전극이나 배선을 형성하면 된다.
도9의 (a)는 응력 완화층(10)이나 보호막(20)에 마련한 배선을 보호하고, 전극 상의 땜납 등의 유출을 방지하는 절연층(4)을 형성하는 것이다. 절연층(4)은 에폭시 수지나 실리콘 수지, 폴리이미드 수지로 이루어지는 절연층 재료를 도포하고, 적당한 포토마스크 등을 이용하여 노광, 현상을 행하여 각 전극부에 있어서의 땜납 등의 접합부의 개구를 행한다. 절연층(4)의 재료의 도포는 일반적인 반도체의 제조 공정에서 적용되는 스핀 코팅법이나, 시트형의 절연층 형성재를 절연층 형성면에 부착하거나, 혹은 커튼 코팅법이나 롤 코팅법 등의 인쇄법에 의해 행하는 것도 가능하다.
도9의 (b)에서는, 도9의 (a)까지의 공정에서 작성한 기판에 반도체 장치(1)를 탑재하는 공정이다. 이 공정에서는, 우선 반도체 장치의 범프에 대응하는 기판 상의 전극에 플럭스 혹은 땜납 페이스트를 도포한다. 반도체 장치 탑재부와 그 주위에 마련한 응력 완화층의 고저차가 작은 경우에는 기판 상의 전극부로의 플럭스 등의 도포에 마스크를 이용한 인쇄법에 의해 행할 수 있다. 그러나, 전술한 고저차가 커지면 반도체 장치 탑재부로의 플럭스 등의 도포가 곤란해진다. 이 경우에는 반도체 장치의 범프에 플럭스 등을 전사하고 나서 기판 상의 전극부에 접속하는방법이나, 기판 상의 전극 위치에 대응하여 배열한 핀에 플럭스 등을 전사하고, 이를 또한 기판 상의 전극에 전사하는 방식에 의해 플럭스 등을 전극 상에 도포하는 것이 가능하다. 상술한 방법으로 플럭스 등을 기판 상의 전극에 도포 후, 반도체 장치를 기판 상에 탑재하여, 범프의 용융 온도 이상으로 가열함으로써 반도체 장치와 기판과의 접합을 행할 수 있다.
도9의 (c)는 반도체 장치(1)를 탑재한 모듈 기판(2)과 외부 기판의 접속을 행하기 위한 외부 접속 단자가 되는 땜납 볼(5)을 탑재하는 공정이다. 땜납 볼(5)의 탑재는 반도체 장치(1)의 탑재와 마찬가지 방법을 이용하여 외부 기판 접속용 전극부에 플럭스 등을 도포하여, 적당한 마스크를 이용하여 땜납 볼을 대응하는 전극 위치에 배열시킨다. 그 후, 땜납 볼의 용융 온도 이상으로 가열시킴으로써, 땜납 볼을 응력 완화층(10) 상의 전극에 고정한다. 땜납 볼(5)을 2열 이상 배치하면, 탑재 영역의 평탄도가 요구된다. 그 경우, 도시하지 않았지만 응력 완화층(10)의 평탄화 처리를 도8의 (b4) 후에 행하는 것이 유효하다.
반도체 장치의 기판 상으로의 탑재 혹은 기판 상으로의 땜납 볼 탑재 후, 상기 반도체 장치의 제조 공정에서 사용한 플럭스를 제거하기 위해, 상기 반도체 장치의 제조에서는 필요에 따라서 세정 공정을 추가한다.
또한, 도11에 도시한 바와 같이 반도체 장치와 기판의 간극에 수지(24)를 충전하여 이용하는 것도 가능하다. 이 반도체 장치와 기판의 간극에 충전하는 수지로서는, 에폭시 수지, 페놀 수지, 실리콘 수지 등을 단독 혹은 2 종류 이상 혼합한 것에, 이산화 규소, 산화 알루미늄 등의 충전재나, 커플링제, 착색제, 난연제 등을필요에 따라서 배합해도 무방하다.
이상 서술한 바와 같은 공정에 의해 본 발명의 반도체 장치를 제조할 수 있다. 특히, 응력 완화층(10)을 고점도로 액형의 저탄성 수지 재료를 적당한 마스크를 이용하여 인쇄법에 의해 형성하면, 수지의 경화 과정에서 이 저탄성 수지가 유동하여, 인쇄 부분과 비인쇄 부분의 경계 부분이 완만하게 이어지는 형상을 형성할 수 있다. 완만하게 계속된 형상이면, 인쇄 부분 상부 및 비인쇄 부분에 일괄적으로 배선(3)을 형성할 수도 있다. 즉, 본 구조에서는 외부 접속 단자(5)까지의 배선(3)을 응력 완화층(10) 상에 형성해야만 하지만, 마스크 인쇄이면 그 경사 부분을 포함시킨 형상의 제거가 가능해 배선이 단선되지 않는 원하는 경사로 형성할 수 있어 반도체 모듈의 신뢰성을 향상시킬 수 있다. 또한, 마스크 인쇄를 이용하여 이 저탄성 재료층을 형성함으로써 매우 생산 효율이 좋은 반도체 모듈을 실현할 수 있다. 또한, 그 형상의 제어에도 우수하다.
그런데, 응력 완화층(10)의 형성용 재료는 페이스트 형상의 폴리이미드가 바람직하며, 보호막(20) 상에 인쇄 도포된 후에 가열함으로써 경화하는 것이 가능하다. 또한, 이 페이스트 형상의 폴리이미드는 폴리이미드의 전구체(前驅體)와 용매 및 그 중에 분산된 다수의 폴리이미드의 미소 입자로 이루어져 있다. 미립자로서는, 구체적으로는 평균 입경 1 내지 2 ㎛이고, 최대 입경이 약 10 ㎛가 되는 입도 분포를 갖는 미소 입자를 사용하였다. 폴리이미드의 전구체는 경화하면 폴리이미드의 미소 입자와 동일 재료로 이루어지므로, 페이스트 형상의 폴리이미드가 경화했을 때에는, 한 종류의 재료로 이루어지는 균일한 응력 완화층(10)이 형성되게 된다. 여기에서는, 응력 완화층 형성 재료로서 폴리이미드를 이용하였지만, 아미드이미드 수지, 에스테르이미드 수지, 에테르이미드 수지, 실리콘 수지, 아크릴 수지, 폴리에스테르 수지, 페놀 수지, 에폭시 수지, 요소 수지, 폴리에테르술폰 수지 및 이들을 변성한 수지 등을 이용하는 것도 가능하다. 폴리이미드 이외의 수지를 사용하는 경우에는, 상기 폴리이미드 미소 입자 표면에 상용(相溶)성을 부여하는 처리를 실시한다든지, 혹은 상기 폴리이미드 미소 입자와의 친화성을 향상하도록 수지 조성에 변성을 실시하는 것이 바람직하다. 상기 열거한 수지 중, 이미드 결합을 갖는 수지, 예를 들어 폴리이미드, 아미드이미드, 에스테르이미드, 에테르이미드 등에서는, 이미드 결합에 의한 견고한 골격 덕택에 열 기계적 특성, 예를 들어 고온에서의 강도 등이 우수해, 그 결과로서 배선을 위한 도금 전기 공급막 형성 방법의 선택의 여지가 넓어진다. 예를 들어, 스퍼터 등의 고온 처리를 동반하는 도금 전기 공급막 형성 방법을 선택할 수 있다. 실리콘 수지나 아크릴 수지, 폴리에스테르 수지, 아미드이미드, 에스테르이미드, 에테르이미드 등 이미드 결합 이외의 결합으로 결합한 부분이 있는 수지의 경우, 열 기계 특성은 약간 떨어지지만 가공성이나 수지 가격 등의 점에서 유리한 경우가 있다. 예를 들어, 폴리에스테르이미드 수지에서는, 일반적으로 폴리이미드보다도 경화 온도가 낮기 때문에 취급하기 쉽다.
이와 같이 페이스트 형상의 폴리이미드 중에 폴리이미드 미소 입자를 분산시킴으로써 재료의 점탄(粘彈) 특성을 조정하는 것이 가능해지므로, 인쇄성이 우수한 페이스트를 사용할 수 있다. 미소 입자의 배합을 조정함으로써, 페이스트의 칙소트로피(thixotropy) 특성을 제어하는 것이 가능해지므로, 점도의 조정과 조합함으로써, 인쇄 특성을 개선할 수 있다. 또한, 응력 완화층(10)의 경사 각도를 조절하는 것도 가능하다. 적합한 페이스트의 치키소트로피 특성은 회전 점도계를 이용하여 측정한 회전수 1 rpm에서의 점도와 회전 수 1O rpm에서의 점도의 비로부터 구한, 소위 칙소트로피 인덱스가 2.0 내지 3.0의 범위에 있는 것이 바람직하다. 또, 치키소트로피 인덱스에 온도 의존성이 나타나는 페이스트의 경우, 치키소트로피 인덱스가 2.0 내지 3.0의 범위가 되는 온도 영역에서 인쇄하면 좋다.
이와 같이 인쇄에 의해 응력 완화층(10)을 형성하면, 도12에 도시한 바와 같이 정확히 마스크 개구부의 엣지에 대응한 위치 근방에 팽창 부분이 존재하지만, 이 팽창 부분의 위치 및 존재의 유무에 대해서는, 페이스트 형상의 폴리이미드의 조성을 조정하거나, 인쇄에 관계되는 각종 조건을 변경함으로써, 어느 정도 제어 가능해진다. 또, 이 경우의 인쇄에 관계되는 각종 조건으로서는, 메탈 마스크 두께, 스키지 속도, 스키지 재질, 스키지 각도, 스키지압(인압), 판 분리 속도, 인쇄시의 웨이퍼의 온도, 인쇄 환경의 습도 등을 들 수 있다.
도시한 바와 같이, 응력 완화층(10)에 팽창 부분을 적극적으로 형성한 경우는, 배선(3)의 굴곡 부분을 형성할 수 있고, 이에 의해 열 팽창 등에 의한 응력을 흡수하기 쉬운 구조가 되어, 단선을 방지할 수 있다. 구체적으로는, 응력 완화층(10)의 평균 두께에 대하여, 최대 약 25 ㎛, 바람직하게는 7 내지 12 ㎛ 정도의 높이를 갖는 팽창 부분이 형성되는 것이 바람직하다. 이 정도의 정상점이면, 마스크 인쇄에 의해 충분히 형성 가능하다. 예를 들어 이 팽창부를 반경이 10 ㎛의 반원통 형상이라 가정하면, 팽창부의 반호(弧)의 길이는(2 × 3.14 × 10 ㎛)/2 = 31.4 ㎛가 되고, 배선이 지나치게 긴 팽창부 1개에 대하여 31.4 - 10 = 21.4 ㎛가 된다. 이와 같이, 배선(34)에 지나치게 긴 길이부를 마련할 수 있으므로, 배선 구조 및 땜납 접합부에 작용하는 열 응력이 완화되고, 따라서 신뢰성이 높은 배선 구조를 제공할 수 있다.
또한, 응력 완화층(10)의 재료의 경화 온도는 100 ℃ 내지 250 ℃까지를 이용하는 것이 바람직하다. 경화 온도가 이보다 낮은 경우, 반도체 모듈 제조시의 공정 내에서의 관리가 어렵고, 경화 온도가 이보다 높아지면 경화 냉각시의 열 수축에서 모듈 기판으로의 응력이 증대할 우려가 있기 때문이다.
또한, 경화 후의 응력 완화층(10)은 스퍼터, 도금, 에칭 등의 다양한 공정에 처하게 되므로, 내열성, 내약품성, 내용제성 등의 특성도 요구된다. 구체적으로는, 내열성으로서 그 유리 전위 온도(Tg)가 150 ℃ 초과 40O℃ 이하인 것이 바람직하고, 보다 바람직하게는 온도(Tg)가 180 ℃ 이상, 가장 바람직하게는 Tg가 200 ℃ 이상이다.
도13은 유리 전이 온도(Tg)와 선 팽창 계수의 관계를 나타내는 실험 결과이다. 이로부터, 유리 전이 온도(Tg)가 200 ℃ 이상이면, 균열이 발생하고 있지 않은 것을 알 수 있다. 또, 공정 중에서의 다양한 온도 처리에 있어서의 변형량을 억제하는 관점으로부터, Tg 이하의 영역에서의 선 팽창 계수(α1)는 작을수록 바람직하다. 구체적으로는 3 ppm에 가까울수록 좋다. 일반적으로 저탄성 재료는 선 팽창 계수가 큰 경우가 많지만, 적합한 선 팽창 계수의 범위는 3 ppm 내지 300 ppm의 범위이다. 보다 바람직하게는 3 ppm 내지 200 ppm의 범위이고, 가장 바람직한 선 팽창 계수는 3 ppm 내지 150 ppm의 범위이다.
한편, 열 분해 온도(Td)는 약 300 ℃ 이상인 것이 바람직하다. Tg나 Td가 이들 값을 하회하면, 프로세스 내에서의 열 공정, 예를 들어 스퍼터나 스퍼터 엣지 공정에서 수지의 변형, 변질이나 분해가 발생할 위험성이 있다.
기타, 내약품성의 관점에서 말하면, 30 % 황산 수용액이나 10 % 수산화 나트륨 수용액으로의 24 시간 이상의 침지로 변색, 변형 등의 수지 변질이 발생하지 않은 것이 바람직하다. 내용제성으로서는 용해도 변수(SP치)가 8 내지 20(cal/㎤) 1/2로 되는 것이 바람직하다. 응력 완화층의 재료가 베이스 수지에 몇 가지 성분을 변성하여 이루어지는 재료인 경우에는, 그 조성의 대부분이 상기 용해도 변수의 범위로 들어가는 것이 바람직하다. 보다 구체적으로 말하면, 용해도 변수(SP치)가 8 미만 혹은 20 초과인 성분이 50 중량 %를 초과하여 함유되어 있지 않는 것이 바람직하다. 이들 내약품성이나 내용제성이 불충분하면 적용 가능한 제조 프로세스가 한정되는 경우가 있어, 제조 원가 저감의 관점에서 바람직하지 않은 경우도 있다.
그런데, 상술한 응력 완화층(10)에 포함되는 미소 입자는 응력 완화층(10)과 동일 재료이고, 동일한 물성을 갖고 있다. 응력 완화층 중에서 미소 입자가 분산함으로써 인쇄에 필요한 점탄성 특성을 갖는 것이 가능하다. 그러나, 전술한 바와 같이, 이 구조에서는 모듈 기판(2)과 응력 완화층(10)의 경계에서 물성값이 급격하게 변화하므로 열 응력 등이 그 경계 부분에 집중하여 배선이 단선할 가능성이 있다. 그래서, 모듈 기판(2)에 형성된 응력 완화층(10)의 특성을 두께 방향에서 다르게 하여, 모듈 기판측의 응력 완화층의 특성이 모듈 기판의 특성에 가까워지도록 했다. 이로써, 모듈 기판과 응력 완화층의 경계부에 있어서의 특성의 차를 적게 하고, 이들 위에 마련한 배선에 불연속적인 힘이나, 응력 완화층의 팽창 수축에 의한 인장이나 압축, 굴곡의 응력이 배선부에 가해지지 않도록 함으로써, 배선부의 단선 방지가 가능해진다.
또한, 모듈 기판측의 응력 완화층(10)의 특성은 모듈 기판에 가깝고, 이 반도체 모듈을 실장하는 회로 기판측은 그 회로 기판의 특성에 가깝게 함으로써, 응력 완화층 상의 배선뿐만 아니라 반도체 모듈과 회로 기판의 접속부의 접속 수명 향상에도 유효하다.
여기에서, 응력 완화층(10)의 두께 방향에서 점차 변화하는 특성으로서, 열 팽창 계수 혹은 탄성율 등을 고려할 수 있다. 그리고, 응력 완화층의 특성을 변화시키는 구체적인 수단으로서, 도25에 도시한 바와 같이 절연성의 입자인 실리카 입자(102)를 배합하여 응력 완화층(10)의 두께 방향으로 실리카 입자(102)의 배합량의 분포를 갖게 해 열 팽창 계수나 탄성율을 서서히 변화시킨다. 실리카 입자(102)가 많이 분포하고 있는 부분에서는, 응력 완화층(10)의 열 팽창 계수가 작고 탄성율은 높아진다. 한편, 실리카 입자(102)의 배합량이 적어지면 열 팽창 계수는 커지고 탄성율은 낮아진다.
따라서, 응력 완화층(10)은 그 탄성율이나 열 팽창을 조정하기 위한 절연 입자인 실리카, 알루미나, 질화 붕소 등의 무기 재료로 이루어지는 입자를 한 종류혹은 두 종류 이상 배합하고, 또한 필요에 따라서 폴리이미드나 실리콘 등의 유기 재료로 이루어지는 입자를 적절하게 배합해도 좋다.
또한, 실리카 입자나 절연 수지층을 구성하는 각종 계면과의 접착 성향을 위해 알콕시 실란이나 티타네이트 등으로 이루어지는 커플링제, 수지의 파단 신장이나 파단 강도를 향상시키는 열 가소성 수지 등의 개질제, 웨이퍼 상에 형성된 회로부의 자외선 등에 의한 오동작을 방지하기 위해 절연 수지층을 착색하기 위한 염료나 안료, 수지층의 경화 반응을 촉진시키기 위한 경화 촉진제 등을 배합하는 것도 가능하다.
두께 방향에서 특성을 변화시킨 응력 완화층(10)의 형성 방법으로서는, 예를 들어 상기에 기재된 재료를 배합하여 이루어지는 액형의 응력완화재료를 모듈 기판 상에 도포하고, 이 응력완화재료를 가열 경화하는 과정에서 배합한 실리카 등으로 이루어지는 절연 입자를 웨이퍼측에 점차 침강시키는 방법이 있다. 실리카 입자의 입자경에 분포가 있는 경우, 입자 직경이 큰 입자일수록 침강이 빠르고, 입자 직경이 작은 입자일수록 침강하기 어렵고, 모듈 기판을 하측로 하여 응력완화재료의 가열 경화를 행하면, 응력 완화층의 두께 방향에서 특성 분포가 형성된다.
응력완화재료에 배합된 실리카 입자의 막 두께 방향에서의 농도 분포를 제어하는 방법으로서는, 절연 수지의 경화 온도, 경화 온도 프로파일을 적절하게 조정하거나, 경화의 진행을 빠르게 하기 위한 경화 촉진제의 배합량이나 종류, 혹은 경화를 늦추기 위한 반응 억제제 등을 적절하게 배합하는 방법이나 실리카 입자 등 절연 입자의 입자 직경 분포를 변경하는 방법이 있다.
실리카 입자는, 용융하여 잉곳(ingot)화한 실리카 덩어리를 파쇄한 것이나, 실리카 잉곳을 파쇄 후, 재차 실리카 입자를 가열 용융하여 구형화한 것, 또한 합성한 실리카 입자 등이 적용 가능하다. 실리카 입자의 입자 직경 분포나 배합량은 제품에 따라서 여러 가지로 변경 가능하다. 인쇄법에 의해 응력 완화층(10)을 형성하는 경우, 인쇄의 방법에 따라서는 적용하는 마스크의 치수에 의해서도 입자 직경의 분포를 변경할 필요가 발생하는 경우도 있다.
또한, 각 실시예에 있어서는 예를 들어 도26에 도시한 바와 같이 응력 완화층(10)의 각형부에는 라운딩을 가미하면 좋다. 라운딩을 가미하지 않는 경우, 페이스트 형상의 폴리이미드 재료를 이용하여 응력 완화층(10)을 인쇄형성할 때에 기포를 권취하는 불량이 때때로 관찰된다. 또한, 응력 완화층(10)이 각형부로부터 박리하기 쉬워진다. 응력 완화층(10)에 기포가 잔류하면, 반도체 모듈을 가열했을 때에 기포가 파열하여 배선(3)이 단선되는 등의 문제점이 발생한다. 이로 인해, 응력 완화층(10)의 형성에 사용하는 인쇄용 메탈 마스크의 패턴 개구부의 코너부는 둥글게 해 두는 것이 바람직하다.
또, 각 실시예에 있어서의 응력 완화층은 인쇄용 메탈 마스크나 디스펜서를 이용하여 인쇄 도포하여 형성할 수 있다.
다음에, 반도체 모듈의 방열 구조에 대하여 설명한다.
도16은 방열성을 고려한 반도체 모듈과 외부 기판(15)의 실장 구조를 도시한다. 여기에서는 반도체 장치(1)의 이면과 외부 기판(15) 사이에는 고무형 탄성을 갖는 열전도성의 재료(16)를 마련하고, 이 열전도 재료(16)를 외부 기판(15) 상의 전극(17)과 접촉시키는 구조로 하였다. 이 전극(17)은 또한 관통 구멍(18)을 통해 외부 기판(15) 내의 금속층(19), 예를 들어 접지층에 연결되는 구조로 하였다. 이 실장 구조에서는, 반도체 장치(1)에서 발생한 열은 열전도성의 재료(16)를 통해 외부 기판(15) 상의 전극에 전파되고, 외부 기판(15) 내에 마련한 관통 구멍(18)을 통해 금속층(19)으로 전파하여 외부 기판 전체에 확산된다. 열전도성의 재료(16)를 고무형 탄성을 갖는 재료로 하는 것은, 방열성을 향상시키기 위해 반도체 장치(1)와 열전도성 재료(16)를 밀착시켰다고 해도 반도체 장치(1)를 파괴하지 않도록하기 위해서이다. 따라서, 고무형의 재료가 아니더라도, 이러한 목적을 갖는 것이면, 페이스트형 혹은 겔형의 열전도 재료를 이용하는 것도 가능하다. 방열성을 고려하면, 도시한 바와 같이 관통 구멍(18)은 복수개 마련하는 것이 바람직하다.
도17에 도시한 바와 같이, 프레임 형상의 응력 완화층(10)의 구조에 있어서, 응력 완화층(10)을 몇 가지로 분리하는 통기 부분을 형성해도 좋다. 분리 방법은 범프마다라도 좋으며, 내측으로부터 외측을 향하는 열마다라도 좋으며, 반도체 장치(1)에서 발생한 열이 그 통기 부분을 통해 외측으로 도피하는 구조이면 된다. 공냉 방식 등과 조합하여 이용하는 것이 바람직하다.
또한 도18에 도시한 바와 같이, 모듈 기판(2)에 접속한 방열판(200)을 반도체 장치(1) 이면에 부착하고, 모듈 기판(2)을 통해 방열하도록 구성해도 좋다.
그 밖에, 도19에 도시한 바와 같이 반도체 장치(1)의 모듈 기판(2)으로의 실장을 플립 칩 접속이 아닌, 와이어본딩(201)에 의해 접속하도록 구성해도 좋다.발열은 주로 반도체 장치(1)의 이면으로부터 발생하므로, 반도체 장치(1)를 모듈 기판(2)에 다이본딩함으로써, 방열을 모듈 기판(2)을 통해 행할 수 있다. 또, 반도체 장치(1)의 전극과 모듈 기판(2)의 전극이 와이어본딩(201)에 의해 접속된다. 도시하고 있지 않지만, 와이어본딩 부분을 보호하기 위해, 필요한 부분을 수지로 커버하도록 구성하면 신뢰성이 향상된다. 또한, 응력 완화층(10)이 프레임 형상이므로, 그 응력 완화층(10)에서 형성되는 내측 영역을 수지로 충전하도록 구성해도 좋다.
도20은 본 발명의 다른 실시예인 반도체 모듈을 설명하기 위한 사시도이다. 반도체 장치(1)는 이를 탑재하는 모듈 기판(2) 상에 범프(6) 등을 통해 모듈 기판(2) 상의 전극(8)에 접속하고 있다. 반도체 장치(1) 상에는 응력 완화층(10)이 형성되고, 또한 이 응력 완화층(10) 위에 모듈 기판(2) 상의 전극(13)으로부터 연결되는 배선(14)과 땜납 볼 등을 탑재하기 위한 전극(9)을 형성하고, 또한 응력 완화층 및 배선, 전극 등의 적당한 부분에 절연층(4)을 형성하고, 전극(9) 상에 땜납 볼(5)이 탑재되어 있다. 이 구조에서는 도21의 단면도에 도시한 바와 같이, 반도체 장치(1)의 이면에 응력 완화층(10)을 통해 땜납 볼(5)을 탑재하기 위해서 반도체 장치 탑재부의 주변 부분의 면적 축소가 도모되므로, 반도체 모듈의 소형화가 가능하다.
도22는 도20의 반도체 모듈에 있어서, 반도체 장치(1)의 이면에 중간판(21)을 마련한 구조를 갖는 반도체 모듈의 단면 개략 도면이다. 중간판(21)은 높이가 서로 다른 반도체 장치(1)를 모듈 기판(2)에 탑재한 경우에 있어서의 땜납 볼 탑재 전극 탑재면의 평탄화를 도모하거나, 반도체 장치(1)에서 발생하는 열을 반도체 모듈의 땜납 볼(5) 탑재면측에 확산하고, 땜납 볼(5)을 통해 도시하지 않은 이들 반도체 모듈을 실장하는 외부 기판에 효율적으로 전하는 효과도 갖는다.
도23은 도20의 반도체 모듈의 제조 공정을 도시한 것이다.
도23의 (a)에서는 도8의 (a)의 반도체 모듈의 제조 공정의 설명과 마찬가지로, 모듈 기판(2)에 이용하는 기재의 표면에 보호막(20)을 형성한 것이다. 이 모듈 기판에 이용하는 기재는, 도8의 (a)의 설명과 마찬가지로 각종 기능을 갖는 것을 이용하는 것이 가능하며, 그 경우 상기 보호막(20)에는 기재 상에 형성하는 배선과 접속하기 위한 개구부가 필요에 따라서 마련되어 있다.
도23의 (b)는 보호막(20) 상에 반도체 장치(1)를 탑재하기 위한 전극(8)과 배선 및 응력 완화층(10)에 형성하는 배선(14)과 결합하기 위한 전극(13)을 형성하는 공정이다. 모듈 기판(2) 상에 탑재하는 복수의 반도체 장치(1) 사이의 배선이나 모듈 기판(2) 내에 형성된 기능 부분과의 배선도 이 공정으로 행한다. 그리고 절연막을 전극이나 배선을 덮지 않도록 하여 형성한다. 배선수가 한 층으로 불충분한 경우에는, 1층째의 배선층 위에 절연막을 형성하여 2층째의 배선 공정을 행한다. 또한 필요에 따라서 3층째 이상의 배선도 마찬가지의 공정을 반복함으로써 형성 가능하다.
도23의 (c)는 모듈 기판(2) 상에 형성된 전극(8) 상에 반도체 장치(1)를 탑재하는 공정이다. 반도체 장치(1)의 탑재는 도8의 반도체 모듈의 제조 공정과 마찬가지로 행할 수 있다.
도23의 (d)는 반도체 장치(1)의 상부에 응력 완화층(10)을 형성하는 공정이다. 응력 완화층 형성부를 개구한 인쇄 마스크를 모듈 기판(2) 상에 밀착시키고, 스키지를 이용하여 반도체 장치(1)의 주변부와 반도체 장치(1)의 상부에 응력 완화층(10)을 형성한다. 반도체 장치(1)와 모듈 기판(2)의 간극으로 응력 완화 재료를 충전시키려고 하는 경우에는 인쇄 마스크를 밀착시킨 상태에서 기판 부분을 진공으로 함으로써, 반도체 장치(1)와 모듈 기판(2)의 간극에 남겨진 공기가 제거되고, 통상의 압력으로 복귀시키는 단계에서 응력 완화 재료가 상기 간극에 충전된다. 혹은 도23의 (e)와 같이 응력 완화층 형성 전에, 사전에 별도의 수지 등을 이용하여 반도체 장치(1)와 모듈 기판(2)의 간극을 충전해 두는 것도 가능하다.
도23의 (f)에서는 응력 완화층(10) 위에 모듈 기판(2) 상의 전극(13)에 접속하는 배선(14)과, 땜납 볼(5)을 탑재하는 전극(9)을 형성한다.
도24의 (a)에서는 응력 완화층(10) 위에 형성한 배선(14) 및 모듈 기판(2)과의 접합부 등의 필요 부분에 절연층(4)을 형성하고, 배선(14) 및 응력 완화층(10)의 보호 등을 행한다. 그 후, 도24의 (b)에서는 땜납 볼(5)을 응력 완화층(10) 상에 형성한 전극(9)에 탑재한다.
또, 응력 완화층(10) 상의 배선 형성 방법, 땜납 볼(5)의 탑재 방법은 앞의 실시예의 항목에서 설명을 끝내고, 여기서는 생략한다.
또한, 도22의 단면도에 도시한 바와 같이 반도체 장치(1)의 이면에 중간판(21)을 마련하는 경우, 도23의 (c) 혹은 (e)에 도시한 공정에 있어서, 응력 완화층 형성 전에 은 혹은 알루미나 등의 열전도성의 입자를 배합한 에폭시 수지, 실리콘 수지 등으로 이루어지는 도전성의 접착제 등을 통해, 구리 혹은 알루미늄, 세라믹, 스테인레스 등의 중간판(21)을 접착하고, 그 후에 응력 완화층(10)을 형성하면 된다.
이상의 제조 공정에 의해 도20 등에 도시한 반도체 모듈을 얻을 수 있다. 다음에, 반도체 모듈을 다수개 집합 상태를 도14, 도15에 도시한다.
도14는 실리콘 웨이퍼(301)를 이용하여 다수개 집합 상태를 도시한다. 실리콘 웨이퍼 상에 복수개의 모듈 회로 및 응력 완화층을 형성하고, 소정의 반도체 장치, 저항, 콘덴서 등을 탑재하고, 응력 완화층 상에 외부 접속 단자로 이루어지는 땜납 볼을 탑재하고, 또한 필요에 따라서 반도체 장치와 기판 사이를 수지로 충전한다. 그 후, 실리콘 웨이퍼의 다이싱과 마찬가지인 방법에 의해, 각 모듈 부분을 개개로 절단하여 원하는 반도체 모듈을 얻는다.
도15는 유리 기판이나 세라믹 기판(302)을 이용하여 다수개 집합 상태를 도시한다. 이 경우도, 실리콘 웨이퍼를 이용한 경우와 마찬가지로 유리 기판이나 세라믹 기판 상에 복수개의 모듈 회로 및 응력 완화층을 형성하고, 소정의 반도체 장치, 저항, 콘덴서 등을 탑재하고, 응력 완화층 상에 외부 접속 단자로 이루어지는 땜납 볼을 탑재하고, 또한 필요에 따라서 반도체 장치와 기판 사이를 수지로 충전한다. 그 후, 실리콘 웨이퍼의 다이싱과 마찬가지인 방법에 의해 각 모듈 부분을 개개로 잘라내어 원하는 반도체 장치를 얻는 것이 가능하다.
일반적으로, 열 팽창 계수의 차이로부터 반도체 장치(1)와 모듈 기판(2) 사이에는 언더필을 충전하여 접속 신뢰성을 향상시키는 것이 행해진다. 그러나, 사전에 언더필로 이루어지는 수지를 도포한 후, 반도체 장치를 탑재하여 접속하는 방법에서는 전극 사이의 접속을 확보하기 위해 탑재시에 반도체 장치에 압력을 가할 필요가 있다. 모듈 기판을 유리나 실리콘으로 구성하고, 각각을 다수개 집합 상태(웨이퍼 상태)에서 압력을 가하게 되면, 모듈 기판(유리, 실리콘)에 필요 이상의 강도가 요구되어 비용 상승으로 연결된다. 또한, 압력을 가하면서 언더필이 어느 정도 경화할 때까지의 시간을 기다려야만 하므로 제조 택트면에서도 바람직하지 않다. 따라서, 언더필을 사전에 도포하는 것이 아닌 반도체 장치를 탑재한 후, 모듈 기판과의 갭에 언더필을 충전하는 방법이 바람직하지만, 다수개 집합 상태(웨이퍼 상태)에서 복수개의 반도체 모듈에 언더필을 충전하는 것은 용이하지 않으며, 또한 탑재하는 반도체 장치가 갖는 전극이 협피치화한 경우에 언더필의 충전 자체가 곤란해진다. 그래서, 접속 신뢰성을 확보한 언더필을 필요로 하지 않는 반도체 모듈 구조를 도29 내지 도31에 도시한다.
도29는 반도체 장치(1)에 반도체 칩을, 모듈 기판(2)에 실리콘 기판을 이용한 구조이다. 그 외에는 도1 등과 마찬가지인 구성이다. 실리콘 기판과 반도체 칩은 모두 실리콘 상에 회로 형성을 행한 것이며, 그 열 팽창 계수는 동일하므로, 응력을 완화하기 위해 반도체 장치(1)와 모듈 기판(2) 사이에 수지(12)를 충전할 필요는 없다.
도30은 모듈 기판(2)에 유리 기판을 이용한 구조이지만, 열 팽창 계수의 차를 흡수하기 위해, 응력 완화층을 형성한 반도체 장치(1)를 탑재한 것이다. 그 밖에는 도1 등과 마찬가지인 구성이다. 도31은 응력 완화층을 형성한 반도체 장치의일예이다. 반도체 칩(100) 상에 응력 완화층(101)을 형성하고, 그 위를 반도체 칩(100)의 단자와 외부 접속 단자로 이루어지는 땜납 범프(103)를 전기적으로 접속하는 배선(102)이 형성되어 있다. 이 반도체 장치에 형성된 응력 완화층이 치수 변화를 흡수하여 접속 신뢰성을 향상시킬 수 있다.
도32는 모듈 기판(2)에 유리 기판을 이용한 구조이지만, 열 팽창 계수의 차를 흡수하기 위해, 응력 완화층을 또한 반도체 장치의 탑재 영역에도 형성한 것이다. 그 외에는 도1 등과 마찬가지인 구성이다. 도면에서는 유리 기판(2)에 형성된 절연막층(20) 상에 제1 응력 완화층을 형성하고, 그 위에 도1 등에 나타낸 프레임 형상의 제2 응력 완화층(10)을 형성하고 있다. 배선(3)이나 전극(8)은 제1 응력 완화층 상에 형성되어 있다.
이와 같이, 모듈 기판(2)에 실리콘 기판을 이용하여 반도체 장치(1)를 탑재한 경우나, 반도체 장치(1)에 응력 완화층을 형성하거나 모듈 기판(2)의 반도체 장치 탑재 영역에도 응력 완화층을 형성한 경우에 있어서는, 전자는 열 팽창 계수가 대략 동일한 것으로부터, 후자는 응력 완화층이 있는 것으로부터, 반도체 장치(1)와 모듈 기판(2) 사이에 수지를 충전할 필요는 없다.
그러나, 내습성이나 내충격성 등을 향상시키기 위해 수지를 충전할 필요도 있다. 응력을 완화하기 위해 사용하고 있던 종래의 수지에서는 반도체 장치 등의 범프 간격이 협피치가 되면, 반도체 장치(1)와 모듈 기판(2) 사이를 충분히 충전할 수 없다. 이것은 접합부에 발생하는 응력을 완화시키기 위해, 수지에 필러가 혼입되어 있기 때문이다. 그래서, 필러가 혼입되어 있지 않은 저탄성율의 재료를 수지에 사용하는 것으로 대응한다. 예를 들어, 겔형 수지나 응력 완화 재료를 이용한다. 이에 의해 수지의 유동성이 증가하므로, 반도체 장치(1)와 모듈 기판(2) 사이를 충분히 충전할 수 있다. 유동성이 증가하여, 반도체 장치의 탑재 영역 이외로도 확대된다고 해도, 본 반도체 모듈에서는 프레임 형상의 응력 완화층이 댐의 역할을 완수할 수도 있으므로 문제는 없다.
이상 설명한 바와 같이, 소정 두께 이상의 탄성 재료층을 통해 외부 접속 단자를 형성함으로써, 외부 접속 단자의 높이를 확보하면서 응력 완화할 수 있어, 외부 기판과의 접속 신뢰성이 우수한 반도체 모듈을 실현할 수 있다. 또한, 반도체 장치(1)와 외부 접속 단자(5)는 모듈 기판(2) 상에 형성된 배선(3)을 형성하는 것만으로 전기적으로 접속되므로, 모듈 기판의 상면에 반도체 장치를 탑재하고 또한 하면에 외부 접속 단자를 형성하는 모듈에서는 필요했던 상하간 접속을 위한 관통 구멍은 불필요하다. 금후의 배선 간격의 협피치화 등을 고려하면 관통 구멍에 의한 전기적 접속은 부적합하다. 예를 들어, 관통 구멍 직경을 미세화하면 고어스펙트 구조가 되지만, 이 경우, 종래와 같은 관통 구멍 내를 도금하는 것이 어려워진다. 미세 가공(펀칭)만을 생각하더라도 용이하지는 않다. 따라서, 배선(3)의 형성만으로 전기적 접속을 취하는 본 구조는 금후의 배선 간격의 협피치화에 매우 유효한 구조가 된다.
그러나, 실장 밀도를 향상시키기 위해 지금까지 설명한 구조에, 모듈 기판의 외부 접속 단자를 형성하지 않은 면측에 반도체 장치를 실장하고, 모듈 기판에 관통 구멍을 형성하여 외부 접속 단자와의 전기적 접속을 확보한 구조를 적용해도 좋다. 즉, 모듈 기판의 양면에 반도체 장치를 탑재하고, 외부 접속 단자를 갖는 측에 응력 완화층을 개재시킨 구조이다. 이 경우, 모듈 기판에는 빌드 업 기판이나 메탈을 내장한 메탈 코어 기판 등의 회로 기판을 이용하는 것이 바람직하다.
본 발명은 상기 실시예에 한정되는 것은 아니며, 그 취지를 일탈하지 않은 범위에서 다양하게 응용 가능하다. 예를 들어, 지금까지의 실시예에 있어서는 사전에 저탄성의 응력 완화층(10)을 반도체 모듈 부분에 형성한 예를 설명하였지만, 응력 완화층(10)은 반도체 모듈 부분뿐만 아니라 도27에 도시한 바와 같이 외부 기판(15)에 형성해도 좋다. 혹은 반도체 모듈과 외부 기판(15)의 양방에 마련하는 것도 가능하다.
계속해서, 반도체 장치 및 반도체 모듈의 제조 방법의 일 실시 형태로서, 금형을 이용하는 경우를 도33 내지 도44에 의해 설명한다.
도34는 도33에 도시한 응력 완화층(1004)이 부착된 실리콘 배선 기판의 제조 공정(제조 프로세스)을 개략적으로 정리한 본 발명에 따른 반도체 장치 및 반도체 모듈의 제조 방법의 일 실시 형태를 나타내는 플로우차트로써, 이하에서는 도34 내지 도44에 의해 도33에 있어서의 각 단계에 대해 설명하지만, 우선 도34 내지 도40에 의해 응력 완화층(1004)의 형성 방법에 대해 설명한다.
이 제조 방법의 실시 형태는 복수개의 반도체 칩을 동시에 회로 형성하는 것이다. 반도체 장치 및 반도체 모듈은 반도체 칩(1001)과 실리콘 배선 기판(1003)을 실장함으로써 완성되지만, 여기서는 반도체 칩(1001)으로서는 일반적인 것을 이용하기 때문에, 그 제조 공정은 설명을 생략한다. 또한, 돌기 형상 전극(1002) 및외부 접속 단자(1005)의 형성은 인쇄법이나 볼 전사법, 본딩 와이어 등의 어떠한 수법을 이용해도 좋으며, 그 수법이 한정되는 것은 아니다. 그리고, 돌기 형상 전극(1002)의 배치는 주변 배치, 격자형 배치, 갈짓자형 배치 등 어느 것이라도 좋으며, 특히 그 배치 방법에 한정되는 것은 아니다. 또한, 돌기 형상 전극(1002)의 재질도 한정되는 것은 아니다.
또한, 이 실리콘 배선 기판(1003) 상에 응력 완화층(1004)을 형성하는 수법으로서는 인쇄법, 주형법, 직접 묘화법이나 다른 기재 상에 응력 완화층을 형성하고, 이것을 전사 혹은 부착하는 방법 등이 있다. 여기에서는 금형 내의 캐비티부에 저탄성율 수지를 주형하는 경우인 것이다.
도35는 도34에서의 제조 공정의 일부의 설명도로써, 여기에서는 완화층 형성용 하부 금형을 사시도로 나타내고 있으며, 도35의 (a)는 전체도이고, 도35의 (b)는 도35의 (a)에서의 분단선 A-A로부터 본 부분 단면도이다. 또, 도면 부호 1020은 완화층 형성용 하부 금형, 부호 1021은 저탄성율 수지, 1022는 완화층 형성용 캐비티이다.
도35에 있어서, 완화층 형성용 하부 금형(1020)의 면 위에는 도35의 (b)에 도시한 바와 같이, 사각형 프레임 형상으로 복수의 완화층 형성용 캐비티(1022)가 마련되어 있고, 도35의 (a)에 도시하는 바와 같이, 완화층 형성용 하부 금형(1020)의 면 위에 저탄성율 수지(1021)를 소정의 방법으로 도포함으로써, 완화층 형성용 캐비티(1022)에 저탄성율 수지(1021)를 주입한다. 그 후, 남게 된 저탄성율 수지(1021)를 스키지 등(도시하지 않음)에 의해 제거한다.
도36은 도34에서의 제조 공정의 일부의 설명도로써, 절연층 부착의 실리콘 배선 기판(1030)을 완화층 형성용 하부 금형(1020)의 상방에 설치한 상태를 도시한 사시도이다. 또, 부호 1030은 절연층 부착의 실리콘 배선 기판이다.
도36에 있어서, 절연층 부착의 실리콘 배선 기판(1030)을 흡착 지그(도시하지 않음)에 의해 흡착하고, 완화층 형성용 하부 금형(1020)으로 이동한다. 그 후, 양자의 위치 맞춤을 행하여 실리콘 배선 기판(1030)을 강하시켜 완화층 형성용 하부 금형(1020) 상으로 밀착시킨다.
도37은 도34에서의 제조 공정의 일부의 설명도로써, 실리콘 배선 기판(1030)을 완화층 형성용 상부 금형으로 가압한 상태를 나타내는 사시도이다. 또, 부호 1040은 완화층 형성용 상부 금형이다.
도37에 있어서, 실리콘 배선 기판(1030)을 완화층 형성용 하부 금형(1020)에 설치한 후, 완화층 형성용 상부 금형(1040)을 완화층 형성용 하부 금형(1020) 상에 하강시키고(형 폐쇄), 이에 의해 실리콘 배선 기판(1030)을 가압, 가열하여 저탄성율 수지(1021)(도35, 도36)를 경화시킨다. 이 가열은 하부 금형(1020) 및 상부 금형(1040)에 마련되는 히터(도시하지 않음)에 의해 행해지지만, 이 때의 가열 방법으로서는 하부 금형(1020) 및 상부 금형(1040)을 항상 소정 온도로 가열한 상태로 해 두는 방법이나 형 폐쇄 후에 이들을 가열하는 방법 모두, 아무런 지장을 주지 않는 것은 물론이다.
응력 완화층(1004)을 형성하는 수지로서는, 폴리이미드 수지를 실리콘 수지로 변성한 0.1 내지 10 GPa 정도의 저탄성율의 수지가 좋다고 할 수 있다. 또, 이것은 일예로써, 고내열성이고 또한 저탄성율을 갖는 수지이면 좋으며, 응력 완화층(1004)을 형성하는 수지에 한정되는 것은 아니다.
도38은 도34에서의 제조 공정 일부의 설명도이다.
도38에 있어서, 소정 시간의 가공, 가열을 행하여 저탄성율 수지(1021)가 경화한 후, 완화층 형성용 상부 금형(1040)을 상방으로 이동시켜 형 개방한다.
도39는 제조 공정의 일부 설명도로써, 경화한 저탄성율 수지(1021)를 완화층 형성용 하부 금형(1020)으로부터 이형(離型)하는 과정을 도시한 사시도이다. 또, 부호 1050은 돌출 핀, 부호 1052는 고정부, 부호 1005는 응력 완화층 형성부이다.
도39의 (a)는 도38에 도시한 형 개방을 행한 후의 상태를 나타내고 있으며, 실리콘 배선 기판(1030)의 도시와는 반대측의 면에, 저탄성율 수지(1021)가 경화하여 응력 완화층(1004)이 형성되어 있다. 이와 같이 응력 완화층(1004)이 형성되어 있는 실리콘 배선 기판(1030)을 완화층 형성용 하부 금형(1020)으로부터 이형하는 것이지만, 완화층 형성용 하부 금형(1020)은 도39의 (b)에 도시하는 바와 같이, 돌출 핀(1050)을 갖고 있고, 이에 의해 실리콘 배선 기판(1030)을 완화층 형성용 하부 금형(1020)으로부터 이형할 수 있다.
즉, 완화층 형성용 하부 금형(1020)은 고정부(1051)에, 이 고정부(1051)에 대하여 완화층 형성용 하부 금형(1020)의 면에 수직인 방향(상하 방향)으로 이동 가능한 돌출 핀(1050)이 마련되어 있고, 이 돌출 핀(1050)은 각 완화층 형성용 캐비티(1022)(도35)의 내측에 마련되어 있으며, 환언하면 완화층 형성용 캐비티(1022)는 고정부(1051)에 형성되어 있으며, 돌출 핀(1050)은 완화층 형성용캐비티(1022)에 둘러싸여진 위치에 있다.
응력 완화층(1004)을 형성하는 도35 내지 도38에 도시한 과정에서는, 돌출 핀(1050) 상부면은 고정부(1051)의 상부면과 동일 면 내에 있지만, 응력 완화층(1004)이 형성된 실리콘 배선 기판(1030)을 완화층 형성용 하부 금형(1020)으로부터 이형할 때에는, 도39의 (b)에 도시하는 바와 같이 고정부(1051)에 대하여 돌출 핀(1050)을 밀어 올린다. 이에 의해, 실리콘 배선 기판(1030)이 돌출 핀(1050)에 의해 밀어 올려져, 응력 완화층(1004)이 완화층 형성용 캐비티(1022)로부터 제거된다. 이에 의해, 이형이 종료되어 복수의 응력 완화층(1004)이 형성되어 있는 실리콘 배선 기판(1030)을 얻을 수 있다.
도39의 (c)는 다른 구조의 완화층 형성용 하부 금형(1020)을 이용한 경우의 이형 공정을 나타내는 것이며, 완화층 형성용 캐비티(1022)가 형성되어 있는 도39의 (b)에서의 고정부(1051)에 상당하는 부분을 돌출부(1055)로 하고, 이 완화층 형성용 캐비티(1022)의 내측의 도39의 (b)에서의 돌출 핀(1050)에 상당하는 부분을 고정부(1052)로 하는 것으로, 고정부(1052)에 대하여 돌출부(1055)를 밀어 올림으로써, 이형하는 것도 가능하다. 이 경우, 돌출부(1055)를 밀어 올린 후, 실리콘 배선 기판(1030)을 이 돌출부(1055)로부터 제거하도록 한다.
도40의 (a)는 이상과 같이 하여 얻게 된 응력 완화층(1004)이 형성된 실리콘 배선 기판(1030)의 전체를 도시한 사시도 (a)이며, 도40의 (b)는 도40의 (a)의 분단선 A-A로부터 본 부분 단면 확대도이다.
도40의 (a), (b)에 도시하는 바와 같이, 실리콘 배선 기판(1030) 상에 액자형상의 응력 완화층(1004)이 복수 형성되어 있다. 이 방식에 의한 응력 완화층(1004)의 두께로서는 0.1 내지 0.8 ㎜가 양호하다고 할 수 있다.
여기에서, 응력 완화층(1004)의 두께는 배선 기판(1003) 상에 탑재되는 부품이 반도체 칩(1001)이라면, 이 반도체 칩(1001)의 두께에 돌기형 전극(1002)의 두께가 0.05 ㎜이면, 응력 완화층(1004)의 두께는 0.35 ㎜가 최소 두께가 된다. 이 배선 기판(1003)에 복수의 부품이 탑재되어 있다면, 그 부품 중에서 실장시의 높이가 가장 높은 것의 두께가 응력 완화층(1004)의 최소 두께가 되는 것은 물론이다. 즉, 배선 기판(1003)의 외형 크기의 대소에 관계 없이, 탑재 부품의 두께만으로 고려하면, 가장 두꺼운 부품의 두께가 응력 완화층(1004) 두께의 최소값을 결정한다. 또한, 배선 기판(1003)에 탑재하는 반도체 칩(1001)으로서는 0.1 내지 0.3 ㎜인 것이 통상 이용되므로, 응력 완화층(1004)은 돌기형 전극(1002)의 두께를 더하여, 두께 0.15 ㎜가 최소 두께라 할 수 있다.
한편, 응력 완화층(1004)을 구성하는 재료면로부터 보면, 다양한 실험 결과에 의해 저탄성율의 재료가 유효하고, 실온에 있어서, 0.1 내지 10 GPa의 탄성율을 갖는 것이 신뢰성이 있는 반도체 장치 및 반도체 모듈을 구성할 수 있다고 할 수 있다. 탄성율이 0.1 GPa보다도 작은 재료로 응력 완화층(1004)을 형성한 경우에는 MCM 그 자체의 중량을 지지하는 것이 곤란해지며, 사용할 때에 특성이 안정되지 않다고 하는 문제가 발생하기 쉽다. 또한, 10 GPa를 초과하는 재료로 응력 완화층(1004)을 형성한 경우에는 재료 자신의 내부 응력 때문에 배선 기판에 휨 등이 발생함으로써, 배선 형성시의 노광 공정에서의 핀 어긋남의 발생이나 배선 기판이 깨지는 등의 문제가 발생할 가능성이 있다고 할 수 있다.
다음에, 이상과 같이 해서 얻게 된 실리콘 배선 기판(1030)에 전기 배선을 형성하는 제조 공정에 대해, 도41 내지 도44에 의해 설명한다. 여기에서 도41 내지 도43은 도40의 (b)에서의 B부를 대상으로 하여 도시한 것이다.
도41은 도40에 도시한 실리콘 배선 기판(1030) 상에서의 금속 A층의 형성으로부터 전기 배선의 역 패턴의 형성까지의 제1 공정을 도시한 공정도이다.
≪금속층 A의 형성≫ [도41의 (a)] : 우선, 응력 완화층(1004)의 표면도 포함하여 실리콘 배선 기판(1030)의 전체면에, 전기 배선을 형성하기 위해, 금속 A층(1060)을 형성한다.
≪금속층 B의 형성≫ [도41의 (b)] : 다음에, 금속 A층(1060) 상의 전페면에 금속 B층(1061)을 형성한다. 금속 B층(1061)은 후공정에서 행하는 전기 도금을 실시할 때의 전기 공급층으로서 작용한다.
여기에서, 금속 A층(1060)과 금속 B층(1061)의 조합으로서는 금속 A층(1060)에 크롬을, 금속 B층(1061)에 구리를 각각 이용하여 형성했다. 이들의 형성 방법으로서는 스퍼터를 이용하는 것으로 하고, 그 두께를 여기에서는 금속 A층(1060)의 크롬으로 75 nm, 금속 B층(1061)의 구리로 0.5 ㎛로 하였다. 여기에서의 크롬의 기능은 그 상하에 위치하는 재질의 접착을 확보하는 데 있으며, 그 막 두께는 그들 접착을 유지하는 최저한이면 된다. 소요 두께는 스퍼터 에칭이나 스퍼타 조건, 크롬의 막질 등에 의해서도 다르다.
또, 이 실시 형태에서는 크롬 대신에 티탄이나 티탄/백금, 텅스텐 등을 이용하여도 지장을 초래하는 일은 없다. 또한, 형성 방법으로서 증착이나 무전해 구리 도금, CVD 등을 이용해도 좋다 이 때, 금속 B층(1061)이 두께는 후공정에서 행하는 전기 구리 도금 및 전기 니켈 도금을 행하였을 때에 막 두께 분포가 발생하지 않는 최소한도의 두께가 바람직하고, 도금 전처리로서 행하는 산 세척 등에서의 막 감소량도 고려한 다음, 막 두께 분포를 유발하지 않는 막 두께를 결정한다. 구리의 막 두께를 필요 이상으로 두껍게 한 경우, 예컨대 1 ㎛를 초과하는 구리 두께의 경우에는 스퍼터 시간이 길어져 생산 효율이 저하된다고 하는 과제도 있다. 또한, 후 공정에서 실시하는 금속 A층(1060)이나 금속 B층(1061)을 에칭 제거할 때에도 장시간이 걸려 생산 효율이 저하할 가능성이 있다.
≪레지스트 도포≫ [도41의 (c)] : 다음에, 전기 배선을 형성하기 위해, 감광성 레지스트(1062)를 스핀 코트법에 의해 소정 조건으로 금속 B층(1061)의 전체면에 도포한다.
≪배선 패턴 형성≫ [도41의 (d)] : 그 후, 포토리소그래피 기술을 이용함으로써(노광, 현상), 전기 배선을 형성하는 부분만으로 감광성 레지스트(1062)를 제거하여 금속 B층(1061)이 노출된 전기 배선의 역 패턴(1063)을 형성한다.
여기서, 응력 완화층(1004)의 두께는 실리콘 배선 기판(1030)에 탑재하는 반도체 칩(1001)(도1)을 포함하는 각 구성 부품의 높이에 따라서, 즉 어느 구성 부품도 이 응력 완화층(1004)보다도 상방으로 돌출하지 않도록 설정된다. 여기에서는 응력 완화층(1004)의 두께를 0.5 ㎜ 정도로 하였다. 이 때, 감광성 레지스트(1062)를 감광, 노광하는 노광 방식으로서는, 응력 완화층(1004)이 형성되어 있으므로 단차가 있고, 이 단차가 되는 경사면부에도 전기 배선(1006)을 형성할 필요가 있으므로, 레이저 광에 의한 직묘나 촛점 거리가 이동 가능한 노광기에 의해 역 패턴(1063)의 형성을 행하였다. 또한, 이러한 단차가 작은 경우에는, 밀착 방식의 노광 방식이라도 형성 가능한 것은 물론이다.
도42는 도41에 나타내는 제1 공정에 이어지는, 도41의 (d)에 도시한 상태에서의 후막의 금속 C층의 형성으로부터 상기 금속 A층 및 금속 B층을 에칭하기까지의 제2 공정을 도시한 공정도이다.
《후막 금속 C층 형성》 [도42의 (a)] : 금속 A층(1060), 금속 B층(1061) 및 전기 배선의 역 패턴(1063)을 이용하여 전기 도금을 행하고, 역 패턴(1063) 내에 금속 C층(1064)에 의한 반도체 칩 탑재용의 패드(1065) 및 외부 단자(1066)의 형성을 행한다. 금속 C층(1064)은 황산, 황산 구리 도금액을 이용하여, 계면 활성제에 의한 세정, 물 세척, 희황산에 의한 세정, 물 세척을 행한 후, 금속 A층(1060)과 금속 B층(1061)을 음극에 접속하고, 인을 함유하는 구리판을 양극에 접속한 전기 구리 도금에 의해 형성하였다.
《금속 D층 형성》 [도42의 (b)] : 또한, 반도체 칩 탑재용의 패드(1065) 및 외부 단자(1066)에서의 접합시의 땜납 확산을 방지하기 위해, 후막 금속 C층(1064) 상에 금속 D층(1067)을 형성하였다. 이 금속 D층(1067)은 금속 A층(1060)과 금속 B층(1061)을 음극에 접속하고, 니켈판을 양극에 접속함으로써, 전기 니켈 도금에 의해 형성했다. 이 전기 니켈 도금을 행하기 전에, 계면 활성제에 의한 세정, 물 세척, 희황산에 의한 세정, 물 세척을 행하면 양호한 막질의 전기 니켈 도금막을얻을 수 있는 경우가 있다.
또, 구리, 니켈 모두 전기 도금을 이용하여 도체를 형성하는 방법을 나타내었지만, 무전해 도금을 이용하는 것도 가능하다. 또한, 전기 배선은 구리 이외에 금 또는 은을 포함하는 것이어도 좋고, 땜납 확산 방지막은 니켈 합금이어도 좋다.
《레지스트 제거》 [도42의 (c)] : 감광성 레지스트로 이루어지는 전기 배선의 역 패턴(1063) 및 전기 도금의 전기 공급용에 이용한 금속 A층(1060)과 금속 B층(1061)을 에칭 처리에 의해 제거하는 것이지만, 감광성 레지스트는 레지스트 전용의 박리제를 이용하여 제거하였다.
《금속 A, B층 에칭》 [도42의 (d)] : 그 후, 금속 A층(1060)과 금속 B층(1061)을 에칭에 의해 제거했다. 이에 의해, 반도체 칩 탑재용의 패드(1065)와 외부 단자(1066)와 이들 사이를 접속하는 전기 배선(1006)을 얻을 수 있다. 금속 B층(1061)이 구리인 경우, 그 에칭에는 염화철, 알칼리계 에칭액 등의 종류가 사용되지만, 이 실시 형태에서는 황산/과산화수소수를 주성분으로 하는 에칭액을 이용하였다. 10초 이상의 에칭 시간이 없으면 제어가 곤란해져 실용적 관점에서는 불리하지만, 너무 오랜 시간 에칭을 행하면, 예컨대 5분을 초과하여 에칭하는 경우에는 사이드 에칭이 커지거나 택트가 길어진다고 하는 문제도 발생하기 때문에, 에칭액 및 에칭 조건은 적절히 실험에 의해 구하는 것이 좋다. 다음에, 금속 A층(1060)이 크롬인 경우, 그 에칭에는 본 실시 형태에서는 과망간산 칼륨과 메타규산을 주성분으로 하는 에칭액을 이용하였다.
도43은 도42에 나타내는 제2 공정에 계속되는, 도42의 (d)에 나타내는 상태에서의 전기 배선의 보호막 형성으로부터 외부 접속을 행하기 위한 땜납 볼 접합까지의 제3 공정을 나타내는 공정도이다.
《절연성 감광성 수지》 [도43의 (a)] : 도42의 (d)에 도시한 바와 같이 형성된 실리콘 배선 기판(1030)의 전체면에 보호막(1068)을 형성한다. 여기에서는, 이 보호막(1068)으로서 절연성의 감광성 수지를 이용하여 스핀 코팅법에 의해 실리콘 배선 기판(1030)의 전체면에 도포하였다.
《접속 단자부 형성》 [도43의 (b)] : 그 후, 포토리소그래피 기술을 이용하여(노광, 현상), 반도체 칩(1001)의 접합을 위한 단자(1065)와 외부 접속을 위한 단자(1066)를 형성하였다. 표면의 보호막(1068)으로서는 유기 재료뿐만 아니라 무기 재료를 이용하여도 아무런 지장이 없다.
《응력 완화층 부착 실리콘 배선 기판 완료》 [도43의 (c)] : 그리고, 이들 단자부(1065, 1066)의 표면에 금속 E층(1069)을 형성하고, 이것을 단자부(1065, 1066)의 표면으로 한다. 금속 E층(1069)은 외부 단자가 되는 땜납 재료와 니켈과의 습윤성이 양호해지는 금을 무전해금 도금에 의해 형성한다. 또, 땜납과 전기 니켈 도금과의 습윤성이 양호한 경우에는 이 금속 E층(1069)을 생략하여도 지장은 없다.
《외부 단자부 형성》 [도43의 (d)] : 그 후, 단자부(1065, 1066)에 플럭스와 함께 땜남 볼(1070)을 탑재하고 가열함으로써 땜남 볼(1070)을 접속하여, 돌기 형상 전극(1002)과 외부 접속 단자(1005)를 형성한다.
또, 돌기 형상 전극(1002)과 외부 접속 단자(1005)의 형성법은, 땜납볼(1070)을 이용하는 외에, 인쇄기를 이용하여 땜납 페이스트를 범프 패드(1065, 1066) 또는 그 위의 금속 E층(1069) 상에 인쇄 도포하고, 이것을 리플로우함으로써, 돌기 형상 전극(1002)과 외부 접속 단자(1005)를 형성하는 방법도 있다. 어떠한 방법에 있어서도 땜납 재료는 다양한 것을 선택하는 것이 가능해지며, 현시점에서 시장에 공급되어 있는 땜납 재료의 대부분이 사용 가능하다. 그 밖의 땜납 재료는 한정되지만, 도금 기술을 이용함으로써 땜납 범프(1002, 1005)를 형성하는 방법도 있다. 또한, 금이나 구리를 핵으로 한 볼을 사용한 범프나 도전 재료를 배합한 수지를 사용하여 형성한 범프를 사용해도 된다. 또한, 땜납 볼(1070)의 재질은 Sn과 Cu를 주성분으로 하고, 제3 성분으로서 Bi, Ag를 첨가한 것을 이용하였다.
이상과 같이, 제1 공정으로부터 제3 공정까지를 경유함으로써, 응력 완화층(1004) 부착의 실리콘 배선 기판(1030)을 복수개 일괄하여 형성할 수 있다.
도44의 (a)는 이상과 같이 하여 얻게 된 복수의 응력 완화층(1004)이 형성된 실리콘 배선 기판(1030)을 도시한 사시도로써, 이것을 예를 들어 다이싱 기술에 의해 응력 완화층(1004)마다 이 응력 완화층(1004)을 따라 잘라냄으로써, 도44의 (b)에 도시한 바와 같이, 개개의 응력 완화층 부착의 실리콘 배선 기판(1030)이 완성된 실장용 기판(1071)으로서 얻을 수 있다. 이 실장용 기판(1071)의 소정 위치에 반도체 칩(1001)을 탑재하여 접합함으로써, 반도체 장치나 반도체 모듈이 완성된다.
이 제조 방법에 의해, 실리콘 배선 기판(1030) 상의 전기 배선(1006)의 최소 배선 폭/최소 배선 간격은 10 ㎛/10 ㎛로 형성할 수 있다. 이에 의해, 종래 다층배선의 기판이 필요했던 것이 1층 혹은 2층 정도의 배선층으로 충분해져, 반도체 장치나 반도체 모듈의 박형화, 소형화가 용이해진다.
도45의 (a)는 본 발명에 의한 반도체 장치나 반도체 모듈의 제2 실시 형태의 전체 구성을 개략적으로 나타내는 사시도로써, 도45의 (b)는 도45의 (a)의 선 A-A에 따라 자른 단면도이며, 1009는 저탄성율 수지층이고, 앞서 나온 도면에 대응하는 부분에는 동일 부호를 붙여 중복하는 설명을 생략한다.
도45의 (a), (b)에 있어서, 본 실시 형태는 실리콘 배선 기판(1030) 상에서의 응력 완화층(1004)보다도 내측 전체면에도 저탄성율 수지층(1009)이 형성된 구조를 이루는 것이다. 이 저탄성율 수지층(1009) 상으로부터 응력 완화층(1004) 상에 걸쳐 전기 배선(1006)이 형성되어 있다.
또, 이 대신에 실리콘 배선 기판(1030) 상에서의 응력 완화층(1004)보다도 내측에 있어서, 돌기 형상 전극(1002)이 마련되어 있는 영역에만 저탄성율 수지층을 형성하도록 해도 좋다. 이 제2 실시 형태에서는 적어도 이 돌기 형상 전극(1002)이 마련되어 있는 영역을 포함하도록 저탄성율 수지층이 형성되는 것이다.
이 실시 형태도 앞서 설명한 제1 실시 형태의 제조 방법과 마찬가지인 방법으로 제조할 수 있다. 단, 이 때 이용하는 금형의 구조는 다소 상이하다. 이것을 도46에 의해 설명한다.
도46의 (a)는 완화층 형성용 하부 금형(1020')의 전체를 개략적으로 도시한 사시도로써, 도46의 (b)는 도46의 (a)의 선 A-A를 따라서 잘라 본 부분 단면 확대도이고, 제1 실시 형태에서의 도35에 대응하는 도면이다. 여기에서, 부호 1023은 수지층 형성부이고, 도35, 도39의 (b)에 대응하는 부분에는 동일 부호를 부여하고 있다.
도46의 (b)에 있어서, 도35의 (b)와 마찬가지로 완화층 형성용 하부 금형(1020')의 고정부(1051)에 액자 형상의 완화층 형성용 캐비티(1022)가 복수 형성되어 있으나, 또한 이 완화층 형성용 캐비티(1022)로 둘러싸인 영역 내 전체에 수지층 형성부(1023)가 형성되어 있다.
이 수지층 형성부(1023)의 형성 방법으로서는, 저탄성율 수지층(1009)이나 응력 완화층(1004)을 형성할 때에는, 돌출 핀(1050)의 상면이 고정부(1051)의 상면을 포함하는 면보다도 소정 거리만큼[즉, 도45의 (b)에서의 대략 저탄성율 수지층의 두께분) 들어가도록, 고정부(1051)에 대하여 돌출 핀(1050)을 위치 설정한다.
이러한 완화층 형성용 하부 금형(1020')에, 앞서 설명한 도34의 저탄성율 수지의 도포 및 스키지 등에 의한 수지의 잉여분 제거의 처리를 하면, 도46의 (b)에 도시한 바와 같이, 완화층 형성용 캐비티(1022)와 수지층 형성부(1023)에 저탄성율 수지(1021)가 충전되고, 도34에 도시한 제조 프로세스에 의해 도45에 도시한 저탄성율 수지층(1009)을 갖는 반도체 장치나 반도체 모듈을 얻을 수 있다.
또, 완화층 형성용 하부 금형(1020')을 도39의 (c)에 도시한 바와 같은 이형이 가능한 구성으로 하는 것도 가능하다.
이 실시 형태에 따르면, 실리콘 배선 기판(1030)의 표면 전체면에, 응력 완화층(1004)도 포함하여 저탄성율의 수지층이 형성되므로, 이러한 수지층에 의해 사용 환경의 변화로 발생하는 응력을 저감하는 효과가 있다. 그리고, 이와 같이 표면 전체면에 수지층이 있으므로, 반도체 칩(1001) 등의 탑재 부품과 배선 기판(1003) 사이의 선 팽창 계수의 차에 의해 응력이 발생하여도 이것이 저탄성율 수지층(1009)에서 흡수되므로, 기판의 기재로서 실리콘재뿐만 아니라 유기 재료 혹은 무기 재료도 사용할 수 있고, 이로써 기판의 저비용화를 실현할 수 있다고 하는 효과가 있다. 반도체 칩을 탑재하는 영역, 즉 돌기 형상 전극(1002)을 마련한 영역에만 저탄성율 수지층(1009)을 마련한 경우도, 상기와 마찬가지인 효과를 얻을 수 있다. 이 경우에는, 도46의 (a)에 도시한 완화층 형성용 하부 금형(1020')에서는 수지층 형성부(1023)로서 돌출 핀(1050)의 상면 일부에 오목부가 마련되게 된다.
도47의 (a)는 본 발명에 의한 반도체 장치 및 반도체 모듈의 제3 실시 형태의 전체를 도시한 평면도로서, 도47의 (b)는 도47의 (a)의 선 A-A를 따라 자른 단면도이다. 여기에서, 부호 1004a 내지 1004d는 응력 완화층이고, 앞서 나온 도면에 대응하는 부분에는 동일 부호를 붙여 중복하는 설명을 생략한다.
앞서 설명한 실시 형태에서는 배선 기판(1003)의 주변 전체에 걸쳐 1개의 연속된 응력 완화층(1004)을 마련한 것이지만, 이 제3 실시 형태는 배선 기판(1003)의 주변 전체에 걸쳐 복수의 응력 완화층(1004a 내지 1004d)을 마련한 것이다. 여기에서는 방형 형상의 배선 기판(1003)의 각각의 변에 1개씩 동일 길이의 응력 완화층을 마련하고 있지만, 변 길이에 따라서 그곳에 마련하는 응력 완화층의 길이를 다르게 해도 좋고, 또한 변 길이에 따라서 2 이상의 응력 완화층의 갯수를 달리해도 좋다. 따라서, 배선 기판(1003)이 직사각 형상을 이루는 경우에는 변에서의 응력 완화층의 갯수나 길이를 변의 길이에 따른 것으로 할 수 있다.
이 제3 실시 형태에 있어서도, 도45에 나타낸 제2 실시 형태와 마찬가지로 배선 기판(1003) 상의 응력 완화층(1004a 내지 1004d) 이외의 영역[적어도 응력 완화층(1004a 내지 1004d)으로 둘러싸이는 영역 내]에, 저탄성율 수지층(1009)(도45)을 마련하도록 해도 좋다.
도48은 도47에 도시한 반도체 장치나 반도체 모듈의 실시 형태의 제조에 이용되는 완화층 형성용 하부 금형(1020')을 나타내는 부분 단면 확대도로써, 앞서 나온 도면에 대응하는 부분에는 동일 부호를 부여하고 있다.
도48에 있어서, 완화층 형성용 하부 금형(1020")의 고정부(1051)에, 도47의 (a)에 도시한 응력 완화층(1004a 내지 1004d)의 배열에 대응한 배열로, 복수의 완화층 형성용 캐비티(1022)가 폐로 형상으로 배열하여 마련되어 있으며, 그 이외의 구성은 도35에 도시한 제1 실시 형태에서의 완화층 형성용 하부 금형(1020)과 마찬가지이며, 도34에 도시한 제조 프로세스에 의해, 도47에 도시한 반도체 장치나 반도체 모듈을 얻을 수 있다.
또, 완화층 형성용 하부 금형(1020")을 도39의 (c)에 도시한 바와 같은 이형이 가능한 구성으로 할 수도 있다.
또한, 상기와 같이 도47에 있어서 배선 기판(1003) 상의 응력 완화층(1004a 내지 1004d) 이외의 영역[즉, 적어도 응력 완화층(1004a 내지 1004d)으로 둘러싸이는 영역 내]에, 저탄성율 수지층(1009)(도45)을 마련하는 경우에는, 도48에 도시한완화층 형성용 하부 금형(1020")에 있어서, 도46의 (b)에 도시한 바와 같은 수지층 형성부(1023)를, 혹은 상기와 같이 돌출 핀(1050)의 상면 일부에 오목부를 마련하는 것도 물론이다.
이상 구성의 제3 실시 형태에서는, 배선 기판(1003)의 주변에 복수의 응력 완화층을 마련하는 것이므로, 앞의 실시 형태의 응력 완화층이 분할된 형태로 마련되어 있게 되어 각 응력 완화층이 서로 독립적으로 작용하게 되며, 각 응력 완화층은 다른 응력 완화층에 구속되지 않고 작용하게 되므로, 응력 저감 효과가 더욱 향상되게 된다.
또한, 상기 제2, 제3 실시 형태에 있어서도, 금형을 이용하여 응력 완화층을 형성하는 것이고, 금형을 이용하였을 때의 응력 완화층에 대한 효과는 상기 제1 실시 형태와 마찬가지인 것은 물론이다.
도49는 반도체 칩(1001)을 배선 기판(1003) 상에 탑재한 상기 각각의 실시 형태의 반도체 장치 및 반도체 모듈에 대하여, 이것을 머더 보드에 실장하였을 때의 접속 부분의 신뢰성을 확보하는 데 필요한 응력 완화층의 두께을 도시한 도면으로써, 횡축은 반도체 장치나 반도체 모듈의 중심부로부터의 거리를 도시한 것이다. 또, 동일 반도체 장치나 반도체 모듈의 형태에서도 탄성율이 낮은 재료를 이용한 경우에는 응력 완화층의 두께를 얇게 하여도, 접속 신뢰성의 확보가 가능함으로써, 도49에서는 탄성율을 고려한 두께의 허용 범위를 나타내고 있다.
도49로부터 명백한 바와 같이, 반도체 장치나 반도체 모듈의 중심부로부터의 거리가 길어질수록, 접속의 신뢰성을 확보하기 위해서는 응력 완화층을 두껍게 할 필요가 있다. 예컨대, 반도체 장치나 반도체 모듈의 중심부로부터의 거리가 28 ㎜ 정도인 경우, 응력 완화층의 두께는 약 800 ㎛ 정도 필요하게 된다. 이것을 만족시키지 못하는 두께의 경우에는 응력을 완화할 수 없고, 이것을 초과하는 경우에는 배선 기판에 왜곡을 부여해 기재의 파손이나 수지층의 균열, 박리 등이 발생할 가능성이 있다.
한편, 반도체 장치나 반도체 모듈의 중심부로부터의 거리가 짧은, 예를 들어 2 ㎜ 전후로 작으면 응력 완화층을 없앤다고 해도, 반도체 장치나 반도체 모듈과 이것을 실장하는 머더 보드 사이에서 발생하는 열 응력은 배선 기판(1003)이 갖는 절연층(도시하지 않음)에 의해 완화되는 경우도 이론상에서는 가능하다. 단, 반도체 장치나 반도체 모듈을 머더 보드에 실장한 경우에 있어서, 배선 기판(1003)에 탑재하는 복수의 부품이 머더 보드에 접촉하지 않는 높이를 확보하는 수단이, 별도로 필요하게 됨은 물론이다. 따라서, 반도체 장치나 반도체 모듈의 중심부로부터의 거리를 28 ㎜까지인 것을 대상으로 하면, 응력 완화의 관점에서 최대 약 800 ㎛ 정도의 두께가 응력 완화층에 필요해진다. 또한, 응력 완화층의 형상은 사다리꼴 형상이고, 단면은 사다리꼴 형상으로써 배선 기판(1003)에 대하여 경사지는 경사면 부분(1007)을 갖지만, 그 경사 구배를 최적화함으로써, 전기 배선(1006)의 단선을 억제하는 것이 가능해진다. 평균 구배는 5 내지 45 %(경사 각도를 θ라 하면, tanθ = 0.05 내지 0.45) 정도가 바람직하다. 5 %를 하회하는 경사 구배의 경우에는 경사면부(1007)가 너무 길어져 원하는 막 두께의 응력 완화층을 얻을 수 없다. 예를 들어, 평균 구배가 3 %일 때, 두께 100 ㎛로 하기 위해서는 3 ㎜ 초과의 수평거리가 필요하게 되고, 좌우 엣지부를 일치시키면 대략 7 ㎜가 되어야 하므로, 원하는 막 두께를 얻을 수 없게 된다. 한편, 경사 구배가 45 % 초과인 경우, 수평 거리의 점에서는 문제가 없지만, 반대로 급구배가 되므로, 배선 형성시에 충분한 노광을 할 수 없는 위험성이 높다. 특히, 도금 레지스트 부착이나 노광 및 현상 공정에서의 프로세스 마진이 없어, 특별한 기능 또는 기술이 필요해진다. 또한 경사 구배가 큰 경우에는, 이른바 응력 집중 효과가 작용하여 그 엣지부에 응력이 집중하고, 그 결과로서 엣지부에서 전기 배선(1006)의 단선이 발생하기 쉬워지는 경향이 나타나 배선 구조에 특별한 고안이 필요해지는 것을 고려할 수 있다.
이상과 같이, 모듈 크기가 커질수록 응력 완화층을 두껍게 할 필요가 있고, 또한 응력 완화층의 경사면부(1007)의 구배도 어느 정도 규정하는 것이 필요해진다.
이와 같은 응력 완화층을 형성하는 방식으로는, 마스크를 이용한 인쇄 방식에 의한 형성 방법, 디스펜서 등을 이용한 직묘 방식에 의한 형성 방법, 포토리소그래피 방식에 의한 형성 방법, 금형을 이용한 형성 방법 등을 고려할 수 있다.
여기서는, 두꺼운 응력 완화층을 형성하는 것을 목적으로 하고 있으므로, 마스트를 이용한 인쇄법에서는, 1회로 두껍게 인쇄해도 50 내지 80 ㎛ 정도이고, 두께 0.1 ㎜ 이상을 1회 인쇄에 의해 확보하기는 곤란하며, 복수회의 인쇄를 반복하여 소정의 두께를 확보할 필요가 있다. 이 때문에, 인쇄 위치의 정밀도 편차나 응력 완화층의 경사면부(1007)의 형상도 일정하지 않고, 전기 배선(1006)을 형성하는 면에서도 문제가 발생하기 쉽다고 생각할 수 있다. 또한, 인쇄 후의 응력 완화층은 1회마다 경화하고, 이를 반복하게 되므로 형성 공정에서의 작업 시간이 길어져 고비용화가 될 가능성이 있다.
또한, 직묘 방식에 의한 형성에서는 묘화 시간이 길어지는 것이나 응력 완화층의 형상이 동일 형상으로 되기 어려운 등의 문제가 발생할 우려가 있으며, 포토리소그래피 방식에 의한 형성에서는 노광 광원이나 두께가 두꺼운 것을 노광하므로, 한번에 소정 두께를 노광하기는 어렵다. 또한, 경사면부(1007)를 소정의 구배로 형성하는 것도 곤란하다고 생각된다.
한편, 금형을 이용한 방식에 있어서는 완화층 형성용 캐비티(1022)의 형상을 소정의 두께 및 경사면의 구배를 규정하여 캐비티 가공을 행함으로써, 형상의 동일화가 가능해지는 효과가 있다. 또한, 두께 응력 완화층을 1회의 형성 공정으로 형성할 수 있어 저비용화가 도모되는 효과가 있다. 또한, 캐비티에 의해 응력 완화층을 형성하므로, 응력 완화층의 두께나 경사면부(1007)의 구배를 자유롭게 설계할 수 있는 효과가 있다.
그리고, 캐비티의 가공 표면을 평활화함으로써, 이 표면이 전사되는 응력 완화층의 표면도 평활화하는 것이 용이해지는 효과가 있다. 이것은 전기 배선(1006)을 응력 완화층의 표면에 형성하는 전기 배선 형성시의 문제를 저감할 수 있는 효과가 있다. 이에 의해, 높은 신뢰성의 배선 기판(1003)을 제조할 수 있는 효과가 있다.
또, 이상의 각 실시 형태에서는 반도체 칩을 배선 기판(1003) 상에 1개 설치한 경우를 설명하였지만, 복수개 설치해도 마찬가지인 효과가 있는 것은 물론이다.
본 발명에 따르면, 외부 기판과의 접속 신뢰성이 우수한 생산 효율이 좋은 반도체 모듈을 실현하는 데 있다.

Claims (29)

  1. 배선이 형성된 배선 기판과,
    상기 배선 기판에 형성된 배선과 전기적으로 접속된 반도체 장치와,
    상기 배선 기판의 상기 반도체 장치를 실장한 측에 배치되고, 상기 배선과 전기적으로 접속된 외부와의 접속 부분으로 이루어지는 외부 접속 단자를 구비하고,
    상기 배선 기판과 상기 외부 접속 단자 사이에 상기 반도체 장치의 두께보다도 두꺼운 절연 수지층을 형성한 것을 특징으로 하는 반도체 모듈.
  2. 배선이 형성된 배선 기판과,
    상기 배선 기판에 형성된 배선과 전기적으로 접속된 반도체 장치와,
    상기 배선 기판의 상기 반도체 장치를 실장한 측에 형성된, 그 실장면에 대하여 소정의 경사를 갖는 경사 부분과 외부와의 접속 부분으로 이루어지는 외부 접속 단자를 배치하는 평탄한 평탄 부분을 갖는 절연 수지층을 구비하고,
    상기 절연 수지층의 경사 부분에 상기 배선의 일부를 형성하여 상기 배선과 상기 외부 접속 단자를 전기적으로 접속하도록 구성한 것을 특징으로 하는 반도체 모듈.
  3. 제1항 또는 제2항에 있어서, 상기 절연 수지층을 마스크 인쇄에 의해 형성한것을 특징으로 하는 반도체 모듈.
  4. 배선이 형성된 배선 기판과,
    상기 배선 기판에 형성된 배선과 전기적으로 접속된 반도체 장치와,
    상기 배선 기판의 상기 반도체 장치를 실장한 측에 마스크 인쇄에 의해 형성된 절연 수지층과,
    상기 절연 수지층 위에 상기 배선과 전기적으로 접속된 외부와의 접속 부분으로 이루어지는 외부 접속 단자를 구비한 것을 특징으로 하는 반도체 모듈.
  5. 제1항 또는 제2항에 있어서, 상기 절연 수지층의 형상이 상기 반도체 장치를 둘러싸는 형상인 것을 특징으로 하는 반도체 모듈.
  6. 제5항에 있어서, 상기 절연 수지층의 형상이 프레임 형상인 것을 특징으로 하는 반도체 모듈.
  7. 제5항에 있어서, 상기 절연 수지층의 외주측의 경사보다도 내주측의 경사가 완만한 것을 특징으로 하는 반도체 모듈.
  8. 제1항에 있어서, 상기 절연 수지층이 복수개의 절연 수지층을 이용하여 상기 반도체 장치를 둘러싸도록 배치함으로써 구성된 것을 특징으로 하는 반도체 모듈.
  9. 제1항에 있어서, 상기 배선 기판이 실리콘 기판 혹은 유리 기판인 것을 특징으로 하는 반도체 모듈.
  10. 제1항에 있어서, 상기 절연 수지층이 0.1 GPa 내지 1O GPa의 탄성율을 갖는 절연 재료로 구성된 것을 특징으로 하는 반도체 모듈.
  11. 제1항에 있어서, 상기 절연 수지층의 막 두께가 10 ㎛ 내지 350 ㎛인 것을 특징으로 하는 반도체 모듈.
  12. 제1항에 있어서, 상기 반도체 장치가 반도체 칩, CSP, BGA, 웨이퍼 레벨 CSP 중 어느 하나인 것을 특징으로 하는 반도체 모듈.
  13. 제1항에 있어서, 상기 반도체 장치의 실장면으로부터 상기 반도체 장치의 이면까지의 높이보다도 상기 절연 수지층의 두께와 상기 외부 접속 단자의 높이와의 합이 큰 것을 특징으로 하는 반도체 모듈.
  14. 제1항에 있어서, 상기 반도체 장치의 실장면으로부터 상기 반도체 장치의 이면까지의 높이와, 상기 절연 수지층의 두께와 상기 외부 접속 단자의 높이와의 합이 대략 동일한 것을 특징으로 하는 반도체 모듈.
  15. 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 범프를 통해 전기적으로 접속된 반도체 장치와, 상기 배선과 전기적으로 접속된 외부와의 접속 부분으로 이루어지는 외부 접속 단자를 구비하고, 언더필을 이용하지 않고서 상기 반도체 장치를 상기 배선 기판에 실장하는 반도체 모듈에 있어서,
    상기 반도체 장치를 반도체 칩으로 구성하고, 상기 배선 기판을 실리콘 기판으로 구성한 것을 특징으로 하는 반도체 모듈.
  16. 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 범프를 통해 전기적으로 접속된 반도체 장치와, 상기 배선과 전기적으로 접속된 외부와의 접속 부분으로 이루어지는 외부 접속 단자를 구비하고, 언더필을 이용하지 않고서 상기 반도체 장치를 상기 배선 기판에 실장하는 반도체 모듈에 있어서,
    상기 반도체 장치가 갖는 반도체 칩과 범프 사이에 절연 수지층을 형성한 것을 특징으로 하는 반도체 모듈.
  17. 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 범프를 통해 전기적으로 접속된 반도체 장치와, 상기 배선과 전기적으로 접속된 외부와의 접속 부분으로 이루어지는 외부 접속 단자를 구비하고, 언더필을 이용하지 않고서 상기 반도체 장치를 상기 배선 기판에 실장하는 반도체 모듈에 있어서,
    상기 반도체 장치가 갖는 범프와 접속하는 배선과 상기 배선 기판 사이에 절연 수지층을 형성한 것을 특징으로 하는 반도체 모듈.
  18. 제16항에 있어서, 상기 절연 수지층이 0.1 GPa 내지 1O GPa의 탄성율을 갖는 절연 재료로 구성된 것을 특징으로 하는 반도체 모듈.
  19. 제16항에 있어서, 상기 절연 수지층의 막 두께가 10 ㎛ 내지 350 ㎛인 것을 특징으로 하는 반도체 모듈.
  20. 제16항에 있어서, 상기 절연 수지층을 마스크 인쇄에 의해 형성한 것을 특징으로 하는 반도체 모듈.
  21. 제16항에 있어서, 상기 외부 접속 단자가 상기 배선 기판의 상기 반도체 장치를 실장한 측에 형성된 그 실장면에 대하여 소정의 경사를 갖는 경사 부분과 상기 외부 접속 단자를 배치하는 대략 평탄한 평탄 부분을 갖는 제2 절연 수지층 상에 형성된 것을 특징으로 하는 반도체 모듈.
  22. 배선이 형성된 배선 기판과, 상기 배선 기판에 형성된 배선과 범프를 통해 전기적으로 접속된 반도체 장치와, 상기 배선 기판과 상기 반도체 장치 사이에 충전하는 충전 재료를 구비하고, 그 충전 재료가 충전재를 포함하지 않은 재료에 의해 구성되는 것을 특징으로 하는 실장 구조체.
  23. 청구항 1에 기재된 반도체 모듈을 실장하는 외부 기판에 열전도 재료층을 형성하고, 상기 반도체 모듈이 갖는 반도체 장치와 상기 열전도 재료층을 접속한 것을 특징으로 하는 실장 구조체.
  24. 제1항에 있어서, 상기 반도체 장치와 상기 회로 기판을 각각 접속하는 금속 부재를 구비한 것을 특징으로 하는 반도체 모듈.
  25. 제1항에 있어서, 상기 반도체 장치를 상기 배선 기판에 다이본딩하여 접속하고, 상기 반도체 장치와 상기 배선 기판에 형성된 배선을 와이어본딩에 의해 전기적으로 접속하는 것을 특징으로 하는 반도체 모듈.
  26. 배선을 형성한 배선 기판과, 상기 배선 기판에 형성된 배선과 전기적으로 접속하는 반도체 장치와, 상기 반도체 장치를 덮는 절연 재료와, 그 절연 재료 상에 형성된 배선과 외부와의 접속 부분으로 이루어지는 외부 접속 전극을 구비한 것을 특징으로 하는 반도체 모듈.
  27. 제26항에 있어서, 상기 반도체 장치와 외부 접속 단자 사이에 있는 절연 재료 중에 중간판을 마련한 것을 특징으로 하는 반도체 모듈.
  28. 기판과, 상기 기판의 제1 영역에 형성된 제1 절연층과, 상기 기판의 제2 영역에 실장되는 반도체 칩과, 상기 제1 절연층 상에 형성된 외부 접속 단자와, 상기 반도체 칩의 전극과 상기 외부 접속 단자를 전기적으로 접속하는 배선을 포함하는 반도체 모듈에 있어서,
    상기 제1 절연층은 상기 반도체 모듈과 상기 반도체 모듈을 실장하는 다른 기판과의 사이에 발생하는 응력을 완화하고, 또한 금형을 이용하여 형성된 것을 특징으로 하는 반도체 모듈.
  29. 제28항에 있어서, 제1 절연층은 상기 기판의 주연부에 형성되어 있는 것을 특징으로 하는 반도체 모듈.
KR10-2001-0049729A 2000-12-25 2001-08-18 반도체 모듈 KR100448952B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000396904 2000-12-25
JPJP-P-2000-00396904 2000-12-25
JPJP-P-2001-00140120 2001-05-10
JP2001140120 2001-05-10

Publications (2)

Publication Number Publication Date
KR20020052223A KR20020052223A (ko) 2002-07-03
KR100448952B1 true KR100448952B1 (ko) 2004-09-18

Family

ID=26606782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0049729A KR100448952B1 (ko) 2000-12-25 2001-08-18 반도체 모듈

Country Status (3)

Country Link
US (1) US7002250B2 (ko)
KR (1) KR100448952B1 (ko)
TW (1) TW574752B (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6657311B1 (en) * 2002-05-16 2003-12-02 Texas Instruments Incorporated Heat dissipating flip-chip ball grid array
US6790758B2 (en) * 2002-11-25 2004-09-14 Silicon Integrated Systems Corp. Method for fabricating conductive bumps and substrate with metal bumps for flip chip packaging
US6867488B2 (en) * 2002-11-26 2005-03-15 Lsi Logic Corporation Thick metal top layer
KR20040069513A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
DE10345395B4 (de) 2003-09-30 2006-09-14 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
DE102004010396A1 (de) * 2004-03-03 2005-09-29 Infineon Technologies Ag Sende-/Empfangsfilter und ein Verfahren zum Herstellen desselben
JP2006005101A (ja) * 2004-06-16 2006-01-05 Rohm Co Ltd 半導体装置
KR101357765B1 (ko) 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
JP4055015B2 (ja) * 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法
JP4419926B2 (ja) * 2005-07-14 2010-02-24 セイコーエプソン株式会社 半導体装置
JP2007081107A (ja) * 2005-09-14 2007-03-29 Elpida Memory Inc 半導体装置及びその製造方法
US7345353B2 (en) * 2005-12-30 2008-03-18 International Business Machines Corporation Silicon carrier having increased flexibility
JP4773864B2 (ja) * 2006-04-12 2011-09-14 パナソニック株式会社 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US20080061448A1 (en) * 2006-09-12 2008-03-13 International Business Machines Corporation System and method for thermal expansion pre-compensated package substrate
GB2444775B (en) * 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
US20090104566A1 (en) * 2007-10-19 2009-04-23 International Business Machines Corporation Process of multiple exposures with spin castable film
US20090236647A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Semiconductor device with capacitor
DE102008048420A1 (de) * 2008-06-27 2010-01-28 Qimonda Ag Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
US8637983B2 (en) * 2008-12-19 2014-01-28 Ati Technologies Ulc Face-to-face (F2F) hybrid structure for an integrated circuit
US9888568B2 (en) * 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
TW201352092A (zh) 2012-03-28 2013-12-16 Fujikura Ltd 配線基板
US9269872B1 (en) * 2012-09-13 2016-02-23 Amkor Technology, Inc. Molded electronic package geometry to control warpage and die stress
US9018757B2 (en) * 2013-07-16 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bump structures over wide metal pad
KR102165264B1 (ko) * 2013-10-10 2020-10-13 삼성전자 주식회사 아연 입자를 함유하는 비전도성 폴리머 막, 비전도성 폴리머 페이스트, 이들을 포함하는 반도체 패키지, 및 반도체 패키지의 제조 방법
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9842818B2 (en) * 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
CN107564877A (zh) * 2016-06-30 2018-01-09 华邦电子股份有限公司 半导体元件封装体及半导体元件封装制程
TWI602250B (zh) * 2016-06-30 2017-10-11 華邦電子股份有限公司 半導體元件封裝製程
JP6672108B2 (ja) * 2016-08-12 2020-03-25 株式会社フジクラ 配線基板及び当該配線基板の製造方法
JP7413102B2 (ja) * 2020-03-17 2024-01-15 キオクシア株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025624A (ko) * 1996-10-04 1998-07-15 황인길 볼 그리드 어레이 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650918A (en) * 1993-11-25 1997-07-22 Nec Corporation Semiconductor device capable of preventing occurrence of a shearing stress
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
JP2861965B2 (ja) * 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
US5986334A (en) * 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
JPH1140702A (ja) * 1997-07-23 1999-02-12 Nec Corp 半導体素子実装用基板、および半導体装置の製造方法
FR2769389B1 (fr) * 1997-10-07 2000-01-28 Rue Cartes Et Systemes De Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d'une telle carte
JP2000031207A (ja) * 1998-07-10 2000-01-28 Japan Radio Co Ltd フリップチップ実装基板およびフリップチップの実装方法
JP3832102B2 (ja) * 1998-08-10 2006-10-11 ソニー株式会社 半導体装置の製造方法
US6242932B1 (en) * 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
JP4337237B2 (ja) * 2000-05-30 2009-09-30 パナソニック電工株式会社 半導体リレー
JP2003204015A (ja) * 2002-01-10 2003-07-18 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025624A (ko) * 1996-10-04 1998-07-15 황인길 볼 그리드 어레이 반도체 패키지

Also Published As

Publication number Publication date
US20020079575A1 (en) 2002-06-27
KR20020052223A (ko) 2002-07-03
US7002250B2 (en) 2006-02-21
TW574752B (en) 2004-02-01

Similar Documents

Publication Publication Date Title
KR100448952B1 (ko) 반도체 모듈
KR100430203B1 (ko) 반도체 장치 및 그 제조 방법
KR100414383B1 (ko) 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
US8508050B2 (en) Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
KR100393363B1 (ko) 반도체 장치 및 그 제조 방법
JP4418833B2 (ja) 回路基板の製造方法
JP4045083B2 (ja) 半導体モジュールおよび実装構造体
WO2010067610A1 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
US9966323B2 (en) Semiconductor device
US11521918B2 (en) Semiconductor device having component mounted on connection bar and lead on top side of lead frame and method of manufacturing semiconductor device thereof
US5920126A (en) Semiconductor device including a flip-chip substrate
TWM512216U (zh) 半導體基板結構與半導體封裝結構
JP5272922B2 (ja) 半導体装置及びその製造方法
KR100393864B1 (ko) 반도체 장치
JP2002016178A (ja) 半導体装置およびその製造方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
JP2003179183A (ja) 半導体装置およびその製造方法
JP2002016198A (ja) 半導体装置
JP2011071542A (ja) 半導体装置の製造方法および半導体装置
JP2020077696A (ja) 配線基板、及びそれを用いた半導体装置
JP3452043B2 (ja) 半導体装置およびその製造方法
JP3943037B2 (ja) 半導体装置の製造方法
JP3399455B2 (ja) 半導体装置
JP4364074B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090824

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee