JP4055015B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4055015B2
JP4055015B2 JP2005107315A JP2005107315A JP4055015B2 JP 4055015 B2 JP4055015 B2 JP 4055015B2 JP 2005107315 A JP2005107315 A JP 2005107315A JP 2005107315 A JP2005107315 A JP 2005107315A JP 4055015 B2 JP4055015 B2 JP 4055015B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating layer
manufacturing
groove
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005107315A
Other languages
English (en)
Other versions
JP2006287095A (ja
Inventor
輝直 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005107315A priority Critical patent/JP4055015B2/ja
Priority to US11/396,963 priority patent/US7462937B2/en
Publication of JP2006287095A publication Critical patent/JP2006287095A/ja
Application granted granted Critical
Publication of JP4055015B2 publication Critical patent/JP4055015B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

本発明は、半導体装置の製造方法に関する。
絶縁層上に形成された配線を含む半導体装置が知られている。配線が微細化すると、配線と絶縁層との接触面積が狭くなり、配線と絶縁層との密着性が低下することがあった。半導体装置の信頼性を高めるためには、配線の剥離を防止することが重要である。
本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。
特開２００１−１４４２２３号公報
（１）本発明に係る半導体装置は、半導体基板と、
前記半導体基板上に設けられてなり、前記半導体基板と対向する第１の面とは反対側の第２の面に形成された溝を有する絶縁層と、
前記絶縁層上に設けられた導電部と、
を有し、
前記導電部は、前記溝の底面及び側面と接触するように形成された配線部を有する。本発明によると、配線部は、溝の底面及び側面と接触するように形成されてなる。これによると、配線部と溝との接触面積を広くすることができる。そのため、配線部と溝部との密着性を高めることができる。そのため、本発明によると、配線を微細化した場合でも配線部の剥離が生じにくい、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記配線部は、前記溝の内側のみに形成されていてもよい。
（３）この半導体装置において、
前記溝に沿って、前記配線部を覆うように形成された絶縁膜をさらに有してもよい。
（４）この半導体装置において、
前記導電部は、前記配線部に電気的に接続された電気的接続部を有してもよい。
（５）この半導体装置において、
前記電気的接続部は、前記絶縁層の第２の面上に形成されていてもよい。
（６）この半導体装置において、
前記絶縁層には、前記溝に連通された凹部が形成されてなり、
前記電気的接続部は、前記凹部の内側に形成されていてもよい。
（７）この半導体装置において、
前記電気的接続部上に形成された外部端子をさらに有してもよい。
（８）この半導体装置において、
前記絶縁層上に設けられてなり、前記絶縁層と対向する面とは反対側の面に形成された第２の溝を有する第２の絶縁層と、
前記第２の絶縁層上に設けられた第２の導電部と、
をさらに有し、
前記第２の導電部は、前記第２の溝の底面及び側面と接触するように形成された第２の配線部を有してもよい。
（９）この半導体装置において、
前記絶縁層には、貫通穴が形成されてなり、
前記溝は、前記貫通穴に連通されていてもよい。
（１０）本発明に係る半導体装置の製造方法は、半導体基板上に、前記半導体基板と対向する第１の面とは反対側の第２の面に溝を有するように、絶縁層を形成すること、及び、
前記絶縁層上に、配線部を有する導電部を、前記配線部が前記溝の底面及び側面と接触するように形成することを含む。本発明によると、配線部の剥離が生じにくい、信頼性の高い半導体装置を製造することができる。
（１１）この半導体装置の製造方法において、
前記配線部を、前記溝の内側のみに形成してもよい。
（１２）この半導体装置の製造方法において、
前記溝に沿って、前記配線部を覆う絶縁膜を形成することをさらに含んでもよい。
（１３）この半導体装置の製造方法において、
前記絶縁膜を形成する工程は、
前記配線部を覆うように絶縁ペーストを設けること、及び、
前記絶縁ペーストを硬化させることを含んでもよい。これによると、効率よく半導体装置を製造することができる。
（１４）この半導体装置の製造方法において、
ノズルから前記絶縁ペーストを吐出して、前記絶縁ペーストを設けてもよい。
（１５）この半導体装置の製造方法において、
前記導電部を、前記配線部に電気的に接続された電気的接続部を有するように形成してもよい。
（１６）この半導体装置の製造方法において、
前記電気的接続部を、前記絶縁層の第２の面上に形成してもよい。
（１７）この半導体装置の製造方法において、
前記絶縁層を、前記溝に連通された凹部を有するように形成し、
前記電気的接続部を、前記凹部の内側に形成してもよい。
（１８）この半導体装置の製造方法において、
前記電気的接続部上に外部端子を形成することをさらに含んでもよい。
（１９）この半導体装置の製造方法において、
前記絶縁層上に、前記絶縁層と対向する面とは反対側の面に形成された第２の溝を有するように、第２の絶縁層を形成すること、及び、
前記第２の絶縁層上に、第２の配線部を含む第２の導電部を、前記第２の配線部が前記第２の溝の底面及び側面と接触するように形成することをさらに含んでもよい。
（２０）この半導体装置の製造方法において、
前記絶縁層を、貫通穴を有し、前記溝が前記貫通穴に連通されるように形成してもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。なお、本発明は、以下に説明する実施の形態及び変形例を相互に組み合わせたものを含むものとする。
（第１の実施の形態）
以下、本発明を適用した第１の実施の形態に係る半導体装置の製造方法について説明する。図１（Ａ）〜図７は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図１（Ａ）及び図１（Ｂ）に示す、半導体基板１０を用意することを含んでいてもよい。なお、図１（Ａ）は半導体基板１０の概略図であり、図１（Ｂ）は半導体基板１０の断面図の一部拡大図である。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、ウエハ状をなしていてもよい（図１（Ａ）参照）。ウエハ状の半導体基板１０は、複数の半導体装置となる領域１１を含んでいてもよい。ただし、半導体基板１０は、チップ状をなしていてもよい。半導体基板１０は、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２を有していてもよい。集積回路１２は、領域１１毎に形成されていてもよい。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。また、半導体基板１０は複数の電極１４を有する。電極１４は、半導体基板１０の内部と電気的に接続されていてもよい。電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない電極を含めて、電極１４と称してもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。電極１４は、それぞれの領域１１の外周に沿って配列されていてもよい。あるいは、電極１４は、それぞれの領域１１に対してエリアアレイ状に配置されていてもよい。また、電極１４は、集積回路１２とオーバーラップするように形成されていてもよく、あるいは、集積回路１２とオーバーラップしないように形成されていてもよい。さらに、半導体基板１０は、パッシベーション膜１６を有してもよい。パッシベーション膜１６はそれぞれの電極１４（例えば、電極１４の中央部）を露出させる開口を有していてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、半導体基板１０上に、絶縁層２０を形成することを含む（図３（Ａ）〜図３（Ｃ）参照）。絶縁層２０は、半導体基板１０と対向する面とは反対側の面に溝２２を有するように形成する。なお、絶縁層２０の半導体基板１０と対向する面を第１の面、第１の面とは反対側の面を第２の面とすると、溝２２は、第２の面に形成されているといえる。絶縁層２０を形成する方法は特に限定されないが、以下に、図２（Ａ）〜図３（Ｃ）を参照して、絶縁層２０を形成する方法について説明する。
絶縁層２０を形成する方法は、図２（Ａ）に示すように、半導体基板１０に絶縁層２０の材料２４を設けることを含んでいてもよい。絶縁層２０は、樹脂で形成してもよく、このとき、材料２４は、樹脂の前駆体であってもよい。材料２４は、半導体基板１０の全面に、均一の厚みに設けてもよい。材料２４は、電極１４を覆うように形成してもよい。そして、絶縁層２０を形成する方法は、材料２４に凹部２５を形成することを含んでいてもよい。材料２４に凹部２５を形成する方法は、図２（Ｂ）に示すように、材料２４の上方にマスク１００を配置して、エネルギーを照射することを含んでいてもよい。ここで、マスク１００は、部分的にエネルギーを遮断する構造をなしていてもよい。材料２４として、エネルギーが照射されることで現像液への溶解性が増す性質の材料（いわゆるポジ型の材料）を利用してもよい。なお、ポジ型の材料を利用する場合、マスク１００によって、溝２２を形成する領域上でエネルギーを遮断してもよい。そして、現像工程によってエネルギーが照射された領域を除去して、図２（Ｃ）に示すように、材料２４に凹部２５を形成してもよい。そして、絶縁層２０を形成する方法は、材料２４をパターニングすることを含んでいてもよい。材料２４をパターニングする方法は、図２（Ｄ）に示すように、材料２４の上方にマスク２００を配置して、エネルギーを照射することを含んでいてもよい。そして、現像工程によってエネルギーが照射された領域を除去して、図２（Ｅ）に示すように、材料２４をパターニングしてもよい。本工程では、材料２４に、電極１４を貫通させる貫通穴２６を形成してもよい。貫通穴２６は、凹部２５に連通するように形成してもよい（図２（Ｅ）参照）。また、本工程によって、材料２４を、領域１１（図１（Ａ）参照）毎に分割させてもよい。そして、絶縁層２０を形成する工程は、材料２４を硬化（重合）させることを含んでいてもよい。
以上の工程によって、図３（Ａ）〜図３（Ｃ）に示す、絶縁層２０を形成してもよい。以上の工程によると、絶縁層２０は、パターニングされた材料２４と同じ形状に形成される。絶縁層２０は、図３（Ａ）に示すように、半導体基板１０と対向する第１の面とは反対側の第２の面に形成された溝２２を有する。溝２２は、図３（Ｂ）に示すように、底面２８と側面２９とによって構成されていてもよい。すなわち、底面２８と側面２９とによって囲まれた領域を、溝２２と称してもよい。溝２２の断面形状は特に限定されないが、図３（Ｂ）に示すように、半導体基板１０に近づくほど幅が狭くなるように形成されていてもよい。材料２４としてポジ型の材料を利用することで、溝２２を、かかる形状に形成することができる。絶縁層２０は、図３（Ａ）及び図３（Ｃ）に示すように、溝２２に連通された凹部２７を有するように形成してもよい。また、絶縁層２０は、図３（Ａ）及び図３（Ｃ）に示すように、貫通穴２６を有するように形成してもよい。このとき、貫通穴２６は、電極１４を露出させる穴であってもよい。そして、溝２２は、貫通穴２６に連通されていてもよい。なお、絶縁層２０の材料は特に限定されるものではない。絶縁層２０は、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等で形成してもよい。なお、図３（Ｂ）は、溝２２と直交する平面で切断した絶縁層２０の断面図である。また、図３（Ｃ）は、絶縁層２０の上視図である。
本実施の形態に係る半導体装置の製造方法は、図４（Ａ）〜図４（Ｄ）に示すように、絶縁層２０上に、導電部３０を形成することを含む。導電部３０は、電極１４と電気的に接続されるように形成してもよい。例えば、電極１４における貫通穴２６からの露出部を利用して、導電部３０を、電極１４と電気的に接続させてもよい。導電部３０は、溝２２の底面２８及び側面２９と接触するように形成された配線部３２を有する（図４（Ｂ）参照）。配線部３２は、図４（Ａ）〜図４（Ｄ）に示すように、絶縁層２０の表面を避けて、溝２２の内側のみに形成してもよい。配線部３２は、図４（Ｃ）に示すように、溝２２に沿って延びる形状をなしていてもよい。配線部３２の断面形状は特に限定されないが、図４（Ｂ）に示すように、溝２２の底面２８及び側面２９に沿った形状をなしていてもよい。言い換えると、配線部３２は、均一の厚みで形成されていてもよい。また、導電部３０は、図４（Ａ）及び図４（Ｃ）に示すように、配線部３２に電気的に接続された電気的接続部３４を有するように形成してもよい。電気的接続部３４は、図４（Ｃ）に示すように、配線部３２よりも幅が広くなっていてもよい。電気的接続部３４を、ランドと称してもよい。電気的接続部３４は、図４（Ｃ）に示すように、凹部２７の内側に形成してもよい。電気的接続部３４は、凹部２７の外形と（ほぼ）同じ形状になるように形成してもよい。すなわち、電気的接続部３４は、配線部３２よりも幅が広くなるように形成してもよい。電気的接続部３４は、凹部２７の内側のみに形成してもよい。すなわち、電気的接続部３４は、絶縁層２０の表面（第２の面）を避けて形成してもよい。また、導電部３０は、絶縁層２０の表面（第２の面）を避けて形成してもよい（図４（Ａ）及び図４（Ｄ）参照）。
導電部３０を形成する方法は特に限定されず、既に公知となっているいずれかの方法を適用してもよい。以下、導電部３０を形成する方法について説明する。導電部３０を形成する方法は、絶縁層２０（絶縁層２０の表面及び溝２２、並びに、貫通穴２６）に、導電層を形成することを含んでいてもよい。導電層は、めっき処理を行うためのシード層であってもよい。導電層は、例えば、スパッタリングによって形成してもよい。導電層は、溝２２の底面２８及び側面２９に形成してもよい。溝２２が半導体基板１０に向かって幅が狭くなる形状をなす場合（図３（Ｂ）参照）、スパッタリングによって、容易に、側面２９に導電層を形成することができる。導電層は、凹部２７の内壁面（底面及び側面）に形成してもよい。また、導電層は、貫通穴２６の内壁面に形成してもよい。導電部３０を形成する方法は、導電層上にレジスト層を形成することを含んでいてもよい。レジスト層は、パターニングされていてもよい。すなわち、レジスト層には、導電層を部分的に露出させる開口が形成されていてもよい。このとき、レジスト層は、開口から、導電層における導電部３０を形成するための領域が露出するように形成してもよい。なお、レジスト層は、溝２２の側面２９の上端部を覆うように形成してもよい。これにより、配線部３２を、溝２２の内側のみに形成することができる。導電部３０を形成する工程は、めっき処理によって、レジスト層の開口に金属を堆積させることを含んでいてもよい。めっき処理は、電解めっき、無電解めっきのいずれを適用してもよい。そして、レジスト層及び導電層を除去して、図４（Ａ）〜図４（Ｄ）に示す、導電部３０を形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図５（Ａ）〜図５（Ｃ）に示す、配線部３２を覆う絶縁膜４０を形成することを含んでいてもよい。絶縁膜４０は、溝２２に沿って形成してもよい（図５（Ａ）及び図５（Ｃ）参照）。絶縁膜４０は、図５（Ｂ）に示すように、溝２２を充填するように形成してもよい。このとき、絶縁膜４０は、絶縁層２０の表面（第２の面）と面一になるように形成してもよい。絶縁膜４０は、図５（Ａ）に示すように、絶縁層２０の貫通穴２６を充填するように形成してもよい。ただし、絶縁膜４０は、貫通穴２６を避けて形成してもよい（図示せず）。絶縁膜４０は、また、図５（Ｃ）に示すように、電気的接続部３４の中央部を避けて、周縁部を覆うように形成してもよい。ただし、絶縁膜４０は、電気的接続部３４を避けて、配線部３２のみを覆うように形成してもよい（図示せず）。
絶縁膜４０を形成する方法は特に限定されず、既に公知となっているいずれかの方法を適用してもよい。以下、図６（Ａ）及び図６（Ｂ）を参照して、絶縁膜４０を形成する方法について説明する。絶縁膜４０を形成する方法は、絶縁層２０（溝２２）に、配線部３２を覆うように絶縁ペースト４２を設けることを含んでいてもよい。絶縁ペースト４２を設ける方法は特に限定されず、例えば、インクジェット方式を適用してもよい。すなわち、図６（Ａ）に示すように、ノズル４４から絶縁ペースト４２を吐出することによって、絶縁層２０（溝２２）に絶縁ペースト４２を設けてもよい。インクジェット方式によれば、インクジェットプリンタ用に実用化された技術を応用することで、絶縁ペースト４２を、高速かつ経済的に設けることが可能である。なお、配線部３２が溝２２の内側に設けられている場合、容易に、配線部３２を覆うように絶縁ペースト４２を設けることができる（図６（Ｂ）参照）。そのため、粘性の低い絶縁ペーストを利用した場合でも、信頼性の高い半導体装置を製造することが可能になる。すなわち、インクジェット方式に適した粘性の絶縁ペーストを利用することが可能になる。そのため、信頼性の高い半導体装置を効率よく製造することができる。その後、絶縁ペースト４２を硬化させることによって、図５（Ａ）〜図５（Ｃ）に示す、絶縁膜４０を形成してもよい。なお、絶縁ペースト４２の滴下量、絶縁ペースト４２の硬化収縮量などを調整することによって、絶縁膜４０の形成領域を制御してもよい。
本実施の形態に係る半導体装置の製造方法は、外部端子５０を形成することを含んでいてもよい。外部端子５０は、電気的接続部３４上に形成してもよい。すなわち、外部端子５０は、電気的接続部３４における絶縁膜４０からの露出部を介して、導電部３０と電気的に接続するように形成してもよい。なお、本工程では、絶縁膜４０によって外部端子５０の搭載領域を制御してもよい。これにより、いわゆるソルダレジスト利用せずに外部端子５０を形成することができる。そのため、効率よく半導体装置を製造することができる。そして、根元補強層５２を形成する工程や、検査工程を経て、図７に示す、半導体装置１を製造してもよい。なお、半導体ウエハの状態を指して半導体装置１と称してもよいが、半導体ウエハを領域１１毎に分割した状態を半導体装置１と称してもよい。そして、図８には、チップ状に分割された半導体装置１が実装された回路基板１０００を示す。
半導体装置１は、半導体基板１０を有する。半導体装置１は、半導体基板１０上に設けられた絶縁層２０を有する。絶縁層２０は、半導体基板１０と対向する面とは反対側の面に形成された溝２２を有する。なお、絶縁層２０の半導体基板１０と対向する面を第１の面と、第１の面とは反対側の面を第２の面と、それぞれ称すると、溝２２は、第２の面に形成されているといえる。半導体装置１は、絶縁層２０上に設けられた導電部３０を有する。導電部３０は、溝２２の底面２８及び側面２９と接触するように形成された配線部３２を有する。これによると、配線部３２と絶縁層２０との接触面積を広くすることができる。そのため、配線部３２と絶縁層２０との密着性を高めることができる。すなわち、絶縁層２０と配線部３２（導電部３０）とを、剥離しにくくすることができる。これにより、配線部３２（導電部３０）が微細化した場合でも、配線部３２（導電部３０）の剥離が生じにくい、信頼性の高い半導体装置を提供することができる。配線部３２は、絶縁層２０の表面を避けて、溝２２の内側のみに形成されていてもよい。これによると、配線部３２に応力が集中しにくくなるため、さらに信頼性の高い半導体装置を提供することができる。また、導電部３０は電気的接続部３４を有してもよい。電気的接続部３４は、凹部２７の内側に形成されていてもよい。これによると、導電部３０を、さらに剥離が生じにくくすることができる。そのため、さらに信頼性の高い半導体装置を提供することができる。なお、導電部３０全体を、絶縁層２０の表面を避けて形成してもよい。また、半導体装置１は、溝２２に沿って、配線部３２を覆うように形成された絶縁膜４０をさらに有していてもよい。これによると、配線部３２の露出を防止することができるとともに、配線部３２の剥離を防止することができる。絶縁膜４０は、溝２２の内側のみに配置してもよい。言い換えると、絶縁膜４０を、絶縁層２０の表面から突出しないように形成してもよい。例えば、絶縁膜４０は、絶縁層２０の表面と面一になるように形成されていてもよい。これによると、絶縁膜４０に応力（例えば根元補強層５２との間で発生する応力）が集中することを防止することができる。そのため、信頼性の高い半導体装置を提供することができる。
なお、半導体装置１は、上述の構成に限られるものではない。例えば、半導体装置は、図９に示すように、絶縁膜４５を有していてもよい。絶縁膜４５は、溝２２の内面（底面２８及び側面２９）の形状に追従した形状をなしていてもよい。言い換えると、絶縁膜４５は、溝４６を有するように形成されていてもよい。また、絶縁膜４５は、均一な厚さで形成されていてもよい。
参考例として、半導体装置は、図１０に示すように、配線部３７を有していてもよい。配線部３７は、上端面が平坦面になっていてもよい。配線部３７は、例えば、導電性粒子を含有する溶剤を利用して形成してもよい。該溶剤は、導電性微粒子と分散媒とを含んでいてもよい。このとき、導電性微粒子は、分散媒の中で均一に拡散していてもよい。溝２２内に該溶剤を設け、その後、分散媒を揮発させる工程や、導電性微粒子のコート剤を分解する工程などを経て、配線部３７を形成してもよい。溶剤を設ける方法は特に限定されないが、例えばインクジェット方式を適用してもよい。絶縁層２０には溝２２が形成されていることから、溶剤を溝２２に流し込むことによって、低粘度の溶剤を利用した場合であっても、設計通りに溶剤を設けることができる。そのため、インクジェット方式に適した溶剤を選択することができ、配線部３７を効率よく形成することができる。そして、半導体装置は、図１０に示すように、絶縁膜４７を有していてもよい。絶縁膜４７は、溝２２の内側に形成されていてもよい。
他の参考例として、半導体装置は、図１１に示すように、配線部３８を有していてもよい。配線部３８は、一部が、溝２２から突出していてもよい。言い換えると、配線部３８は、絶縁層２０の表面から突出していてもよい。先に説明したように、配線部３８は、溝２２の底面及び側面に接触するように形成されてなる。そのため、配線部３８が絶縁層２０の表面から突出した部分を有する場合であっても、絶縁層２０と配線部３８との剥離を防止することができる。このとき、半導体装置は、絶縁膜４８を有していてもよい。絶縁膜４８は、絶縁層２０上に形成されていてもよい。すなわち、絶縁膜４８は、絶縁層２０上に突出するように形成されていてもよい。
（第２の実施の形態）
以下、本発明を適用した第２の実施の形態に係る半導体装置の製造方法について説明する。図１２（Ａ）〜図１７は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図１２（Ａ）及び図１２（Ｂ）に示すように、半導体基板１０に絶縁層６０を形成することを含む。絶縁層６０は、溝６２を有するように形成する。溝６２は、半導体基板１０を向く面とは反対側の面に形成されてなる。絶縁層６０には、電極１４を露出させる貫通穴６４が形成されていてもよい。溝６２は、貫通穴６４に連通されていてもよい。なお、図１２（Ｂ）は、絶縁層６０の上視図である。
本実施の形態に係る半導体装置の製造方法は、図１３（Ａ）及び図１３（Ｂ）に示すように、絶縁層６０上に、導電部７０を形成することを含む。導電部７０は、溝６２の底面及び側面に接触するように形成された配線部７２を有する。そして、導電部７０は、配線部７２に電気的に接続された電気的接続部７４を有していてもよい。電気的接続部７４は、溝６２を避けて形成してもよい。すなわち、電気的接続部７４は、絶縁層６０の表面に形成してもよい。言い換えると、電気的接続部７４は、絶縁層６０の第２の面上に形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図１４に示すように、絶縁層６０上に、第２の絶縁層８０を形成することを含む。第２の絶縁層８０は、絶縁層６０と対向する第１の面とは反対側の第２の面に形成された第２の溝８２を有するように形成してもよい。また、第２の絶縁層８０は、電気的接続部７４を露出させる貫通穴８４を有するように形成してもよい。そして、第２の絶縁層８０は、貫通穴６４を充填するように形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図１５に示すように、第２の絶縁層８０上に、第２の導電部７１を形成することを含む。第２の導電部７１は、導電部７０と電気的に接続されるように形成してもよい。第２の導電部７１は、第２の配線部７５を有するように形成する。第２の導電部７１は、第２の配線部７５が、第２の溝８２の底面及び側面と接触するように形成する。第２の導電部７１は、第２の電気的接続部７７を有するように形成してもよい。第２の電気的接続部７７は、第２の絶縁層８０の表面（第２の面上）に形成されていてもよい。あるいは、第２の電気的接続部７７は、第２の絶縁層８０に形成された凹部の内側に形成されていてもよい（図示せず）。
本実施の形態に係る半導体装置の製造方法は、図１６に示すように、第２の絶縁膜８５を形成することを含んでいてもよい。第２の絶縁膜８５は、第２の配線部７５を覆うように形成してもよい。また、第２の絶縁膜８５は、第２の電気的接続部７７を部分的に覆うように形成してもよい。あるいは、第２の絶縁膜８５は、第２の電気的接続部７７を避けて形成してもよい。また、第２の絶縁膜８５は、貫通穴８４を避けて形成してもよい。
そして、図１７に示すように、外部端子５０を形成する工程や、根元補強層５２を形成する工程を経て、半導体装置２を製造してもよい。以上の工程によって、複数層に積層された絶縁部を有する半導体装置を、効率よく製造することができる。なお、上記の工程を繰り返すことによって、三層以上に積層された絶縁部を有する半導体装置を製造してもよい（図示せず）。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）及び図１（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図２（Ａ）〜図２（Ｅ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図３（Ａ）〜図３（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図４（Ａ）〜図４（Ｄ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図５（Ａ）〜図５（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図６（Ａ）及び図６（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図７は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図８は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図９は、本発明を適用した第１の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。 図１０は、参考例に係る半導体装置の製造方法を説明するための図である。 図１１は、参考例に係る半導体装置の製造方法を説明するための図である。 図１２（Ａ）及び図１２（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１３（Ａ）及び図１３（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１４は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１５は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１６は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。 図１７は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。
符号の説明
１０…半導体基板、 １１…領域、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 ２０…絶縁層、 ２２…溝、 ２４…材料、 ２５…凹部、 ２６…貫通穴、 ２７…凹部、 ２８…底面、 ２９…側面、 ３０…導電部、 ３２…配線部、 ３４…電気的接続部、 ３７…配線部、 ３８…配線部、 ４０…絶縁膜、 ４２…絶縁ペースト、 ４４…ノズル、 ４５…絶縁膜、 ４６…溝、 ４７…絶縁膜、 ４８…絶縁膜、 ５０…外部端子、 ５２…根元補強層、 ６０…絶縁層、 ６２…溝、 ６４…貫通穴、 ７０…導電部、 ７１…第２の導電部、 ７２…配線部、 ７４…電気的接続部、 ７５…第２の配線部、 ７７…第２の電気的接続部、 ８０…第２の絶縁層、 ８２…第２の溝、 ８４…貫通穴、 ８５…第２の絶縁膜、 １００…マスク、 ２００…マスク

Claims (7)

  1. 半導体基板上に、前記半導体基板と対向する第１の面とは反対側の第２の面に溝を有するように、エネルギーの照射及び現像によるパターニングを含む方法によって、樹脂から絶縁層を形成すること、
    前記絶縁層上に、前記溝の内側のみに位置する配線部を有する導電部を、スパッタリングによって、前記配線部が前記溝の底面及び側面と接触し、前記底面及び前記側面に沿った表面によって凹部を有するように形成すること、及び、
    前記溝に沿って、ノズルから前記絶縁ペーストを吐出して前記配線部を覆うように絶縁ペーストを設け、前記絶縁ペーストを硬化させることで、前記配線部を覆う絶縁膜を形成すること、
    を含む半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記導電部を、前記配線部に電気的に接続された電気的接続部を有するように形成する半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記電気的接続部を、前記絶縁層の第２の面に形成する半導体装置の製造方法。
  4. 請求項２記載の半導体装置の製造方法において、
    前記絶縁層を、前記溝に連通された凹部を有するように形成し、
    前記電気的接続部を、前記凹部の内側に形成する半導体装置の製造方法。
  5. 請求項２から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記電気的接続部上に外部端子を形成することをさらに含む半導体装置の製造方法。
  6. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記絶縁層上に、前記絶縁層と対向する面とは反対側の面に形成された第２の溝を有するように、第２の絶縁層を形成すること、及び、
    前記第２の絶縁層上に、第２の配線部を含む第２の導電部を、前記第２の配線部が前記第２の溝の底面及び側面と接触するように形成することをさらに含む半導体装置の製造方法。
  7. 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
    前記絶縁層を、貫通穴を有し、前記溝が前記貫通穴に連通されるように形成する半導体装置の製造方法。
JP2005107315A 2005-04-04 2005-04-04 半導体装置の製造方法 Expired - Fee Related JP4055015B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005107315A JP4055015B2 (ja) 2005-04-04 2005-04-04 半導体装置の製造方法
US11/396,963 US7462937B2 (en) 2005-04-04 2006-04-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005107315A JP4055015B2 (ja) 2005-04-04 2005-04-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006287095A JP2006287095A (ja) 2006-10-19
JP4055015B2 true JP4055015B2 (ja) 2008-03-05

Family

ID=37069364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005107315A Expired - Fee Related JP4055015B2 (ja) 2005-04-04 2005-04-04 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7462937B2 (ja)
JP (1) JP4055015B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI281699B (en) * 2005-07-26 2007-05-21 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
KR100787894B1 (ko) * 2007-01-24 2007-12-27 삼성전자주식회사 반도체 칩 구조물과 반도체 칩 구조물 제조 방법 그리고반도체 칩 패키지 및 반도체 칩 패키지 제조 방법
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US7682959B2 (en) * 2007-03-21 2010-03-23 Stats Chippac, Ltd. Method of forming solder bump on high topography plated Cu
TWI353644B (en) * 2007-04-25 2011-12-01 Ind Tech Res Inst Wafer level packaging structure
JP2010040599A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
KR101585217B1 (ko) * 2009-10-30 2016-01-14 삼성전자주식회사 재배선 구조를 갖는 반도체 소자와 그것을 포함하는 반도체 패키지, 패키지 적층 구조, 반도체 모듈, 전자 회로 기판, 및 전자 시스템과 그 제조 방법들
WO2013157080A1 (ja) * 2012-04-17 2013-10-24 株式会社ディスコ 半導体装置およびその製造方法
US9576912B1 (en) * 2015-12-03 2017-02-21 Stmicroelectronics Pte Ltd Wafer level chip scale package (WLCSP) having edge protection

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6940160B1 (en) * 1999-03-16 2005-09-06 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
KR100313706B1 (ko) 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US6770547B1 (en) * 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
EP1198003B1 (en) 2000-03-23 2013-08-28 Seiko Epson Corporation Method of manufacturing a semiconductor device and electronic device
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
US6617674B2 (en) * 2001-02-20 2003-09-09 Dow Corning Corporation Semiconductor package and method of preparing same
JP3757172B2 (ja) 2002-01-31 2006-03-22 富士通株式会社 半導体装置及びその製造方法
JP2004349610A (ja) 2003-05-26 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
TWI263704B (en) * 2003-03-18 2006-10-11 Ngk Spark Plug Co Wiring board
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
TWI224377B (en) * 2003-11-14 2004-11-21 Ind Tech Res Inst Wafer level chip scale packaging structure and method of fabrication the same

Also Published As

Publication number Publication date
US20060220247A1 (en) 2006-10-05
US7462937B2 (en) 2008-12-09
JP2006287095A (ja) 2006-10-19

Similar Documents

Publication Publication Date Title
JP4055015B2 (ja) 半導体装置の製造方法
KR100730707B1 (ko) 반도체 장치의 제조 방법
US6667551B2 (en) Semiconductor device and manufacturing thereof, including a through-hole with a wider intermediate cavity
US8058165B2 (en) Semiconductor device and method of manufacturing the same
KR100447830B1 (ko) 반도체 장치 및 그 제조방법, 적층형 반도체 장치, 회로기판 및 전자기기
US20090148594A1 (en) Interconnection element with plated posts formed on mandrel
JP3707481B2 (ja) 半導体装置の製造方法
KR102333092B1 (ko) 회로 기판 및 그 제조 방법
US8440554B1 (en) Through via connected backside embedded circuit features structure and method
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP6058268B2 (ja) インターポーザ及びその形成方法
JP2006261323A (ja) 半導体装置及びその製造方法
JP3945380B2 (ja) 半導体装置およびその製造方法
JP2007208209A (ja) 半導体装置及びその製造方法
CN109727942B (zh) 半导体装置以及半导体装置的制造方法
JP2001144217A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006287094A (ja) 半導体装置及びその製造方法
JP2007095894A (ja) 半導体装置及びその製造方法
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005302816A (ja) 半導体装置及びその製造方法
KR20000070491A (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JP2006108520A (ja) 半導体装置及び半導体装置の製造方法
JP2020113613A (ja) 半導体装置及び半導体装置の製造方法
JP2004281897A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070214

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees