JP2007095894A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】ウエハレベルＣＳＰにより形成される再配線部の剥離を防止し、微細配線の形成を可能とした半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する絶縁樹脂層１１と、該絶縁樹脂層１１を被覆し、前記電極と電気的に接続されたライン状の配線部１５とを備えている。前記配線部１５は、シード部１３とその上に配された導電部１４とからなる積層体を構成しており、該積層体の長手方向の側面下部のアンダーカット部には少なくとも絶縁性の補強部材１９が埋設されている。
【選択図】図６

Description

本発明は、ウェハレベルＣＳＰ（Chip Size/Scale Package） 等の半導体装置およびその製造方法に関する。

従来、半導体パッケージ構造として、例えば半導体チップを樹脂により封止したパッケージ（いわゆるDual Inline PackageやQuad Flat Package）では、樹脂パッケージ周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。

これに対し、近年急速に普及している半導体パッケージとして、ＣＳＰと呼ばれるパッケージの平坦な表面に電極を平面状に配置した、いわゆるＢＧＡ（ボールグリッドアレイ）技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することを可能とするパッケージ構造がある。
ＢＧＡタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しい、いわゆるＣＳＰ構造と呼ばれる構造が、前述のＢＧＡ電極配置構造ととともに開発され、電子機器の小型軽量化に大きく貢献している。ＣＳＰは回路を形成したシリコンウエハを切断し、個々の半導チップに個別にパッケージ工程を施し、パッケージを完成するものである。

これに対し、一般的に「ウエハレベルＣＳＰ」と呼ばれる製法においては、このシリコンウエハ上に絶縁層、再配線部、封止層等を形成し、半田バンプを形成する。そして最終工程において、ウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることが可能となる。ウエハレベルＣＳＰの製造方法における特徴は、パッケージを構成する材料をすべてウエハの形状において加工することにある。すなわち、絶縁層、再配線部、封止樹脂層、半田バンプ等はすべてウエハをハンドリングすることで形成される。これは、例えば再配線部の形成においても同じことである。

従来のウエハレベルＣＳＰの製造における再配線部形成工程は、以下のとおりである。半導体基板上に形成された半導体素子と導通するための開口部を有する絶縁層上に、スパッタなどによりシード層を成膜する。次いで、シード層表面のうち再配線部を形成する部位に開口部を有するレジストを形成する。続いて、露出しているシード層上に電解めっき法などにより導電層を形成する。その後剥離液を用いてレジストを除去し、レジストが除去された部位のシード層をエッチングし除去することで、再配線部が形成される。

従来の再配線部形成時の問題点として、長手方向の側面下部に図８（ｄ）に示すようなアンダーカット１０６が発生することで、配線の剥離が生じてしまうことがある。これは以下の２段階を経て発生することがわかっている。
まず図８（ａ）に示すように、めっき用レジスト１０３の裾部１０４の形状が完全な矩形でないために、図８（ｂ）に示すようにめっき層１０５を形成した際に、レジスト１０３の裾部形状が転写され図８（ｃ）に示すようにアンダーカット１０６の起点が発生してしまう。さらにシード層１０２をエッチングにより除去する際、図８（ｄ）に示すようにサイドエッチングが発生し、アンダーカットが進行してしまう。

この再配線部のアンダーカットにより、めっき再配線部とウエハとの接着面積が狭くなり、配線の剥離を生じてしまう。特にめっき再配線が微細な場合はその接着面積が小さいために、この現象が顕著に見られ、微細配線形成時の大きな障害となっている。
特許文献１では、アンダーカットの無い導体回路を形成する方法を開示している。この方法によれば、前記レジストの裾部分をドライ処理によって除去した後に、回路形成のためのめっきを行うことにより、アンダーカットの発生を抑制している。
特開２００１−１９６７４０号公報

しかしながら、前記ドライ処理は、大規模な真空チャンバー等を備えたドライ処理装置を必要とし、水分の除去や真空引きといった工程を要するため、プリント配線板の製造コストが上昇する問題がある。
本発明は、上記事情に鑑みてなされたものであり、ウエハレベルＣＳＰにより形成される再配線部の剥離を防止し、微細配線の形成を可能とした半導体装置およびその製造方法を提供することを目的とする。

本発明の請求項１に係る半導体装置は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する絶縁樹脂層と、該絶縁樹脂層を被覆し、前記電極と電気的に接続されたライン状の配線部とを備えた半導体装置であって、前記配線部は、シード部とその上に配された導電部とからなる積層体を構成し、該積層体の長手方向の側面下部にアンダーカット部を備え、該アンダーカット部には少なくとも絶縁性の補強部材が埋設されていることを特徴とする。

本発明の請求項２に係る半導体装置の製造方法は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する絶縁樹脂層と、該絶縁樹脂層を被覆し、前記電極と電気的に接続されたライン状の配線部とを備え、前記配線部は、シード部とその上に配された導電部とからなる積層体を構成し、該積層体の長手方向の側面下部にアンダーカット部を備え、該アンダーカット部には少なくとも絶縁性の補強部材が埋設されている半導体装置の製造方法であって、前記絶縁樹脂層上にシード層を形成する工程Ａと、前記シード層上に導電層を形成する工程Ｂと、前記シード層と前記導電層に加工（エッチング）を施し、シード部と導電部の積層体からなる配線部を形成する工程Ｃと、前記工程Ｃにより前記積層体の長手方向の側面下部に発生したアンダーカット部に、絶縁性の補強部材を埋設する工程Ｄとを順に備えることを特徴とする。

本発明の請求項３に係る半導体装置の製造方法は、請求項２において、前記工程Ｄは、少なくともアンダーカット部を埋めるとともに、前記絶縁樹脂層および前記導電部を覆うように、絶縁性の部材を形成する前工程と、前記アンダーカット部にのみ前記絶縁性の部材を残存させ、他の領域にある該絶縁性の部材を除去する後工程からなることを特徴とする。

本発明では、配線部において、アンダーカット部に少なくとも絶縁性の補強部材を埋設することで、サイドエッチングの進行が防止され、配線部の剥離を防止することができる。これによりウエハレベルＣＳＰ製品の歩留まりが向上する。また、ＣＳＰにおける微細配線の形成が可能となり、設計の自由度が向上する。

以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。

図１は、本発明の半導体装置の一例を示す断面図である。また、図２は、図１に示す配線部を、長手方向から見た断面図である。ただし、図２では封止樹脂層は省略してある。
この半導体装置１０においては、集積回路（図示略）が形成された半導体基板１の表面に集積回路（ＩＣ、図示略）の電極２およびパッシベーション膜３が形成されている。
さらにこの半導体装置１０は、半導体基板１のパッシベーション膜３上に設けられた絶縁樹脂層１１と、この絶縁樹脂層１１の前記電極２に整合する領域に形成された開口部１１ａと、この開口部１１ａを介して前記電極２に接続された配線部１５と、前記半導体基板１、前記絶縁樹脂層１１および前記配線部１５を封止する封止樹脂層１６と、この封止樹脂層１６を貫通し上面に半田バンプ１７が形成されたポスト１８とを有する。

半導体基板１は、少なくとも表層が絶縁部（図示略）をなす基材１ａの一面上に、例えば電極２としてＡｌパッドを設け、さらにその上にＳｉＮまたはＳｉＯ_２等のパッシベーション膜３（不動態化による絶縁膜）を形成してなるものである。このパッシベーション膜３には、電極２と整合する位置に開口部３ａが設けられており、この開口部３ａを通して電極２が露出されている。パッシベーション膜３は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜０．５μｍである。
ポスト１８は、前記絶縁樹脂層１１上に形成された樹脂製凸部１２と、この樹脂製凸部１２の少なくとも上面を被覆し前記再配線部１５および前記半田バンプ１７に接続された配線部１５とを有する。

配線部１５は、電極２と半田バンプ１７とを電気的に接続する再配線部（アンダーパス）である。配線部１５の一端部は、開口部１１ａを介して第一の絶縁樹脂層１１を貫通し、電極２と電気的に接続されている。また、配線部１５の他端部は、ポスト１８（半田バンプ１７）と整合する位置まで延びている。
図２に示すように、本発明において、前記配線部１５は、シード部１３とその上に配された導電部１４とからなる積層体を構成し、該積層体の長手方向の側面下部にアンダーカット部１５ａを備える。該アンダーカット部１５ａには少なくとも絶縁性の補強部材１９が埋設されている。

配線部１５において、アンダーカット部１５ａに少なくとも絶縁性の補強部材１９が埋設されているので、後述するようにシード部１３をエッチングにより除去する際に、配線部１５のサイドエッチングの進行が防止される。これにより配線部１５とウエハとの接着面積を確保して配線部１５の剥離を防止することができる。これによりウエハレベルＣＳＰ製品の歩留まりが向上する。また、ＣＳＰにおける微細配線（具体的にはＬ／Ｓ＝１０／１０μｍ以下）の形成が可能となり、設計の自由度が格段に向上する。その結果、信頼性に優れた半導体装置を提供することができる。

半導体基板１は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板１が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。

絶縁樹脂層１１は、各電極２と整合する位置に形成された開口部１１ａを有する。第一の絶縁樹脂層１１は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば５〜５０μｍである。
絶縁樹脂層１１は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部１１ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。

配線部１５は、シード部１３とその上に配された導電部１４とからなる積層体から構成される。
シード部１３は下地の樹脂層との密着性を確保するための密着層（図示略）、およびめっき配線部形成時の給電に使用する給電層（図示略）との積層体からなる。密着層にはクロムが用いられる。その他にニッケル、チタン、チタンタングステン等を用いてもよい。その厚みは例えば１０〜１００ｎｍである。給電層には銅が用いられる。その他に、クロム、アルミ、チタン、チタンタングステン、金などを用いてもよい。その厚みは例えば１００〜５００ｎｍである。
導電部１４の材料としては、例えば銅等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。導電部１４は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

図２に示すように、配線部１５において、前記積層体の長手方向の側面下部にアンダーカット部１５ａが形成され、該アンダーカット部１５ａには少なくとも絶縁性の補強部材１９が埋設されている。
配線部１５のアンダーカット部１５ａに絶縁性の補強部材１９を埋設することで、シード部１３をエッチングにより除去する際、配線部１５のサイドエッチングの進行を防止することができる。これにより配線部１５とウエハとの接着面積を確保して、配線部１５の剥離を抑制することができる。
このような補強部材１９は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の絶縁樹脂からなり、その厚さは例えば１〜２μｍである。

封止樹脂層１６は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば５〜１５０μｍである。封止樹脂層１６には、半田バンプ１７を搭載するための開口部１６ａが設けられる。

半田バンプ１７は、平面視で前記半田バンプ１７の中心の位置と前記樹脂製凸部１２の中心の位置とを一致させると、半田バンプ１７から樹脂製凸部１２に作用する応力を均一に分散させることが可能となる。
図１では、半導体基板上の素子１つに対応する部分のみを図示したが、本発明は、複数の素子を備えた半導体装置に適用することもできる。

次に、図１に示す半導体装置の製造方法について説明する。
まず、図３（ａ）に示すように、集積回路（図示略）、電極２およびパッシベーション膜３を有する半導体基板１を用意する。この半導体基板１は、上述したように、基材１ａの一面上に電極２とパッシベーション膜３が形成されており、パッシベーション膜３には、電極２と整合する位置に開口部３ａが設けられた半導体ウエハである。

次いで、図３（ｂ）に示すように、半導体基板１のパッシベーション膜３の上に、開口部１１ａを有する絶縁樹脂層１１を形成する。
このような絶縁樹脂層１１は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによってパッシベーション膜３の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、電極２と整合する位置に開口部１１ａを形成することによって形成することができる。

次いで、図３（ｃ）に示すように、ウェハ上において電極２とは離れた位置に、絶縁樹脂層１１上に樹脂からなる断面が略台形状の凸部１２（円錐の上部分を除いた形状の樹脂製凸部１２）を形成する。
このような台形状の凸部１２は、例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、例えば上記樹脂を印刷する方法、ラミネートする方法又は回転塗布（スピンコート）する方法等により形成することができる。その厚さは、例えば２５〜１００μｍである。

次いで、図４（ａ）〜図４（ｃ）に示すように、絶縁樹脂層１１および凸部１２上に、シード部１３とその上に配された導電部１４とからなる配線部１５を形成する。
ここで、本発明の配線部１５の形成方法について、図５を参照しながら詳細に説明する。なお、図５は、配線部１５を長手方向からみた断面図である。
まず、図５（ａ）に示すように、電解めっき用の薄いシード層１３ａを絶縁樹脂層１１上の全面又は必要な領域に形成する。このシード層１３ａは、例えばスパッタ法により形成されたＣｕ層及びＣｒ層の積層体又はＣｕ層及びＴｉ層の積層体である。また、無電解銅めっき層でもよく、蒸着法、塗布法又は化学気相成長（ＣＶＤ）法等により形成された金属薄膜層であってもよく、これらを組み合わせてもよい。

次いで、シード層１３ａ上に電解めっき用のレジスト２０を形成する。このレジスト２０には配線部１５の形成すべき領域、すなわち開口部３ａ、凸部１２及びこれらに挟まれた領域に整合する領域に形成された開口部２０ａを有し、該開口部２０ａにおいて、前記シード層１３ａを露出させておく。
具体的には、まず、図５（ｂ）に示すように、例えばフィルムレジストをラミネートする方法又は液体レジストを回転塗布することにより、シード層１３ａ上の全面にレジスト膜２１を形成する。このとき、レジスト厚さは次工程で形成するめっき再配線よりも厚くする。

次いで、フォトリソグラフィ工程を実施する。前記レジスト膜２１の直上にレジストパターニング用マスク２２を配置し、紫外線ＵＶを照射する。前記紫外線ＵＶは、波長３６５ｎｍ、４０５ｎｍおよび４３６ｎｍのうちから選択した少なくとも一つのものである。
次いで、現像を行う。レジストにはネガ型レジストを用いているので、レジスト膜２１のうち、露光されていない部分が除去されて、露光された部分が残る。このようにしてパターニングされためっき用レジスト２０は、図５（ｃ）に示すように、シード層１３ａとの界面である底部に、底部に向かって末広がりの裾部２０ｂを有する。

次いで、図５（ｄ）に示すように、銅めっき処理を行い、上記レジスト２０をマスクとして露出したシード層１３ａ上に、銅めっき層からなる導電層１４ａを形成する。その厚さは８μｍ程度である。
めっき処理は、電解めっき、無電解めっきの両方式を利用できるが、電解銅めっき（硫酸銅めっき）が好ましい。前記電解銅めっきは、ハイスローめっき浴によることにより、能率よく良好な回路用めっき浴が形成される。
その後、導電層１４ａ上に、例えばＮｉめっき層及びＡｕめっき層（図示せず）を、その後に形成する半田バンプ１７の濡れ性向上のために形成してもよい。

次いで、図６（ａ）に示すように、めっき用レジスト２０を剥離する。適切な剥離液を吹き付けることにより、レジスト２０を完全に剥離する。これにより導体回路の主要部を構成する導電部１４が形成される。このとき、前記裾部２０ｂの形状が転写されて、導電部１４には、その長手方向の側面下部に、アンダーカット部１５ａが生ずる。

次いで、図６（ｂ）に示すように、導電部１４上の全面に補強部材１９を塗布し、少なくともアンダーカット部１５ａに該補強部材１９を埋設する。
このような補強部材１９は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の絶縁樹脂からなり、その厚さは例えば１〜２μｍである。

次いで、図６（ｃ）に示すように、前記アンダーカット部１５ａにのみ前記補強部材１９を残存させ、他の領域の補強部材１９をアッシングにより除去する。アッシングはプラズマアッシングおよびオゾンガスと紫外線を用いる光アッシングなどを用いることができる。

次いで、図６（ｄ）に示すように、ウェハの面上に露出している不要なシード層１３ａをエッチングにより除去して配線部１５以外の部分に絶縁樹脂層１１を露出させる。
このとき、本発明では、アンダーカット部１５ａに絶縁性の補強部材１９を埋設しているので、シード層１３ａのエッチングの際に、配線部１５（導電部１４）のサイドエッチングの進行を防止することができる。
以上のようにして、図４（ｃ）に示すように、絶縁樹脂層１１および凸部１２上に、シード部１３とその上に配された導電部１４とからなる配線部１５が形成される。このようにして、配線部１５により被膜されたポスト１８を半導体基板１上に形成する。

その後、図７（ａ）に示すように、めっき再配線部１５を覆い、半田バンプ１７を載せる部分に開口部１６ａを有するように封止樹脂層１６を形成する。その厚さは５〜１５０μｍ程度である。
このような封止樹脂層１６は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって、所望の位置に開口部１６ａを有する封止樹脂層１６を形成することができる。なお、封止樹脂層１６の形成方法は、この方法に限定されるものではなく、例えば印刷法によるパターン塗布でもよい。

次いで、図７（ｂ）に示すように、封止樹脂層１６に形成された開口部１６ａ上（ポスト１８の表面上）に半田バンプ１７を形成する。半田バンプ１７には共晶タイプ、鉛フリータイプの半田を使用することができる。
半田バンプ１７の形成方法としては、半田ボール搭載法、半田ペースト印刷法、メタルジェット法、半田ペーストディスペンス法により半田ペーストを載せた後リフローを実施、または電解半田めっき法、半田蒸着法等が挙げられる。
半田バンプ１７の形成後、前記配線部１５などの各種構造物が形成された半導体ウエハを所定の寸法にダイシングすることにより、前記配線部１５がパッケージ化された半導体チップを得ることができる。

半導体装置では、配線部１５の形成において、アンダーカット部１５ａに少なくとも絶縁性の補強部材１９を埋設しているので、シード部１３をエッチングにより除去する際に、配線部１５のサイドエッチングの進行が防止される。これにより配線部１５とウエハとの接着面積を確保することができ配線部１５の剥離を防止することができる。その結果、ウエハレベルＣＳＰ製品の歩留まりが向上する。また、ＣＳＰにおける微細配線（具体的にはＬ／Ｓ＝１０／１０μｍ以下）の形成が可能となり、設計の自由度が向上する。その結果、信頼性に優れた半導体装置を提供することができる。
以上、本発明の半導体装置およびその製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。

本発明は、各種半導体装置に適用できる。

本発明の半導体装置の一例を示す断面図である。 図１に示す半導体装置において、配線部をその長手方向からみた断面図である。 図１に示す半導体装置の製造方法の一例を工程順に示す模式的断面図である。 図３に続く各工程を順に示す模式的断面図である。 図１に示す半導体装置の製造方法の他の一例を工程順に示す模式的断面図である。 図５に続く各工程を順に示す模式的断面図である。 図６に続く各工程を順に示す模式的断面図である。 従来の半導体装置において、配線部のアンダーカットの発生を示す模式的断面図である。

符号の説明

１ 半導体基板、３ 電極、１０ 半導体装置、１１ 絶縁樹脂層、１２ 樹脂製凸部、１３ シード部、１４ 導電部、１５ 配線部、１６ 封止樹脂層、１７ 半田バンプ、１８ ポスト、１９ 補強部材。

Claims (3)

1. 少なくとも一面に電極が設けられた基板と、
   該基板の一面を被覆する絶縁樹脂層と、
   該絶縁樹脂層を被覆し、前記電極と電気的に接続されたライン状の配線部とを備えた半導体装置であって、
   前記配線部は、シード部とその上に配された導電部とからなる積層体を構成し、
   該積層体の長手方向の側面下部にアンダーカット部を備え、
   該アンダーカット部には少なくとも絶縁性の補強部材が埋設されていることを特徴とする半導体装置。
2. 少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する絶縁樹脂層と、該絶縁樹脂層を被覆し、前記電極と電気的に接続されたライン状の配線部とを備え、前記配線部は、シード部とその上に配された導電部とからなる積層体を構成し、該積層体の長手方向の側面下部にアンダーカット部を備え、該アンダーカット部には少なくとも絶縁性の補強部材が埋設されている半導体装置の製造方法であって、
   前記絶縁樹脂層上にシード層を形成する工程Ａと、
   前記シード層上に導電層を形成する工程Ｂと、
   前記シード層と前記導電層に加工（エッチング）を施し、シード部と導電部の積層体からなる配線部を形成する工程Ｃと、
   前記工程Ｃにより前記積層体の長手方向の側面下部に発生したアンダーカット部に、絶縁性の補強部材を埋設する工程Ｄとを順に備えることを特徴とする半導体装置の製造方法。
3. 前記工程Ｄは、少なくともアンダーカット部を埋めるとともに、前記絶縁樹脂層および前記導電部を覆うように、絶縁性の部材を形成する前工程と、
   前記アンダーカット部にのみ前記絶縁性の部材を残存させ、他の領域にある該絶縁性の部材を除去する後工程からなることを特徴とする請求項２に記載の半導体装置の製造方法。
   

Images