JP2004349610A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】ＣＳＰと呼ばれる半導体装置において、再配線間でいわゆるイオンマイグレーションによるショートが発生しにくいようにする。
【解決手段】酸化シリコンからなる絶縁膜３の上面にはポリイミドからなる下層保護膜５が設けられている。下層保護膜５の上面に設けられた凹部７内には銅からなる再配線９が設けられている。再配線９の接続パッド部上面には銅からなる下部柱状電極１１および上部柱状電極１２が設けられている。再配線９を含む下層保護膜５の上面にはポリイミドからなる上層保護膜１３およびエポキシ系樹脂からなる封止膜１４が設けられている。そして、再配線９が上層保護膜１３で覆われていることにより、再配線９間にいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
この発明は、再配線を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置には、ＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と呼ばれるもので、上面に接続パッドを有する半導体基板上に絶縁膜を介して銅からなる再配線を前記接続パッドに接続させて設け、前記再配線の接続パッド部上に銅からなる柱状電極を設け、前記再配線を含む前記絶縁膜上に封止膜をその上面が前記柱状電極の上面と面一となるように設けたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−１３５７４７号公報
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、封止膜下に再配線を設けているので、使用環境中の水分が封止膜に浸透すると、プラス電圧が印加されている再配線から溶け出した銅イオンが封止膜と絶縁膜との界面を移動してマイナス電圧が印加されている再配線あるいは柱状電極に析出し、いわゆるイオンマイグレーションによるショートが発生することがあるという問題があった。
そこで、この発明は、いわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる半導体装置およびその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、上面に接続パッドが設けられた半導体基板上に絶縁膜を介して再配線が前記接続パッドに接続されて設けられた半導体装置において、前記再配線を含む前記絶縁膜の上面に、前記再配線の接続パッド部に対応する部分に開口部を有する、前記絶縁膜と同一の材料からなる上層絶縁膜が設けられていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記再配線は前記絶縁膜の上面に設けられた凹部内に設けられていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記再配線は前記絶縁膜のほぼ平坦な上面に設けられていることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記再配線の接続パッド部上に柱状電極が前記上層絶縁膜上に突出されて設けられ、前記柱状電極の周囲における前記上層絶縁膜の上面に封止膜が設けられていることを特徴とするものである。
請求項５に記載の発明は、請求項４に記載の発明において、前記柱状電極は前記封止膜上に突出されていることを特徴とするものである。
請求項６に記載の発明は、請求項４に記載の発明において、前記柱状電極の上面は前記封止膜の上面と面一となっていることを特徴とするものである。
請求項７に記載の発明は、請求項４に記載の発明において、前記再配線の前記接続パッドに接続された部分に、前記半導体基板の端面まで延びる接続線が接続されていることを特徴とするものである。
請求項８に記載の発明は、上面に接続パッドが設けられた半導体基板上に、前記接続パッドに対応する部分に開口部を有する絶縁膜を形成する工程と、前記絶縁膜の上面に再配線を前記開口部を介して前記接続パッドに接続させて形成する工程と、前記再配線を含む前記絶縁膜の上面に、前記再配線の接続パッド部に対応する部分に開口部を有する、前記絶縁膜と同一の材料からなる上層絶縁膜を形成する工程とを有することを特徴とするものである。
請求項１０に記載の発明は、請求項９に記載の発明において、前記再配線を、前記絶縁膜の上面に設けられた凹部内に形成することを特徴とするものである。
請求項１１に記載の発明は、請求項９に記載の発明において、前記再配線を、前記絶縁膜のほぼ平坦な上面に形成することを特徴とするものである。
請求項１２に記載の発明は、請求項９に記載の発明において、前記半導体基板はウエハ状態の半導体基板であり、前記再配線の前記接続パッドに接続された部分を前記絶縁膜上のダイシングストリートに対応する領域に形成した補助配線により接続し、前記補助配線をメッキ電流路とした電解メッキにより前記再配線の接続パッド部上に柱状電極を前記上層絶縁膜上に突出するように形成し、前記柱状電極の周囲における前記上層絶縁膜の上面に封止膜を形成し、この後、前記ウエハ状態の半導体基板をダイシングストリートに沿ってダイシングすることを特徴とするものである。
請求項１３に記載の発明は、請求項１２に記載の発明において、前記封止膜を当初前記柱状電極の上面を覆うように形成し、次いで前記封止膜の上面側を研磨することにより前記柱状電極の上面を露出させることを特徴とするものである。
請求項１４に記載の発明は、請求項１３に記載の発明において、露出された前記柱状電極上に、前記補助配線をメッキ電流路とした電解メッキにより上部柱状電極を形成することを特徴とするものである。
そして、この発明によれば、絶縁膜の上面に設けられた再配線の接続パッド部を除く部分が、絶縁膜と同一の材料からなる上層絶縁膜によって覆われることにより、いわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。
【０００６】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面中央部には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属からなる複数の接続パッド２が集積回路に接続されて設けられている。接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコンや窒化シリコンからなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。
【０００７】
絶縁膜３の上面にはポリイミドからなる下層保護膜（絶縁膜）５が設けられている。下層保護膜５の絶縁膜３の開口部４に対応する部分には開口部６が設けられている。下層保護膜５の上面の再配線形成領域には凹部７が設けられている。凹部７は開口部６に連通されている。両開口部４、６を介して露出された接続パッド２の上面から下層保護膜５の凹部７内にかけて下地金属層８および再配線９が設けられている。この場合、下地金属層８は、詳細には図示していないが、下から順に、チタン層と銅層との２層構造となっている。再配線９は銅層のみからなっている。また、再配線９および下地金属層８は下層保護膜５上にやや突出されている。
【０００８】
接続パッド２の近傍における下層保護膜５の上面には、下地金属層８に接続された接続線１０がシリコン基板１の端面まで延びて設けられている。再配線９の接続パッド部上面には銅からなる下部柱状電極１１および上部柱状電極１２が設けられている。再配線９、下地金属層８および接続線１０を含む下層保護膜５の上面にはポリイミドからなる上層保護膜（絶縁膜）１３およびエポキシ系樹脂からなる封止膜１４が設けられている。この場合、封止膜１４の上面は下部柱状電極１１の上面と面一となっている。したがって、下部柱状電極１１は上層保護膜１３上に突出されている。また、上部柱状電極１２のすべては封止膜１４上に突出されている。
【０００９】
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）１の上面にアルミニウム系金属からなる接続パッド２が形成され、その上面の接続パッド２の中央部を除く部分に酸化シリコンや窒化シリコンからなる絶縁膜３が形成され、接続パッド２の中央部が絶縁膜３に形成された開口部４を介して露出されたものを用意する。なお、図２において符号２１で示す領域は、ダイシングストリートに対応する領域である。
【００１０】
次に、図３に示すように、開口部４を介して露出された接続パッド２の上面を含む絶縁膜３の上面全体にポリイミドからなる下層保護膜５をスピンコート法などによりその上面がほぼ平坦となるように形成する。次に、下層保護膜５の上面において凹部７（つまり再配線９）形成領域以外の領域にレジスト膜２２を形成する。次に、レジスト膜２２をマスクとして下層保護膜５をハーフエッチングすると、図４に示すように、レジスト膜２２下以外の領域における下層保護膜５の上面に凹部７が形成される。次に、レジスト膜２２を剥離する。
【００１１】
次に、図５に示すように、下層保護膜５の上面にレジスト膜２３をパターン形成する。この場合、絶縁膜３の開口部４に対応する部分におけるレジスト膜２３には開口部２４が形成されている。次に、レジスト膜２３をマスクとして下層保護膜５をエッチングすると、図６に示すように、レジスト膜２３の開口部２４に対応する部分つまり絶縁膜３の開口部４に対応する部分における下層保護膜５に開口部６が形成される。次に、レジスト膜２３を剥離する。
【００１２】
次に、図７に示すように、両開口部４、６を介して露出された接続パッド２の上面を含む下層保護膜５の上面全体に下地金属層８を形成する。この場合、下地金属層８は、詳細には図示していないが、スパッタにより形成されたチタン層上にスパッタにより銅層を形成したものである。なお、下地金属層８は、無電解メッキにより形成された銅層のみであってもよい。
【００１３】
次に、下地金属層８の上面にレジスト膜２５をパターン形成する。この場合、再配線９形成領域に対応する部分におけるレジスト膜２５には開口部２６が形成されている。すなわち、開口部２６の縁部は、凹部７内に形成された下地金属層８の内壁面と一致している。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行うと、レジスト膜２５の開口部２６内の下地金属層８の上面に再配線９が形成される。この場合、再配線９の上面は下地金属層８の上面とほぼ面一となるようにする。次に、レジスト膜２５を剥離する。
【００１４】
次に、図８に示すように、再配線９を含む下地金属層８の上面にレジスト膜２７をパターン形成する。この場合、図８に示す場合の一部の平面図である図９に示すように、レジスト膜２７は、再配線９およびその周囲における下地金属層８上に形成された再配線上部２７ａと、一点鎖線で示すダイシングストリート２１に対応する領域に形成された格子状部２７ｂと、再配線上部２７ａの接続パッド２の上部に形成された部分と格子状部２７ｂとを接続する接続部２７ｃとを有するパターンからなっている。また、再配線上部２７ａの縁部は、図８に示すように、凹部７の内壁面と一致している。
【００１５】
次に、レジスト膜２７をマスクとして下地金属層８の不要な部分をエッチングして除去し、次いでレジスト膜２７を剥離すると、図１０および図１１に示すようになる。すなわち、再配線９は露出され、その下面および側面に下地金属層８が形成されている。また、一点鎖線で示すダイシングストリート２１に対応する領域に格子状の補助配線２８が形成されている。さらに、補助配線２８と下地金属層８との間に接続線１０が形成されている。
【００１６】
次に、図１２に示すように、再配線９、下地金属層８、接続線１０および補助配線２８を含む下層保護膜５の上面全体に、下層保護膜５と同一の材料であるポリイミドからなる上層保護膜１３をスピンコート法などによりその上面がほぼ平坦となるように形成する。次に、上層保護膜１３の上面にレジスト膜２９をパターン形成する。この場合、再配線９の接続パッド部に対応する部分におけるレジスト膜２９には開口部３０が形成されている。
【００１７】
次に、レジスト膜２９をマスクとして上層保護膜１３をエッチングすると、図１３に示すように、レジスト膜２９の開口部３０に対応する部分つまり再配線９の接続パッド部に対応する部分における上層保護膜１３に開口部３１が形成される。次に、図１４に示すように、補助配線２８をメッキ電流路とした銅の電解メッキを行うと、レジスト膜２９および上層保護膜１３の開口部３０、３１内の再配線９の接続パッド部上面に下部柱状電極１１が形成される。次に、レジスト膜２９を剥離する。
【００１８】
次に、図１５に示すように、下部柱状電極１１、再配線９、下地金属層８、接続線１０および補助配線２８を含む上層保護膜１３の上面全体にエポキシ系樹脂からなる封止膜１４をその厚さが下部柱状電極１１の高さよりもやや厚くなるように形成する。したがって、この状態では、下部柱状電極１１の上面は封止膜１４によって覆われている。次に、封止膜１４および下部柱状電極１１の上面側を適宜に研磨することにより、図１６に示すように、下部柱状電極１１の上面を露出させるとともに、下部柱状電極１１の上面を含む封止膜１４の上面を平坦化する。
【００１９】
次に、図１７に示すように、封止膜１４の上面にレジスト膜３２をパターン形成する。この場合、下部柱状電極１１の上面に対応する部分におけるレジスト膜３２には開口部３３が形成されている。次に、補助配線２８をメッキ電流路とした銅の電解メッキを行うと、レジスト膜３２の開口部３３内の下部柱状電極１１の上面に上部柱状電極１２が形成される。次に、レジスト膜３２および上部柱状電極１２の上面側を適宜に研磨することにより、図１８に示すように、上部柱状電極１２の上面を含むレジスト膜３２の上面を平坦化する。
【００２０】
次に、レジスト膜３２を剥離すると、図１９に示すように、上部柱状電極１２のすべてが封止膜１４上に露出（突出）される。次に、ウエハ状態のシリコン基板１をダイシングストリート２１に沿ってダイシングすると、図１に示す半導体装置が複数個得られる。この場合、ウエハ状態のシリコン基板１をダイシングストリート２１に沿ってダイシングすると、ダイシングストリート２１に対応する領域に形成された補助配線２８および接続線１０が除去されるため、再配線９が互いに非短絡状態となる。
【００２１】
このようにして得られた半導体装置では、下層保護膜５の上面に設けられた凹部７内に設けられた再配線９の接続パッド部を除く部分が、下層保護膜５と同一の材料からなる上層保護膜１３によって覆われているので、使用環境中の水分が封止膜１４に浸透しても、この浸透した水分が上層保護膜１３の上面によってそれ以上の浸透を阻止され、これにより再配線９間および再配線９と下部柱状電極１１との間にいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。
【００２２】
ところで、図１では、図示の都合上、下部柱状電極１１と上部柱状電極１２とをその間に記入した実線で分けているが、実際には、両柱状電極１１、１２を銅の電解メッキによって形成しているため、その間に両者を分ける界面は存在しない。したがって、実際には、再配線９の接続パッド部上面に形成された１本の柱状電極の上部が封止膜１４上に突出されている。この結果、図１に示す半導体装置を回路基板（図示せず）上に実装した状態において、シリコン基板１と回路基板との間の熱膨張係数差に起因して発生する応力を、特に、封止膜１４上に突出された柱状電極によって緩和することができる。
【００２３】
（第１実施形態の製造方法の他の例）
上記製造方法では、図１０に示すように、下地金属層８の不要な部分を除去し、次いで図１３に示すように、上層保護膜１３を形成し、次いで図１４に示すように、下部柱状電極１２を形成しているが、これに限定されるものではない。例えば、図７に示す再配線９形成工程後に、まず、図２０に示すように、再配線９を含む下地金属層８の上面にレジスト膜４１をパターン形成する。この場合、再配線９の接続パッド部に対応する部分におけるレジスト膜４１には開口部４２が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行うと、レジスト膜４１の開口部４２内の再配線９の接続パッド部上面に下部柱状電極１１が形成される。次に、レジスト膜４１を剥離する。
【００２４】
次に、図２１に示すように、再配線９を含む下地金属層８の上面において下部柱状電極１１形成領域を除く領域にレジスト膜４３をパターン形成する。この場合、下部柱状電極１１を含むレジスト膜４３は、図８および図９に示すレジスト膜２７と同じパターンとなっている。次に、下部柱状電極１１を含むレジスト膜４３をマスクとして下地金属層８の不要な部分をエッチングして除去し、次いでレジスト膜４３を剥離する。次に、図２２に示すように、再配線９などを含む下層保護膜５の上面において下部柱状電極１１形成領域を除く領域に上層保護膜１３をスピンコート法などによりその上面がほぼ平坦となるように形成する。この後、図１５〜図１９に示す工程を経ると、図１に示す半導体装置が複数個得られる。
【００２５】
（第２実施形態）
図７に示す再配線９形成工程において、銅の電解メッキにより形成する再配線９の上面が下層保護膜５の上面とほぼ面一となるようにした場合には、図２３に示すこの発明の第２実施形態としての半導体装置が得られる。この場合、再配線９の周囲における下地金属層８の上面を再配線９の上面とほぼ面一となるようにすることもできる。
【００２６】
（第３実施形態）
図３に示す凹部７形成工程において、ダイシングストリート２１およびその近傍に対応する領域における下層保護膜５の上面にレジスト膜２２を形成しない場合には、図４に示す状態では、ダイシングストリート２１およびその近傍に対応する領域における下層保護膜５の上面にも凹部７が形成される。したがって、このようにした場合には、図２４に示すこの発明の第３実施形態のように、シリコン基板１の端面近傍に形成された凹部７内に下地金属層１０ａとメッキ銅層１０ｂとからなる２層構造の接続線１０が形成される。この場合、ダイシングストリートに形成される補助配線も同様の２層構造となる。
【００２７】
（第４実施形態）
図２５はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と大きく異なる点は、下層保護膜５の上面に凹部７を形成せず、下層保護膜５の上面をほぼ平坦とした点である。このようにした場合でも、再配線９の接続パッド部以外の部分は上層保護膜１３によって覆われているため、再配線９間および再配線９と下部柱状電極１１との間にいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。
【００２８】
（第５実施形態）
図２６はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、柱状電極１１Ａの高さを両柱状電極１１、１２の合計高さとし、封止膜１４Ａの上面を柱状電極１１Ａの上面と面一とした点である。
【００２９】
ここで、図１に示す半導体装置を図２６に示す半導体装置と比較すると、封止膜１４の厚さを上部柱状電極１２の高さの分だけ薄くし、上部柱状電極１２を封止膜１４上に突出させているので、シリコン基板１と回路基板との間の熱膨張係数差に起因して発生する応力をより一層緩和することができる。一方、封止膜１４の厚さを上部柱状電極１２の高さの分だけ薄くすると、図２６に示す半導体装置と比較して、使用環境中の水分が封止膜１４下に浸透しやすくなるが、上層保護膜１３の上面によってそれ以上の浸透を阻止することができるため、いわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。
【００３０】
さらに、封止膜１４の厚さを上部柱状電極１２の高さの分だけ薄くした場合には、図２６に示す半導体装置と比較して、ウエハ状態のシリコン基板１の反りを低減することもできる。一例として、図１に示す半導体装置において、下層保護膜５の厚さを１０μｍ程度とし、上層保護膜１３の厚さを４μｍ程度とし、凹部７の深さを６μｍ程度とし、両柱状電極１１、１２の合計高さを１００μｍ程度とする。この場合、封止膜１４の厚さは、上部柱状電極１２の高さによって決まる。
【００３１】
そして、ウエハ状態のシリコン基板１が８型でその直径が約２０．３２ｍｍであって、上部柱状電極１２の高さを０μｍ（つまり図２６に示す半導体装置の場合と同じ）とした場合には、ウエハ状態のシリコン基板１の反りは１ｍｍ程度であった。これに対し、上部柱状電極１２の高さを２２．５μｍ、４５μｍとした場合には、ウエハ状態のシリコン基板１の反りは０．７ｍｍ程度、０．５ｍｍ程度であった。このように、ウエハ状態のシリコン基板１の反りを低減することができるため、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
【００３２】
【発明の効果】
以上説明したように、この発明によれば、絶縁膜の上面に設けられた再配線の接続パッド部を除く部分が、絶縁膜と同一の材料からなる上層絶縁膜によって覆われることにより、いわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造に際し、当初の工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】図１７に続く工程の断面図。
【図１９】図１８に続く工程の断面図。
【図２０】図１に示す半導体装置の他の製造方法を説明するために示す所定の工程の断面図。
【図２１】図２０に続く工程の断面図。
【図２２】図２１に続く工程の断面図。
【図２３】この発明の第２実施形態としての半導体装置の断面図。
【図２４】この発明の第３実施形態としての半導体装置の断面図。
【図２５】この発明の第４実施形態としての半導体装置の断面図。
【図２６】この発明の第５実施形態としての半導体装置の断面図。
【符号の説明】
１ シリコン基板
２ 接続パッド
３ 絶縁膜
４ 開口部
５ 下層保護膜
６ 開口部
７ 凹部
８ 下地金属層
９ 再配線
１０ 接続線
１１ 下部柱状電極
１２ 上部柱状電極
１３ 上部保護膜
１４ 封止膜
２８ 補助配線

Claims (13)

1. 上面に接続パッドが設けられた半導体基板上に絶縁膜を介して再配線が前記接続パッドに接続されて設けられた半導体装置において、前記再配線を含む前記絶縁膜の上面に、前記再配線の接続パッド部に対応する部分に開口部を有する、前記絶縁膜と同一の材料からなる上層絶縁膜が設けられていることを特徴とする半導体装置。
2. 請求項１に記載の発明において、前記再配線は前記絶縁膜の上面に設けられた凹部内に設けられていることを特徴とする半導体装置。
3. 請求項１に記載の発明において、前記再配線は前記絶縁膜のほぼ平坦な上面に設けられていることを特徴とする半導体装置。
4. 請求項１に記載の発明において、前記再配線の接続パッド部上に柱状電極が前記上層絶縁膜上に突出されて設けられ、前記柱状電極の周囲における前記上層絶縁膜の上面に封止膜が設けられていることを特徴とする半導体装置。
5. 請求項４に記載の発明において、前記柱状電極は前記封止膜上に突出されていることを特徴とする半導体装置。
6. 請求項４に記載の発明において、前記柱状電極の上面は前記封止膜の上面と面一となっていることを特徴とする半導体装置。
7. 請求項４に記載の発明において、前記再配線の前記接続パッドに接続された部分に、前記半導体基板の端面まで延びる接続線が接続されていることを特徴とする半導体装置。
8. 上面に接続パッドが設けられた半導体基板上に、前記接続パッドに対応する部分に開口部を有する絶縁膜を形成する工程と、
   前記絶縁膜の上面に再配線を前記開口部を介して前記接続パッドに接続させて形成する工程と、
   前記再配線を含む前記絶縁膜の上面に、前記再配線の接続パッド部に対応する部分に開口部を有する、前記絶縁膜と同一の材料からなる上層絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
9. 請求項９に記載の発明において、前記再配線を、前記絶縁膜の上面に設けられた凹部内に形成することを特徴とする半導体装置の製造方法。
10. 請求項９に記載の発明において、前記再配線を、前記絶縁膜のほぼ平坦な上面に形成することを特徴とする半導体装置の製造方法。
11. 請求項９に記載の発明において、前記半導体基板はウエハ状態の半導体基板であり、前記再配線の前記接続パッドに接続された部分を前記絶縁膜上のダイシングストリートに対応する領域に形成した補助配線により接続し、前記補助配線をメッキ電流路とした電解メッキにより前記再配線の接続パッド部上に柱状電極を前記上層絶縁膜上に突出するように形成し、前記柱状電極の周囲における前記上層絶縁膜の上面に封止膜を形成し、この後、前記ウエハ状態の半導体基板をダイシングストリートに沿ってダイシングすることを特徴とする半導体装置の製造方法。
12. 請求項１２に記載の発明において、前記封止膜を当初前記柱状電極の上面を覆うように形成し、次いで前記封止膜の上面側を研磨することにより前記柱状電極の上面を露出させることを特徴とする半導体装置の製造方法。
13. 請求項１３に記載の発明において、露出された前記柱状電極上に、前記補助配線をメッキ電流路とした電解メッキにより上部柱状電極を形成することを特徴とする半導体装置の製造方法。

Images