JP5603191B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5603191B2
JP5603191B2 JP2010216881A JP2010216881A JP5603191B2 JP 5603191 B2 JP5603191 B2 JP 5603191B2 JP 2010216881 A JP2010216881 A JP 2010216881A JP 2010216881 A JP2010216881 A JP 2010216881A JP 5603191 B2 JP5603191 B2 JP 5603191B2
Authority
JP
Japan
Prior art keywords
external connection
connection electrode
sealing film
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010216881A
Other languages
English (en)
Other versions
JP2012074461A (ja
Inventor
純司 塩田
Original Assignee
株式会社テラプローブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラプローブ filed Critical 株式会社テラプローブ
Priority to JP2010216881A priority Critical patent/JP5603191B2/ja
Priority to US13/225,693 priority patent/US8564128B2/en
Priority to TW100133544A priority patent/TWI476882B/zh
Priority to CN2011102801335A priority patent/CN102420197A/zh
Publication of JP2012074461A publication Critical patent/JP2012074461A/ja
Application granted granted Critical
Publication of JP5603191B2 publication Critical patent/JP5603191B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Description

この発明は半導体装置の製造方法に関する。
従来の半導体装置には、ＣＳＰ(Chip Size
Package)と呼ばれるものが知られている（例えば、特許文献１参照）。この半導体装置は半導体基板を備えている。半導体基板上に設けられた絶縁膜の上面には配線が設けられている。配線のランド上面には外部接続用電極が設けられている。配線を含む絶縁膜の上面において外部接続用電極の周囲には封止膜が設けられている。外部接続用電極の上面には半田バンプが設けられている。
特開２００８−２１８７３１号公報
上記従来の半導体装置の製造方法では、配線および外部接続用電極を形成した後に、配線および外部接続用電極を含む絶縁膜の上面にエポキシ樹脂からなる封止膜をその厚さが外部接続用電極の高さよりもやや厚くなるように形成している。したがって、この状態では、外部接続用電極の上面は封止膜によって覆われている。次に、封止膜の上面側および外部接続用電極の上部を研削し、外部接続用電極の上面を露出させている（特許文献１の第２９段落参照）。次に、露出された外部接続用電極の上面に半田バンプを形成している。
ところで、特許文献１に記載はないが、封止膜の上面側および外部接続用電極の上部を研削するとき、研削砥石を用いて研削（少しずつ削り取る）しているので、外部接続用電極の上面に研削により引きちぎられたバリが発生し、外部接続用電極の上面からその周囲における封止膜の上面にバリが形成されてしまう。そこで、一般的には、後処理として、硫酸系のエッチング液を用いてウェットエッチングを行うことにより、外部接続用電極の上面からその周囲における封止膜の上面に形成されたバリを除去することが多い。
しかしながら、外部接続用電極の上面からその周囲における封止膜の上面に形成されたバリを除去すると、このバリの除去に応じて、外部接続用電極の周囲における封止膜の上面に不要な凹部が形成され、またオーバーエッチングにより外部接続用電極の高さが不必要に低くなり、さらに外部接続用電極と封止膜との間にエッチング液が浸み込むと、外部接続用電極の上部外周部が不要にエッチングされて細くなり、外部接続用電極と封止膜との間の密着性の低下の原因となってしまうという問題があった。
また、ＷＬＰ（Wafer Level Package）をプリント配線板に直接埋込む技術であるＥＷＬＰ（Embedded Wafer Level Package）では、ＷＬＰを埋めん込んだ後に外部接続用電極上の上層絶縁膜に開口部を設けて上層配線と電気的に接続している。しかし、外部接続用電極は、周囲の封止膜と開口部周縁部の上層絶縁膜の二層と接触しているため、層の境界付近において密着性が良くないという問題もあった。
そこで、この発明は、外部接続用電極の上面にバリが発生しないようにすることができ、また外部接続用電極の周側面と上面との境界付近においても密着性が良くなるようにすることができる半導体装置の製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置の製造方法は、半導体基板上に形成された柱状の外部接続用電極の上部をサーフェスプレーナーで除去し、前記外部接続用電極の周側面および上面を覆うように封止膜を形成し、前記外部接続用電極上面の一部の領域における前記封止膜に開口部を形成することを特徴とするものである。
請求項２に記載の発明に係る半導体装置の製造方法は、半導体基板上に、メッキレジスト膜を用いた電解メッキを行うことにより、柱状の外部接続用電極を形成し、 前記メッキレジスト膜を残した状態で前記外部接続用電極の上部およびそれに対応する前記メッキレジスト膜の上面側を切って除去し、前記メッキレジスト膜を剥離し、前記外部接続用電極の周側面および上面を覆うように封止膜を形成し、前記外部接続用電極上面の一部の領域における前記封止膜に開口部を形成することを特徴とするものである。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項２に記載の発明において、前記外部接続用電極の上部およびそれに対応する前記メッキレジスト膜の上面側は、サーフェスプレーナーを用いて切ることを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項１または２に記載の発明において、前記封止膜の上面側の研削は前記外部接続用電極上に前記封止膜が厚さ数μｍ〜１０μｍ残るように研削することを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項１または２に記載の発明において、前記封止膜の開口部の形成はレーザビームを照射するレーザ加工により行うことを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項５に記載の発明において、前記封止膜の開口部の直径は前記外部接続用電極の直径よりも数μｍ〜１０μｍ小さくなるようにすることを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項１または２に記載の発明において、前記封止膜の開口部内およびその上方に、半田バンプを少なくとも前記外部接続用電極上面の中心を含む領域に接続させて形成することを特徴とするものである。
この発明によれば、半導体基板上に形成された外部接続用電極の周側面および上面を覆うように封止膜を形成し、外部接続用電極上面の一部の領域における封止膜に開口部を形成することにより、外部接続用電極の上面にバリが発生しないようにすることができ、また外部接続用電極の周側面と上面との境界付近においても密着性が良くなるようにすることができる。
この発明の一実施形態としての半導体装置の平面図。 図１のII−II線にほぼ沿う部分の断面図。 図１および図２に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。
図１はこの発明の一実施形態としての半導体装置の平面図を示し、図２は図１のII−II線にほぼ沿う部分の断面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には、図示していないが、所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサなどの素子が形成されている。シリコン基板１の上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属などからなる複数の接続パッド２が設けられている。
シリコン基板１の周辺部および接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン、窒化シリコンなどからなるパッシベーション膜（絶縁膜）３が設けられ、接続パッド２の中央部はパッシベーション膜３に設けられた開口部４を介して露出されている。パッシベーション膜３の上面にはポリイミド系樹脂などからなる保護膜（絶縁膜）５が設けられている。パッシベーション膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。
保護膜５の上面には複数の配線７が設けられている。配線７は、保護膜５の上面に設けられた銅などからなる下地金属層８と、下地金属層８の上面に設けられた銅からなる上部金属層９との２層構造となっている。配線７の一端部７ａは、パッシベーション膜３および保護膜５の開口部４、６を介して接続パッド２に接続されており、他端部はランド７ｂとなっており、その間は引き回し線部７ｃとなっている。配線７のランド７ｂの上面には、銅からなる柱状の外部接続用電極１０が設けられている。
配線７を含む保護膜５の上面において外部接続用電極１０の周囲にはシリカフィラーを含むエポキシ系樹脂などからなる封止膜１１がその上面を平坦とされて設けられている。この場合、外部接続用電極１０の上面外周部は封止膜１１によって覆われ、外部接続用電極１０の上面中央部に対応する部分における封止膜１１には開口部１２が設けられている。封止膜１１の開口部１２内およびその上方には半田バンプが外部接続用電極１０の上面中央部に接続されて設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図３に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面にアルミニウム系金属などからなる接続パッド２、酸化シリコンなどからなるパッシベーション膜３およびポリイミド系樹脂などからなる保護膜５が形成され、接続パッド２の中央部がパッシベーション膜３および保護膜５の開口部４、６を介して露出されたものを準備する。
この場合、半導体ウエハ２１の厚さは、図２に示すシリコン基板１の厚さよりも厚くなっている。なお、図２において、符号２２で示す領域はダイシングストリートである。そして、ダイシングストリート２２およびその両側におけるパッシベーション膜３および保護膜５は除去されている。
次に、図４に示すように、パッシベーション膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面並びにダイシングストリート２２およびその両側に対応する部分における半導体ウエハ２１の上面に下地金属層８を形成する。この場合、下地金属層８は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタンなどの薄膜層上にスパッタ法により銅層を形成したものであってもよい。
次に、下地金属層８の上面にポジ型の液状レジストからなるメッキレジスト膜２３をパターン形成する。この場合、上部金属層９形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜２３の開口部２４内の下地金属層８の上面に上部金属層９が形成される。次に、メッキレジスト膜２３を剥離する。
次に、図５に示すように、上部金属層９を含む下地金属層８の上面にネガ型のドライフィルムレジストからなるメッキレジスト膜２５をパターン形成する。この場合、上部金属層９のランド（外部接続用電極１０形成領域）に対応する部分におけるメッキレジスト膜２５には開口部２６が形成されている。
次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜２５の開口部２６内の上部金属層９のランド上面に外部接続用電極１０が形成される。この場合、外部接続用電極１０の上部は、平坦ではなく、ドーム状となっている。また、外部接続用電極１０の高さは、図２に示す外部接続用電極１０の高さよりも高くなっている。
次に、図６に示すように、サーフェスプレーナー２７を準備する。このサーフェスプレーナー２７は、固定されて配置され、回転円板２８の周辺部下面にバイト２９が設けられたものを有し、駆動手段（図示せず）の駆動により、回転円板２８と共にバイト２９が回転されるようになっている。
そして、バイト２９の刃先を外部接続用電極１０の最終的な高さ位置に位置させ、回転円板２８と共にバイト２９を回転させる。この状態において、外部接続用電極１０およびメッキレジスト膜２５などを有する半導体ウエハ２１を水平方向に移動させると、回転円板２８と共に回転するバイト２９により全ての外部接続用電極１０の上部およびそれに対応するメッキレジスト膜２５の上面側が切られて除去され、図７に示すように、外部接続用電極１０の高さが最終的な高さ位置に揃えられ、且つ、外部接続用電極１０およびメッキレジスト膜２５の上面が面一となる。このように、銅を含む外部接続用電極や金等の柔らかい金属、メッキレジスト膜２５であれば、サーフェスプレーナー２７で切ることができ、表面を平滑にできる。
この場合、全ての外部接続用電極１０の上部およびそれに対応するメッキレジスト膜２５の上面側がバイト２９の刃先により１回でずばっと切られて除去されるため、研削砥石を用いる場合と異なり、外部接続用電極１０の上面にバリが発生することはない。したがって、バリを除去するためのウェットエッチングによる後処理を行う必要はなく、外部接続用電極１０の高さが不必要に低くなったり、外部接続用電極１０の上部外周部が不要に細くなったりすることがない。
次に、メッキレジスト膜２５を剥離する。なお、メッキレジスト膜２５を剥離した後に、サーフェスプレーナー２７を用いて外部接続用電極１０の上部を切って除去するようにしてもよい。ただし、上述の如く、メッキレジスト膜２５を残した状態で外部接続用電極１０の上部を切って除去すると、メッキレジスト膜２５の存在により、外部接続用電極１０が全く倒れないようにすることができる。また、外部接続用電極１０の削りかすが上部金属層９に付くことがなく、メッキレジスト膜２５を剥離する際に削りかすも一緒に除去できる。
次に、上部金属層９をマスクとして上部金属層９下以外の領域における下地金属層８をエッチングして除去すると、図８に示すように、上部金属層９下にのみ下地金属層８が残存される。この状態では、上部金属層９とその下に残存された下地金属層８とにより、２層構造の配線７が形成されている。
次に、図９に示すように、ダイシングストリート２２およびその両側における半導体ウエハ２１の上面並びに配線７および外部接続用電極１０を含む保護膜５の上面にスクリーン印刷法などによりシリカフィラーを含むエポキシ系樹脂などからなる封止膜１１をその厚さが外部接続用電極１０の高さよりもやや厚くなるように形成する。したがって、この状態では、外部接続用電極１０の上面は封止膜１１によって覆われている。
次に、封止膜１１の上面側を研削砥石（図示せず）を用いて研削し、図１０に示すように、外部接続用電極１０上に封止膜１１が僅か例えば厚さ数μｍ〜１０μｍ残るようにするとともに、封止膜１１の上面を平坦化する。したがって、この状態では、外部接続用電極１０の上面は薄い封止膜１１によって覆われている。また、外部接続用電極１０の上部は研削しないので、外部接続用電極１０の上面にバリが発生することはない。
次に、図１１に示すように、外部接続用電極１０の上面中央部に対応する部分における封止膜１１に、ＣＯ２、ＹＡＧなどのレーザビームを照射するレーザ加工により、開口部１２を形成する。開口部１２の直径は外部接続用電極１０の直径よりも僅か例えば数μｍ〜１０μｍ小さくなるようにする。したがって、この状態では、外部接続用電極１０の上面外周部は封止膜１１によって覆われており、外部接続用電極１０と封止膜１１との間に剥離が生じにくいようにすることができる。
次に、図１２に示すように、半導体ウエハ２１の下面側を適宜に削り、半導体ウエハ２１の厚さを薄くする。次に、図１３に示すように、封止膜１１の開口部１２内およびその上方に半田バンプ１３を外部接続用電極１０の上面中央部に接続させて形成する。次に、図１４に示すように、封止膜１１および半導体ウエハ２１をダイシングストリート２２に沿って切断すると、図２に示す半導体装置が複数個得られる。
１ シリコン基板
２ 接続パッド
３ パッシベーション膜
５ 保護膜
７ 配線
１０ 外部接続用電極
１１ 封止膜
１２ 開口部
１３ 半田バンプ
２１ 半導体ウエハ
２２ ダイシングストリート
２７ サーフェスプレーナー

Claims (7)

  1. 半導体基板上に形成された柱状の外部接続用電極の上部をサーフェスプレーナーで除去し、
    前記外部接続用電極の周側面および上面を覆うように封止膜を形成し、
    前記外部接続用電極上面の一部の領域における前記封止膜に開口部を形成することを特徴とする半導体装置の製造方法。
  2. 半導体基板上に、メッキレジスト膜を用いた電解メッキを行うことにより、柱状の外部接続用電極を形成し、
    前記メッキレジスト膜を残した状態で前記外部接続用電極の上部およびそれに対応する前記メッキレジスト膜の上面側を切って除去し、
    前記メッキレジスト膜を剥離し、
    前記外部接続用電極の周側面および上面を覆うように封止膜を形成し、
    前記外部接続用電極上面の一部の領域における前記封止膜に開口部を形成することを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の発明において、前記外部接続用電極の上部およびそれに対応する前記メッキレジスト膜の上面側は、サーフェスプレーナーを用いて切ることを特徴とする半導体装置の製造方法。
  4. 請求項１または２に記載の発明において、前記封止膜の上面側の研削は前記外部接続用電極上に前記封止膜が厚さ数μｍ〜１０μｍ残るように研削することを特徴とする半導体装置の製造方法。
  5. 請求項１または２に記載の発明において、前記封止膜の開口部の形成はレーザビームを照射するレーザ加工により行うことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の発明において、前記封止膜の開口部の直径は前記外部接続用電極の直径よりも数μｍ〜１０μｍ小さくなるようにすることを特徴とする半導体装置の製造方法。
  7. 請求項１または２に記載の発明において、前記封止膜の開口部内およびその上方に、半田バンプを少なくとも前記外部接続用電極上面の中心を含む領域に接続させて形成することを特徴とする半導体装置の製造方法。
JP2010216881A 2010-09-28 2010-09-28 半導体装置の製造方法 Expired - Fee Related JP5603191B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010216881A JP5603191B2 (ja) 2010-09-28 2010-09-28 半導体装置の製造方法
US13/225,693 US8564128B2 (en) 2010-09-28 2011-09-06 Semiconductor device and manufacturing method of the same
TW100133544A TWI476882B (zh) 2010-09-28 2011-09-19 半導體裝置及其製造方法
CN2011102801335A CN102420197A (zh) 2010-09-28 2011-09-20 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010216881A JP5603191B2 (ja) 2010-09-28 2010-09-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012074461A JP2012074461A (ja) 2012-04-12
JP5603191B2 true JP5603191B2 (ja) 2014-10-08

Family

ID=45869824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010216881A Expired - Fee Related JP5603191B2 (ja) 2010-09-28 2010-09-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8564128B2 (ja)
JP (1) JP5603191B2 (ja)
CN (1) CN102420197A (ja)
TW (1) TWI476882B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10420701B2 (en) 2013-05-17 2019-09-24 Zoll Medical Corporation Cameras for emergency rescue
JP2015012139A (ja) * 2013-06-28 2015-01-19 凸版印刷株式会社 半導体装置及びその製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444288B (en) * 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
CN100452367C (zh) * 2004-09-17 2009-01-14 卡西欧计算机株式会社 具有密封膜的芯片尺寸的半导体装置及其制造方法
JP2008108849A (ja) * 2006-10-24 2008-05-08 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008210933A (ja) * 2007-02-26 2008-09-11 Casio Comput Co Ltd 半導体装置
JP4413240B2 (ja) 2007-03-05 2010-02-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2009289863A (ja) * 2008-05-28 2009-12-10 Casio Comput Co Ltd 半導体装置の製造方法
JP5097792B2 (ja) * 2009-08-17 2012-12-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法

Also Published As

Publication number Publication date
US20120074564A1 (en) 2012-03-29
TWI476882B (zh) 2015-03-11
CN102420197A (zh) 2012-04-18
US8564128B2 (en) 2013-10-22
JP2012074461A (ja) 2012-04-12
TW201227892A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
JP4193897B2 (ja) 半導体装置およびその製造方法
JP4611943B2 (ja) 半導体装置
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
JP4596001B2 (ja) 半導体装置の製造方法
JP4042749B2 (ja) 半導体装置の製造方法
JP2008141170A (ja) 半導体装置およびその製造方法
JP2008130886A (ja) 半導体装置の製造方法
JP5603191B2 (ja) 半導体装置の製造方法
JP2004349610A (ja) 半導体装置およびその製造方法
JP4913563B2 (ja) 半導体装置の製造方法
JP2009200361A (ja) 半導体装置の製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP5033682B2 (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
JP4722690B2 (ja) 半導体装置およびその製造方法
JP2008141019A (ja) 半導体装置及び半導体装置の製造方法
JP5536388B2 (ja) 半導体装置およびその製造方法
JP2005093652A (ja) 半導体装置
JP4987683B2 (ja) 半導体装置およびその製造方法
JP4126392B2 (ja) 半導体装置の製造方法
JP2009016869A (ja) 電子装置の製造方法
JP2011014843A (ja) 半導体装置およびその製造方法
JP2010062176A (ja) 半導体装置およびその製造方法
JP5068830B2 (ja) 半導体装置
JP2013026367A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130802

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140821

R150 Certificate of patent or registration of utility model

Ref document number: 5603191

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees