JP4596001B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4596001B2
JP4596001B2 JP2007320303A JP2007320303A JP4596001B2 JP 4596001 B2 JP4596001 B2 JP 4596001B2 JP 2007320303 A JP2007320303 A JP 2007320303A JP 2007320303 A JP2007320303 A JP 2007320303A JP 4596001 B2 JP4596001 B2 JP 4596001B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
wiring
dielectric constant
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007320303A
Other languages
English (en)
Other versions
JP2009146960A (ja
Inventor
伸治 脇坂
紀彦 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007320303A priority Critical patent/JP4596001B2/ja
Priority to US12/330,745 priority patent/US7888238B2/en
Priority to TW097147933A priority patent/TW200935517A/zh
Priority to KR1020080125634A priority patent/KR101053026B1/ko
Priority to CN2008101843979A priority patent/CN101459055B/zh
Publication of JP2009146960A publication Critical patent/JP2009146960A/ja
Application granted granted Critical
Publication of JP4596001B2 publication Critical patent/JP4596001B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置の製造方法に関する。
携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ（サイズ＆ディメンション）を有するＣＳＰ(Chip Size Package)が知られている。ＣＳＰの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、ＷＬＰ（Wafer Level Package)とも言われている。
従来のこのような半導体装置には、半導体基板上に設けられた絶縁膜の上面に配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む絶縁膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある（例えば、特許文献１参照）。
特開２００４−３４９４６１号公報
ところで、上記のような半導体装置には、半導体基板と絶縁膜との間に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。
この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率４．２〜４．０よりも低いｌｏｗ−ｋ材料と言われる等の低誘電率材料が注目されている。ｌｏｗ−ｋ材料としては、酸化シリコン（ＳｉＯ2）に炭素（Ｃ）をドープしたＳｉＯＣやさらにＨを含むＳｉＯＣＨ等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス（多孔性）型の低誘電率膜の検討も行われている。
ところで、層間絶縁膜としての低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を有する半導体装置の製造方法では、ウエハ状態の半導体基板上に低誘電率膜と配線とを積層して形成し、その上に絶縁膜、上層配線、柱状電極、封止膜および半田ボールを形成し、この後に、ダイシングにより個々の半導体装置に分離することになる。
しかしながら、低誘電率膜をダイシングブレードで切断すると、低誘電率膜が脆いため、低誘電率膜の切断面に多数の切欠け、破損が生じてしまう。そこで、ウエハ状態の半導体基板上に形成された低誘電率膜のうちダイシングストリートに対応する部分をその上に形成された窒化シリコン等の無機材料からなるパッシベーション膜と共に比較的早い段階でレーザビームの照射により除去する検討も行われている。
しかしながら、ウエハ状態の半導体基板上に形成された低誘電率膜のうちダイシングストリートに対応する部分をその上に形成されたパッシベーション膜と共に比較的早い段階でレーザビームの照射により除去するような半導体装置の製造方法では、レーザビームの照射による除去面における低誘電率膜とパッシベーション膜との間の密着強度が低く、当該除去面から欠落物が生じることがある。このような欠落物は、その後の工程において何らかの支障を来す原因となってしまう。
そこで、この発明は、低誘電率膜等のレーザビームの照射による除去面から欠落物が生じにくいようにすることができる半導体装置の製造方法を提供することを目的とする。
請求項１に記載の発明は、半導体基板上に低誘電率膜と配線とが積層された低誘電率膜配線積層構造部、無機材料からなるパッシベーション膜および有機材料からなる保護膜が設けられ、前記保護膜上に前記配線に接続される上層配線が設けられた半導体装置の製造方法において、半導体ウエハの一面上に前記低誘電率膜と前記配線とが積層して形成され、その上に前記パッシベーション膜が形成されたものを準備する工程と、少なくともダイシングストリートの一部に対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程と、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程と、前記保護膜上に前記上層配線を前記配線に接続させて形成する工程と、少なくとも前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程と、を含み、前記溝を形成する工程は、前記半導体ウエハの必要半導体装置形成領域の周囲における前記ダイシングストリート上およびその両側の領域における前記パッシベーション膜をフォトリソグラフィ法により除去して第1の溝を形成し、前記第1の溝を介して露出された前記低誘電率膜をレーザビームの照射により除去して第２の溝を形成し、且つ、それ以外の前記ダイシングストリート上およびその両側の領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程であることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第１、第２の溝以外の前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第１、第２の溝を含むすべての前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とするものである。
請求項４に記載の発明は、請求項２または３に記載の発明において、前記上層配線を形成した後に、前記上層配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲に封止膜を形成し、前記柱状電極上に半田ボールを形成し、前記封止膜、前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断することを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とするものである。
この発明によれば、少なくともダイシングストリートの一部に対応する領域におけるパッシベーション膜、配線および低誘電率膜をレーザビームの照射により除去して溝を形成し、溝内の少なくとも一部を含むパッシベーション膜上に保護膜を形成しているので、低誘電率膜等のレーザビームの照射による除去面の少なくとも一部が保護膜によって覆われ、したがって当該除去面から欠落物が生じにくいようにすることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部には、２個のみを図示するが実際には多数の、アルミニウム系金属等からなる接続パッド２が集積回路に接続されて設けられている。
シリコン基板１の上面には低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３は、複数層例えば４層の低誘電率膜４と同数層のアルミニウム系金属等からなる配線５とが交互に積層された構造となっている。この場合、各層の配線５は層間で互いに接続されている。最下層の配線５の一端部は、最下層の低誘電率膜４に設けられた開口部６を介して接続パッド２に接続されている。最上層の配線５の接続パッド部５ａは最上層の低誘電率膜４の上面周辺部に配置されている。
低誘電率膜４の材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。
有機ポリマー系のｌｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
また、低誘電率膜４の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）である。
最上層の配線５を含む最上層の低誘電率膜４の上面には窒化シリコン等の無機材料からなるパッシベーション膜７が設けられている。最上層の配線５の接続パッド部５ａに対応する部分におけるパッシベーション膜７には開口部８が設けられている。パッシベーション膜７の上面にはポリイミド系樹脂等の有機材料からなる保護膜９が設けられている。パッシベーション膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。
保護膜９の上面には上層配線１１が設けられている。上層配線１１は、保護膜９の上面に設けられた銅等からなる下地金属層１２と、下地金属層１２の上面に設けられた銅からなる上部金属層１３との２層構造となっている。上層配線１１の一端部は、パッシベーション膜７および保護膜９の開口部８、１０を介して最上層の配線５の接続パッド部５ａに接続されている。
上層配線１１の接続パッド部上面には銅からなる柱状電極１４が設けられている。上層配線１１を含む保護膜９の上面にはエポキシ系樹脂等の有機材料からなる封止膜１５がその上面が柱状電極１４の上面と面一となるように設けられている。柱状電極１４の上面には半田ボール１６が設けられている。
次に、この半導体装置の製造方法の一例について説明する。この場合、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の一部の長方形状の領域２２内は、平面形状（正方形状あるいは長方形状）およびサイズが異なる複数の必要半導体装置形成領域２２ａ、不必要半導体装置形成領域２２ｂおよびそれ以外の余剰領域２２ｃとなっている。
そして、半導体ウエハ２１の上面において各半導体装置形成領域２２ａ、２２ｂには種々の集積回路（図示せず）が形成されている。このことについて付言すると、この半導体ウエハ２１は、少量生産用あるいは試作用の半導体装置を製造するために、１枚の半導体ウエハ２１に多種類の集積回路を形成したものであり、必要な集積回路のみを半導体装置にして取り出すものである。ここで、符号２２ａで示す２つの必要半導体装置形成領域は、今回、必要とされ、この半導体ウエハ２１から、取り出そうとする集積回路が形成された領域であり、それ以外の符号２２ｂで示す不必要半導体装置形成領域は、今回は集積回路装置として取り出す必要がない集積回路が形成された領域であるとする。
このような条件下では、最終的には、符号２２ａで示す２つの必要半導体装置形成領域を個片化して分離し、それ以外の符号２２ｂで示す不必要半導体装置形成領域および余剰領域２２ｃは無視することになる。この結果、図３において二点鎖線で示すように、直線状のダイシングストリート２３は、２つの必要半導体装置形成領域２２ａの各４辺に沿った領域とし、不必要半導体装置形成領域２２ｂおよび余剰領域２２ｃと重なり合っても別に支障はない。
さて、半導体ウエハ２１の必要半導体装置形成領域２２ａから図１に示す半導体装置を製造する場合には、まず、図４（Ａ）、（Ｂ）に示すものを準備する。この場合、図４（Ａ）は図３のIVA−IVA線に沿う部分における必要半導体装置形成領域２２ａの部分の断面図であり、図４（Ｂ）は図３のIVB−IVB線に沿う部分における不必要半導体装置形成領域２２ｂの部分の断面図である。
この準備したものでは、必要半導体装置形成領域２２ａの部分および不必要半導体装置形成領域２２ｂの部分のいずれにおいても、半導体ウエハ２１上に、接続パッド２と、各４層の低誘電率膜４および配線５と、パッシベーション膜７とが形成され、最上層の配線５の接続パッド部５ａの中央部がパッシベーション膜７に形成された開口部８を介して露出されている。
低誘電率膜４の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が３．０でガラス転移温度が４００℃以上であるものを用いることができる。なお、図４（Ａ）、（Ｂ）において、符号２３で示す領域はダイシングストリートに対応する領域である。
ここで、図３のIVA−IVA線に沿う部分における必要半導体装置形成領域２２ａでは、その４辺に沿った領域がダイシングストリート２３に対応する領域となっている。図３のIVB−IVB線に沿う部分における不必要半導体装置形成領域２２ｂでは、その右辺に沿った領域のみがダイシングストリート２３に対応する領域となっているが、その左辺部および上辺部がダイシングストリート２３と重なり合った領域となっている。
したがって、図４（Ａ）に示す必要半導体装置形成領域２２ａの部分では、接続パッド２および配線５はダイシングストリート２３の内側に配置されている。一方、図４（Ｂ）に示す不必要半導体装置形成領域２２ｂの部分では、右側の接続パッド２がダイシングストリート２３の内側に配置されているが、左側の接続パッド２がダイシングストリート２３の外側（左側）に配置され、且つ、配線５の一部がダイシングストリート２３と重なり合っている。
さて、図４（Ａ）、（Ｂ）に示すものを準備したら、次に、図５（Ａ）に示すように、必要半導体装置形成領域２２ａの４辺に沿ったダイシングストリート２３に対応する領域におけるパッシベーション膜７に、フォトリソグラフィ法により、第１の溝２４を形成する。この場合、図５（Ｂ）に示すように、不必要半導体装置形成領域２２ｂにおいては、パッシベーション膜７にそのような溝は形成しない。
次に、図６（Ａ）に示すように、必要半導体装置形成領域２２ａの部分において、レーザビームを照射するレーザ加工により、パッシベーション膜７の第１の溝２４（つまりダイシングストリート２３）に対応する領域における４層の低誘電率膜４に第２の溝２５を形成する。この状態では、ダイシングストリート２３上における半導体ウエハ２１の上面は第１、第２の溝２４、２５を介して露出されている。また、半導体ウエハ２１上に積層された４層の低誘電率膜４およびパッシベーション膜７が第１、第２の溝２４、２５により分離されることにより、図１に示す低誘電率膜配線積層構造部３が形成されている。
また、図６（Ｂ）に示すように、不必要半導体装置形成領域２２ｂの部分において、レーザビームを照射するレーザ加工により、ダイシングストリート２３上におけるパッシベーション膜７および４層の低誘電率膜４に溝２６を形成する。この場合、不必要半導体装置形成領域２２ｂでは、配線５の一部がダイシングストリート２３と重なり合っているため、この重なり合った部分における配線５は除去される。また、この状態では、ダイシングストリート２３上における半導体ウエハ２１の上面は溝２６を介して露出されている。
ここで、レーザビームの照射により第２の溝２５および溝２６を加工する場合、レーザビームが半導体ウエハ２１の上面に照射されると半導体ウエハ２１の上面が溶融し、半導体ウエハ２１から跳ね上がってから半導体ウエハ２１上に落下するため、第２の溝２５および溝２６の底面は凹凸となる。
ところで、不必要半導体装置形成領域２２ｂの部分では、ダイシングストリート２３上の一部において、レーザビームの照射によりパッシベーション膜７、低誘電率膜４および配線５を除去して溝２６を形成しているので、これらの除去面が露出される。この場合、低誘電率膜４とパッシベーション膜７および配線５との間の密着強度が低く、当該除去面から欠落物が生じることがある。ダイシングストリート２３上の残りの部分においては、例えば図６（Ｂ）の右側に示すように、パッシベーション膜７および低誘電率膜４の除去面が露出され、当該除去面から欠落物が生じることがある。
一方、必要半導体装置形成領域２２ａの部分では、その４辺に沿ったダイシングストリート２３において、パッシベーション膜７にフォトリソグラフィ法により第１の溝２４を形成した後に、レーザビームの照射により４層の低誘電率膜４のみを除去して第２の溝２５を形成しているので、４層の低誘電率膜４の除去面相互間の密着強度が上記の異種材料間の密着強度よりも高く、当該除去面から欠落物が比較的生じにくい。
そこで、次に、図７（Ａ）、（Ｂ）に示すように、スクリーン印刷法、スピンコート法等により、必要半導体装置形成領域２２ａのパッシベーション膜７の開口部８を介して露出された最上層の配線５の接続パッド部５ａの上面、第１、第２の溝２４、２５を介して露出された半導体ウエハ２１の上面および溝２６を介して露出された半導体ウエハ２１の上面を含むパッシベーション膜７の上面にポリイミド系樹脂等の有機材料からなる保護膜９を形成する。
次に、図８（Ａ）に示すように、必要半導体装置形成領域２２ａの部分において、フォトリソグラフィ法により、最上層の配線５の接続パッド部５ａに対応する部分における保護膜９およびパッシベーション膜７に開口部１０、８を形成し、且つ、必要半導体装置形成領域２２ａの４辺に沿ったダイシングストリート２３上のみにおける保護膜９、パッシベーション膜７および４層の低誘電率膜４に溝２７を形成し、それ以外の領域におけるダイシングストリート２３上には、例えば図８（Ｂ）に示すように、そのような溝は形成しない。
したがって、この状態では、例えば図８（Ｂ）の左側に示すように、パッシベーション膜７、低誘電率膜４および配線５のレーザビームの照射による除去面が保護膜９によって覆われているので、当該除去面から欠落物が生じるのを可及的に早い段階で確実に防止することができる。また、例えば図８（Ｂ）の右側に示すように、パッシベーション膜および低誘電率膜４のレーザビームの照射による除去面が保護膜９によって覆われているので、当該除去面から欠落物が生じるのを可及的に早い段階で確実に防止することができる。
一方、図８（Ａ）に示すように、必要半導体装置形成領域２２ａの部分では、低誘電率膜４のレーザビームの照射による除去面が溝２７を介して露出されているが、上述の如く、当該除去面から欠落物が比較的生じにくいので、このままでも大きな支障はない。なお、図８（Ａ）に示す工程において、開口部８、１０のみを形成し、溝２７を形成しないようにしてもよい。このようにした場合には、当該除去面から欠落物が生じるのを確実に防止することができる。
次に、図９（Ａ）、（Ｂ）に示すように、必要半導体装置形成領域２２ａのパッシベーション膜７および保護膜９の開口部８、１０を介して露出された最上層の配線５の接続パッド部５ａの上面および溝２７を介して露出された半導体ウエハ２１の上面を含む保護膜９の上面全体に下地金属層１２を形成する。この場合、下地金属層１２は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１２の上面にメッキレジスト膜２８をパターン形成する。この場合、必要半導体装置形成領域２２ａの上部金属層１３形成領域に対応する部分におけるメッキレジスト膜２８には開口部２９が形成されている。次に、下地金属層１２をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２８の開口部２９内の下地金属層１２の上面に上部金属層１３を形成する。次に、メッキレジスト膜２８を剥離する。
次に、図１０（Ａ）、（Ｂ）に示すように、上部金属層１３を含む下地金属層１２の上面にメッキレジスト膜３０をパターン形成する。この場合、上部金属層１３の接続パッド部（柱状電極１４形成領域）に対応する部分におけるメッキレジスト膜３０には開口部３１が形成されている。次に、下地金属層１２をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜３０の開口部３１内の上部金属層１３の接続パッド部上面に高さ５０〜１５０μｍの柱状電極１４を形成する。
次に、メッキレジスト膜３０を剥離し、次いで、上部金属層１３をマスクとして下地金属層１２の不要な部分をエッチングして除去すると、図１１（Ａ）に示すように、上部金属層１３下にのみ下地金属層１２が残存される。この状態では、下地金属層１２および上部金属層１３により２層構造の上層配線１１が形成されている。ここで、図１１（Ｂ）に示すように、不必要半導体装置形成領域２２ｂでは、不要領域であるので、上層配線および柱状電極は形成されていない。
次に、図１２（Ａ）、（Ｂ）に示すように、スクリーン印刷法、スピンコート法等により、上層配線１１、柱状電極１４を含む保護膜９の上面および溝２７を介して露出された半導体ウエハ２１の上面にエポキシ系樹脂等の有機材料からなる封止膜１５をその厚さが柱状電極１４の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１４の上面は封止膜１５によって覆われている。
次に、封止膜１５の上面側を適宜に研削し、図１３（Ａ）、（Ｂ）に示すように、柱状電極１４の上面を露出させ、且つ、この露出された柱状電極１４の上面を含む封止膜１５の上面を平坦化する。この封止膜１５の上面の平坦化に際し、封止膜１５と共に柱状電極１４の上面部を数μｍ〜十数μｍ研削してもよい。
次に、図１４（Ａ）、（Ｂ）に示すように、柱状電極１４の上面に半田ボール１６を形成する。次に、図１５（Ａ）、（Ｂ）に示すように、封止膜１５、保護膜９および半導体ウエハ２１をダイシングストリート２３に沿って切断する。すると、必要半導体装置形成領域２２ａの部分から図１に示す半導体装置が得られ、不必要半導体装置形成領域２２ｂの部分からは不要な半導体装置が得られる。
（第２実施形態）
図１６はこの発明の第２実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、シリコン基板１の上面において接続パッド２の外側の周辺部を除く領域に低誘電率膜配線積層構造部３を設け、低誘電率膜配線積層構造部３の外側におけるシリコン基板１の周辺部上面に封止膜１５を設けた点である。
次に、この半導体装置の製造方法の一例について説明する。この場合、図４（Ａ）、（Ｂ）に示すものを準備した後に、図１７（Ａ）に示すように、必要半導体装置形成領域２２ａの４辺に沿ったダイシングストリート２３上およびその両側の領域におけるパッシベーション膜７に、フォトリソグラフィ法により、第１の溝４１を形成する。この場合も、図１７（Ｂ）に示すように、不必要半導体装置形成領域２２ｂにおいては、パッシベーション膜７にそのような溝は形成しない。
次に、図１８（Ａ）に示すように、必要半導体装置形成領域２２ａの部分において、レーザビームを照射するレーザ加工により、パッシベーション膜７の第１の溝４１（つまりダイシングストリート２３上およびその両側の領域）に対応する領域における４層の低誘電率膜４に第２の溝４２を形成する。この状態では、ダイシングストリート２３上およびその両側の領域における半導体ウエハ２１の上面は第１、第２の溝４１、４２を介して露出されている。
また、図１８（Ｂ）に示すように、不必要半導体装置形成領域２２ｂの部分において、レーザビームを照射するレーザ加工により、ダイシングストリート２３およびその両側の領域におけるパッシベーション膜７および４層の低誘電率膜４に溝４３を形成する。この場合も、不必要半導体装置形成領域２２ｂでは、配線５の一部がダイシングストリート２３と重なり合っているため、この重なり合った部分における配線５は除去される。また、この状態では、ダイシングストリート２３上およびその両側の領域における半導体ウエハ２１の上面は溝４３を介して露出されている。
次に、図１９（Ａ）、（Ｂ）に示すように、スクリーン印刷法、スピンコート法等により、必要半導体装置形成領域２２ａのパッシベーション膜７の開口部８を介して露出された最上層の配線５の接続パッド部５ａの上面、第１、第２の溝４１、４２を介して露出された半導体ウエハ２１の上面および溝４３を介して露出された半導体ウエハ２１の上面を含むパッシベーション膜７の上面にポリイミド系樹脂等の有機材料からなる保護膜９を形成する。
次に、図２０（Ａ）に示すように、必要半導体装置形成領域２２ａの部分において、フォトリソグラフィ法により、最上層の配線５の接続パッド部５ａに対応する部分における保護膜９およびパッシベーション膜７に開口部１０、８を形成し、且つ、必要半導体装置形成領域２２ａの４辺に沿ったダイシングストリート２３上およびその両側の領域のみにおける保護膜９、パッシベーション膜７および４層の低誘電率膜４に溝４４を形成し、それ以外の領域におけるダイシングストリート２３およびその両側の領域上には、例えば図２０（Ｂ）に示すように、そのような溝は形成しない。
以下、上記第１実施形態の場合と同様の工程を経ると、必要半導体装置形成領域２２ａの部分から図１６に示す半導体装置が得られ、不必要半導体装置形成領域２２ｂの部分からは不要な半導体装置が得られる。ところで、必要半導体装置形成領域２２ａの部分から得られた図１６に示す半導体装置では、完成した状態において、シリコン基板１上の周辺部を除く領域に低誘電率膜配線積層構造部３が設けられ、低誘電率膜配線積層構造部３、パッシベーション膜７および保護膜９の側面が封止膜１５によって覆われているので、シリコン基板１から低誘電率膜配線積層構造部３が剥離しにくい構造とすることができる。
（第３実施形態）
図２１はこの発明の第３実施形態としての製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、シリコン基板１の上面において接続パッド２の外側の周辺部を除く領域に低誘電率膜配線積層構造部３を設け、低誘電率膜配線積層構造部３の外側におけるシリコン基板１の周辺部上面に保護膜９を設けた点である。
次に、この半導体装置の製造方法の一例について説明する。この場合、図２０に示す工程において、開口部８、１０のみを形成し、溝４４を形成しない。以下、上記第１実施形態の場合と同様の工程を経ると、必要半導体装置形成領域２２ａの部分から図２１に示す半導体装置が得られ、不必要半導体装置形成領域２２ｂの部分からは不要な半導体装置が得られる。ところで、必要半導体装置形成領域２２ａの部分から得られた図２１に示す半導体装置では、完成した状態において、シリコン基板１上の周辺部を除く領域に低誘電率膜配線積層構造部３が設けられ、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面が保護膜９によって覆われているので、シリコン基板１から低誘電率膜配線積層構造部３が剥離しにくい構造とすることができる。
（その他の実施形態）
上記各実施形態では、保護膜９上に上層配線１１を形成し、この上層配線１１の接続パッド部上に柱状電極１４を形成した構造を有するものであるが、この発明は、保護膜９上に接続パッド部のみからなる上層配線を形成し、この接続パッド部のみからなる上層配線上に半田ボール１６等の外部接続用バンプ電極を形成する構造に適用することもできる。
この発明の第１実施形態としての製造方法により製造された半導体装置の一例の断面図。 試作用の半導体ウエハの一部の平面状態を説明するために示す平面図。 図２に示す半導体ウエハに対するダイシングストリートを説明するために示す平面図。 図１に示す半導体装置の製造に際し、当初準備したものの断面図を示し、（Ａ）は図３のIVA−IVA線に沿う部分における必要半導体装置形成領域の部分の断面図、（Ｂ）は図３のIVB−IVB線に沿う部分における不必要半導体装置形成領域の部分の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 この発明の第２実施形態としての製造方法により製造された半導体装置の一例の断面図。 図１６に示す半導体装置の製造に際し、所定の工程の図４同様の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 図１９に続く工程の断面図。 この発明の第３実施形態としての製造方法により製造された半導体装置の一例の断面図。
符号の説明
１ シリコン基板
２ 接続パッド
３ 低誘電率膜配線積層構造部
４ 低誘電率膜
５ 配線
７ パッシベーション膜
９ 保護膜
１１ 上層配線
１４ 柱状電極
１５ 封止膜
１６ 半田ボール
２１ 半導体ウエハ
２２ａ 必要半導体装置形成領域
２２ｂ 不必要半導体装置形成領域
２２ｃ 余剰領域
２３ ダイシングストリート

Claims (6)

  1. 半導体基板上に低誘電率膜と配線とが積層された低誘電率膜配線積層構造部、無機材料からなるパッシベーション膜および有機材料からなる保護膜が設けられ、前記保護膜上に前記配線に接続される上層配線が設けられた半導体装置の製造方法において、
    半導体ウエハの一面上に前記低誘電率膜と前記配線とが積層して形成され、その上に前記パッシベーション膜が形成されたものを準備する工程と、
    少なくともダイシングストリートの一部に対応する領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程と、
    前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程と、
    前記保護膜上に前記上層配線を前記配線に接続させて形成する工程と、
    少なくとも前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断する工程と、
    を含み、前記溝を形成する工程は、前記半導体ウエハの必要半導体装置形成領域の周囲における前記ダイシングストリート上およびその両側の領域における前記パッシベーション膜をフォトリソグラフィ法により除去して第１の溝を形成し、前記第１の溝を介して露出された前記低誘電率膜をレーザビームの照射により除去して第２の溝を形成し、且つ、それ以外の前記ダイシングストリート上およびその両側の領域における前記パッシベーション膜、前記配線および前記低誘電率膜をレーザビームの照射により除去して溝を形成する工程であることを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第１、第２の溝以外の前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の発明において、前記溝内の少なくとも一部を含む前記パッシベーション膜上に前記保護膜を形成する工程は、前記第１、第２の溝を含むすべての前記溝内を含む前記パッシベーション膜上に前記保護膜を形成する工程であることを特徴とする半導体装置の製造方法。
  4. 請求項２または３に記載の発明において、前記上層配線を形成した後に、前記上層配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲に封止膜を形成し、前記柱状電極上に半田ボールを形成し、前記封止膜、前記保護膜および前記半導体ウエハを前記ダイシングストリートに沿って切断することを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とする半導体装置の製造方法。
JP2007320303A 2007-12-12 2007-12-12 半導体装置の製造方法 Expired - Fee Related JP4596001B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007320303A JP4596001B2 (ja) 2007-12-12 2007-12-12 半導体装置の製造方法
US12/330,745 US7888238B2 (en) 2007-12-12 2008-12-09 Method of manufacturing semiconductor device having semiconductor formation regions of different planar sizes
TW097147933A TW200935517A (en) 2007-12-12 2008-12-10 Method of manufacturing semiconductor device
KR1020080125634A KR101053026B1 (ko) 2007-12-12 2008-12-11 반도체장치의 제조방법
CN2008101843979A CN101459055B (zh) 2007-12-12 2008-12-12 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007320303A JP4596001B2 (ja) 2007-12-12 2007-12-12 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009259414A Division JP2010093273A (ja) 2009-11-13 2009-11-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009146960A JP2009146960A (ja) 2009-07-02
JP4596001B2 true JP4596001B2 (ja) 2010-12-08

Family

ID=40753825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007320303A Expired - Fee Related JP4596001B2 (ja) 2007-12-12 2007-12-12 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7888238B2 (ja)
JP (1) JP4596001B2 (ja)
KR (1) KR101053026B1 (ja)
CN (1) CN101459055B (ja)
TW (1) TW200935517A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
JP4645863B2 (ja) * 2008-09-09 2011-03-09 カシオ計算機株式会社 半導体装置の製造方法
JP2010263145A (ja) * 2009-05-11 2010-11-18 Panasonic Corp 半導体装置及びその製造方法
WO2011027193A1 (en) * 2009-09-04 2011-03-10 X-Fab Semiconductor Foundries Ag Reduction of fluorine contamination of bond pads of semiconductor devices
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
TWI509739B (zh) * 2010-05-06 2015-11-21 Xenogenic Dev Ltd Liability Company 半導體裝置的製造方法
US8563405B2 (en) * 2010-05-06 2013-10-22 Ineffable Cellular Limited Liability Company Method for manufacturing semiconductor device
US10153237B2 (en) * 2016-03-21 2018-12-11 Xintec Inc. Chip package and method for forming the same
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150646A (ja) * 1998-11-11 2000-05-30 Sony Corp 半導体装置およびその製造方法
JP2004296905A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
JP2006173548A (ja) * 2004-11-16 2006-06-29 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2007165402A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体装置
JP2007287780A (ja) * 2006-04-13 2007-11-01 Toshiba Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285079B2 (ja) 2003-05-22 2009-06-24 カシオ計算機株式会社 半導体装置の製造方法
US7944064B2 (en) * 2003-05-26 2011-05-17 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
JP2006054246A (ja) * 2004-08-10 2006-02-23 Disco Abrasive Syst Ltd ウエーハの分離方法
CN101057324B (zh) * 2004-11-16 2011-11-09 罗姆股份有限公司 半导体装置及半导体装置的制造方法
KR100703816B1 (ko) * 2006-04-21 2007-04-04 삼성전자주식회사 웨이퍼 레벨 반도체 모듈과 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150646A (ja) * 1998-11-11 2000-05-30 Sony Corp 半導体装置およびその製造方法
JP2004296905A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
JP2006173548A (ja) * 2004-11-16 2006-06-29 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2007165402A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体装置
JP2007287780A (ja) * 2006-04-13 2007-11-01 Toshiba Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US7888238B2 (en) 2011-02-15
KR101053026B1 (ko) 2011-08-01
TW200935517A (en) 2009-08-16
CN101459055A (zh) 2009-06-17
KR20090063126A (ko) 2009-06-17
US20090155982A1 (en) 2009-06-18
JP2009146960A (ja) 2009-07-02
CN101459055B (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
JP4596001B2 (ja) 半導体装置の製造方法
JP4193897B2 (ja) 半導体装置およびその製造方法
JP4666028B2 (ja) 半導体装置
US8871627B2 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP2010283367A (ja) 半導体装置の製造方法
JP5393722B2 (ja) 半導体装置
JP4645863B2 (ja) 半導体装置の製造方法
JP4974384B2 (ja) 半導体装置の製造方法
JP4956465B2 (ja) 半導体装置の製造方法
JP2008130886A (ja) 半導体装置の製造方法
JP4913563B2 (ja) 半導体装置の製造方法
JP2010093273A (ja) 半導体装置の製造方法
US20090079072A1 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP5004907B2 (ja) 半導体装置の製造方法
JP2007317692A (ja) 半導体装置およびその製造方法
JP5001884B2 (ja) 半導体装置およびその製造方法
JP2009135421A (ja) 半導体装置およびその製造方法
JP4770892B2 (ja) 半導体装置の製造方法
JP2009135420A (ja) 半導体装置およびその製造方法
JP2011211040A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees