JP2010263145A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010263145A
JP2010263145A JP2009114662A JP2009114662A JP2010263145A JP 2010263145 A JP2010263145 A JP 2010263145A JP 2009114662 A JP2009114662 A JP 2009114662A JP 2009114662 A JP2009114662 A JP 2009114662A JP 2010263145 A JP2010263145 A JP 2010263145A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
low
dielectric film
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009114662A
Other languages
English (en)
Inventor
Michinari Tetani
道成 手谷
Takashi Yui
油井　　隆
Minoru Fujisaku
実 藤作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009114662A priority Critical patent/JP2010263145A/ja
Priority to US12/773,507 priority patent/US20100283129A1/en
Publication of JP2010263145A publication Critical patent/JP2010263145A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】低誘電体膜を備え、ウェハレベルＣＳＰ構造を有する半導体装置において、機械的な打撃による性能低下を防止する手段を提供する。
【解決手段】半導体装置は、ウェハレベルＣＳＰパッケージ構造を有する。この半導体装置では、半導体基板５の上に低誘電体膜３が設けられ、低誘電体膜３の上に封止樹脂２０が設けられている。半導体基板５の上面のうち素子領域１１ａよりも周縁で、低誘電体膜３の側面３ａは、装置側面３１よりも内側に位置しており、レーザ光が照射されて形成されている。また、半導体基板５の上面のうち低誘電体膜３が形成されていない部分５ｂは、封止樹脂２０で覆われているとともに平坦である。
【選択図】図２

Description

本発明は、ウェハレベルＣＳＰ構造を有する半導体装置及びその製造方法に関する。
近年、電子機器の小型化及び高機能化に伴って半導体装置（半導体パッケージ）自体の小型化及び高密度化が要求されており、その要求により半導体装置には多端子化が要求されている。従って、小型で且つ多くの端子を有するパッケージとして、種々のチップスケールパッケージ（ＣＳＰ、ＣＳＰはchip scale packageの略語）が開発されている。
特に、ウェハレベルＣＳＰ（ＷＬＣＳＰ、ＷＬＣＳＰはwafer level chip scale package の略語）は、究極に小型なパッケージ（その大きさはチップと同程度である）を実現可能な技術として、近年、注目されている。このウェハレベルＣＳＰは次に示す方法に従って製造される。まず、複数の集積回路が形成された半導体ウェーハの全面に、絶縁性樹脂からなる膜を形成する。次に、その絶縁性樹脂からなる膜の上に配線（この配線は、コンタクトホールを介して集積回路のパッド電極とバンプ等の外部端子とを電気的に接続する）を形成する。そして、最終工程において、半導体ウェーハをチップ状に分割する。
また、上記半導体装置では、層間絶縁膜の材料として、誘電率が低い（以下、「Low-k」又は「低誘電率」と記す場合がある）材料が利用されている場合がある。このLow-k材料の機械的性質は脆弱であるので、機械的なストレスがLow-k膜に発生しないようなLow-k膜の成膜条件の工夫又はデバイス形成後のLow-k膜の取扱の工夫が必要である。
ここで、図８、図９及び図１０を用いて従来の半導体装置を詳細に説明する。図８は従来の半導体装置の断面図であり、図９（ａ）〜図１０（ｃ）は従来の半導体装置の製造方法を工程順に示す断面図である。
図８、図９及び図１０における符号を説明すると、２はレーザ光の照射により形成された溝であり、３はLow-k層であり、３ａはレーザ光の照射により形成されたLow-k層の側面であり、４は層間絶縁膜であり、５は半導体基板であり、６は信号配線であり、７は入出力配線であり、８は表面保護膜であり、９はシールリングであり、１１ａは素子領域であり、１１ｂはダイシングライン部であり、１２は絶縁膜であり、１３は再配線であり、１４はポストであり、１５は半田端子（外部端子）であり、１６はレーザ光の照射により飛散する屑等から半導体素子などを保護する保護膜であり、１８はダイシングブレードであり、１９はレーザ光の照射によりLow-k層３に形成されたクラックであり、２０は封止樹脂であり、２１は封止樹脂に伝播したクラックであり、２５は半導体ウェハである。
まず、図８を用いて従来の半導体装置の構成を説明する。図８に示すように、半導体基板５の素子領域１１ａ上には、例えば、ＭＯＳ（metal oxide semiconductor）型トランジスタ等の半導体素子又はＰＮ接合にて形成されているダイオード等の半導体素子が形成されている。半導体基板５の上面は層間絶縁膜４で覆われており、これにより、上記半導体素子を保護している。
層間絶縁膜４上にはLow-k層３が設けられており、Low-k層３内には多層配線技術を用いて形成されている信号配線６が形成されている。この信号配線６は、上記半導体素子に電気的に接続されており、その半導体素子から信号を取り出すための配線である。また、Low-k層３上には入出力配線７が形成されており、入出力配線７は、多層配線技術を用いて形成されており、信号配線６に電気的に接続されており、信号配線６が上記半導体素子から取り出した信号を半導体装置の外部へ取り出すための配線である。Low-k層３の上面のうち入出力配線７が形成されていない部分は表面保護膜８で覆われており、これにより、Low-k層３及び信号配線６は電気的に絶縁されており、また、外界から保護されている。
入出力配線７には再配線１３が電気的に接続されており、再配線１３にはポスト１４を介して半田端子１５が電気的に接続されている。これにより、上記半導体素子からの信号は、入出力配線７、再配線１３、ポスト１４及び半田端子１５を順に経由して半導体装置の外側へ取り出される。また、半田端子１５がポスト１４を介して再配線１３に電気的に接続されているので、ポスト１４が半田端子１５内において発生するストレスを緩和することができ、よって、温度サイクルに起因する半田端子１５の金属疲労寿命を延ばすことができる。従って、実装信頼性を向上させることができる。また、再配線１３及びポスト１４は、封止樹脂２０により、外的衝撃又は外界の雰囲気から保護されている。なお、表面保護膜８上には絶縁膜１２が形成されており、絶縁膜１２と再配線１３とは側面において互いに接触している。
なお、半導体基板５上には、半導体素子が形成された素子領域１１ａと、素子領域１１ａよりも周縁部分（半導体ウェハにおけるダイシングライン部に相当する部分）とが存在する。素子領域１１ａと周縁部分との間にはシールリング９が設けられており、これにより、素子領域１１ａと周縁部分とを電気的且つ物理的に分離することができる。
また、Low-k材料の機械的性質は脆弱であるので、半導体装置に機械的なストレスが発生するとLow-k層３が破壊する場合がある。そのため、Low-k層３の側面３ａを装置側面３１よりも内側に形成し、Low-k層３と半導体装置の外部とを物理的に絶縁する。
次に、図９（ａ）〜図１０（ｃ）を用いて従来の半導体装置の製造方法を説明する。まず、図９（ａ）に示す半導体ウェハ２５を準備する。ここで、半導体ウェハ２５の上面はダイシングライン部１１ｂにより複数の領域（素子領域１１ａ）に区画されており、その素子領域１１ａ内にはＭＯＳ型トランジスタ等の半導体素子又はＰＮ接合にて形成されたダイオード等の半導体素子が形成されている。
次に、図９（ｂ）に示すように、例えば回転塗布方法にて、半導体ウェハ２５の上面全体に保護膜１６を形成する。
次に、図９（ｃ）に示すように、ダイシングライン部１１ｂにレーザ光を照射して溝２を形成する。このとき、後工程のことを考慮して、溝２を複数形成することが好ましい。この工程では、Low-k層３だけでなくそのLow-k層３の直下に位置する層間絶縁膜４も除去される。しかし、レーザ加工のばらつきにより、Low-k層３及び層間絶縁膜４の一部分が除去される場合が多く、除去されなかったLow-k層３及び層間絶縁膜４にはクラック１９が形成される。
ここで、Low-k層３は脆弱な膜であるので、半導体装置に機械的なストレスが発生するとLow-k層３が破壊する虞がある。しかし、ダイシングライン部１１ｂにおけるLow-k層３に溝２を形成すれば、製造された半導体装置ではLow-k層３の側面３ａを半導体装置の側面よりも内側に形成することができる。よって、半導体装置に機械的なストレスが発生しても、Low-k層３の破壊を防止することができる。
次に、図１０（ａ）に示すように、例えば洗浄などにより保護膜１６を除去し、写真印刷技術などを用いて絶縁膜１２を形成する。その後、写真印刷技術及びめっき方法を用いて再配線１３及びポスト１４を形成する。
次に、図１０（ｂ）に示すように、外部からの機械的なストレスから半導体素子を保護するために、印刷法又はモールド工法を用いて封止樹脂２０を形成する。
次に、図１０（ｃ）に示すように、ダイシングブレード１８を用いてダイシングライン部１１ｂに沿って半導体ウェハ２５を分割し、半導体基板５ごとに切り離す。
特開２００８−１３０８８６号公報
しかしながら、上記従来の半導体装置の製造方法では、図１１に示すように、クラック１９に機械的な打撃が加わると、そのクラック１９を起点としてそのクラック１９が封止樹脂２０に伝播し、封止樹脂２０に新たなクラック２１が形成されるという問題点があった。なお、図１１は、従来の半導体装置における不具合を説明する断面図である。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、低誘電体膜を備えウェハレベルＣＳＰ構造を有する半導体装置に機械的な打撃が加わってもその半導体装置の性能が低下することを防止することにある。
本発明の半導体装置は、ウェハレベルＣＳＰ構造を有し、半導体基板と、半導体基板の上に設けられた低誘電体膜と、低誘電体膜の上に設けられた封止樹脂とを備えている。半導体基板の上面のうち半導体素子が形成された素子領域よりも周縁では、低誘電体膜の側面は、装置側面よりも内側に位置しており、レーザ光が照射されて形成され、また、半導体基板の上面のうち低誘電体膜が形成されていない部分は、封止樹脂で覆われており、平坦である。
上記構成の半導体装置には、半導体基板の上面のうち低誘電体膜が形成されていない部分にはクラックが殆ど存在していない。よって、半導体装置に機械的な打撃が加わっても、クラックが半導体基板の上面のうち低誘電体膜が形成されていない部分から封止樹脂へ伝播することを抑止できる。
本明細書において、「平坦」は、最も突出している部分と最も凹んでいる部分との差が５μｍ以下であることを意味する。
本発明の半導体装置では、半導体基板の上面のうち素子領域よりも周縁は、半導体基板の下面から上面へ向かうにつれて半導体基板の側面が装置側面から遠ざかるように配置された階段状に形成されている。この構成は、後述の製造方法に従って半導体装置を製造したときに得られる構成の一形態である。
本発明の半導体装置では、低誘電体膜は、ＢＣＢ（benzocyclobutene）、フッ素化ポリイミド、ポリオレフィン、フィラーが加えられたポリイミド樹脂及び有機ポリマーの何れか一つからなることが好ましい。これにより、配線間容量を下げることができる。詳細には、集積回路の内部では、半導体装置の微細化に伴い配線同士の距離が短くなっている。そのため、近接する配線間の電気容量（配線間容量）が大きくなり、また、配線間容量の増加に伴い配線を伝わる信号が遅くなるという現象（信号遅延）が生じる虞がある。ところが、本発明のように配線を支える層を低誘電体膜とすれば、配線間容量を下げることができる。
本発明の半導体装置の製造方法は、ウェハレベルＣＳＰ構造を有する半導体装置を製造する方法である。具体的には、ダイシングライン部により区画された領域内に半導体素子が形成された半導体ウェハを準備する工程（ａ）と、半導体ウェハの上に低誘電体膜を設ける工程（ｂ）と、レーザ光の照射によりダイシングライン部における低誘電体膜に溝を形成する工程（ｃ）と、溝の底面を平坦にする工程（ｄ）と、低誘電体膜の上と工程（ｄ）において平坦にされた底面を有する溝内とに封止樹脂を設ける工程（ｅ）とを備えている。
工程（ｃ）においてレーザ光を照射して低誘電体膜に溝を形成すると、溝の底面又は溝の底面よりも下に位置する部分にはクラックが形成される場合がある。しかし、工程（ｄ）では、溝の底面を平坦化しているのでクラックが形成された部分を除去することができる。
なお、工程（ｄ）では溝の底面を切削しても良いし、半導体基板の材料と反応するガスを用いて工程（ｄ）を行ってもよい。
本発明の半導体装置の製造方法では、工程（ｃ）では、ダイシングライン部における低誘電体膜の一部分が除去され、除去されなかった低誘電体膜にはクラックが形成され、工程（ｄ）では、クラックが形成された低誘電体膜を除去することが好ましい。これにより、製造された半導体装置において、溝に相当する部分の底面及びそれよりも下に位置する部分にクラックが残存することを抑制できる。
本発明によれば、低誘電体膜を備えウェハレベルＣＳＰ構造を有する半導体装置に機械的な打撃が加わっても、その半導体装置の性能が低下することを防止できる。
本発明の実施の形態における半導体装置の一部分の断面図 本発明の実施の形態における半導体装置の断面図 （ａ）〜（ｃ）は本発明の実施の形態における半導体装置の製造方法を工程順に示す断面図 （ａ）〜（ｃ）は本発明の実施の形態における半導体装置の製造方法を工程順に示す断面図 （ａ）〜（ｃ）は本発明の実施の形態における半導体装置の製造方法を工程順に示す断面図 （ａ）〜（ｃ）は本発明の実施の形態における半導体装置の製造方法を工程順に示す断面図 本発明の別の実施の形態における半導体装置の製造方法の一工程を示す断面図 従来の半導体装置の断面図 （ａ）〜（ｃ）は従来の半導体装置の製造方法を工程順に示す断面図 （ａ）〜（ｃ）は従来の半導体装置の製造方法を工程順に示す断面図 従来の半導体装置における不具合を説明する断面図である。
以下、図面を参照して本発明における実施の形態を詳細に説明する。なお、本発明は以下に示す実施形態に限定されない。
（第一の実施の形態）
図１は本発明の第一の実施の形態に係る半導体装置の一部分の断面図であり、図２は本実施の形態に係る半導体装置の断面図である。また、図３〜図６は、本実施の形態に係る半導体装置の製造方法を工程順に示した断面図である。ここで、図１〜図６では、図８〜図１０に記載の構成要素と同一の構成要素に対しては同一の符号を付けている。
本実施の形態に係る半導体装置では、半導体基板５の素子領域１１ａ上に、例えば、ＭＯＳ型トランジスタ等の半導体素子又はＰＮ接合にて形成されたダイオード等の半導体素子が形成されている。半導体基板５の上面は層間絶縁膜４で覆われており、これにより、半導体素子を保護している。
層間絶縁膜４上にはLow-k層（低誘電体膜）３が形成されており、Low-k層３内には信号配線６が形成されている。この信号配線６は、上記半導体素子に電気的に接続されており、その半導体素子から信号を取り出すための配線である。また、Low-k層３上には入出力配線７が形成されており、入出力配線７は、多層配線技術を用いて形成されており、信号配線６に電気的に接続されており、信号配線６が上記半導体素子から取り出した信号を半導体装置の外部へ取り出すための配線である。Low-k層３の上面のうち入出力配線７が形成されていない部分は表面保護膜８で覆われており、これにより、Low-k層３及び信号配線６は電気的に絶縁されており、また、外界から保護されている。
入出力配線７には再配線１３が電気的に接続されており、再配線１３にはポスト１４を介して半田端子１５が電気的に接続されている。これにより、上記半導体素子からの信号は、入出力配線７、再配線１３、ポスト１４及び半田端子１５を順に経由して半導体装置の外側へ取り出される。また、半田端子１５がポスト１４を介して再配線１３に電気的に接続されているので、ポスト１４が半田端子１５内において発生するストレスを緩和することができ、よって、温度サイクルに起因する半田端子１５の金属疲労寿命を延ばすことができる。従って、実装信頼性を向上させることができる。また、再配線１３及びポスト１４は、封止樹脂２０により、外的衝撃又は外界の雰囲気から保護されている。なお、表面保護膜８上には絶縁膜１２が形成されており、絶縁膜１２と再配線１３とは側面において互いに接触している。
なお、半導体基板５上には、半導体素子が形成された素子領域１１ａと、素子領域１１ａよりも周縁部分（半導体ウェハにおけるダイシングライン部に相当する部分）とが存在する。素子領域１１ａと周縁部分との間にはシールリング９が設けられており、これにより、素子領域１１ａと周縁部分とを電気的且つ物理的に分離することができる。ここで、シールリング９では、複数の信号配線６（図１等では３つの信号配線６を図示しているが、信号配線６の個数は特に限定されない）が互いに積層されて且つ互いに電気的に接続されている。
また、Low-k層３は、ＢＣＢ、フッ素化ポリイミド、ポリオレフィン、フィラーが加えられたポリイミド樹脂及び有機ポリマーの何れか一つからなることが好ましい。このようにLow-k層３を設ければ、半導体装置の微細化に伴い配線同士の距離が短くなっても、配線間容量が大きくなることを防止できる。
本実施の形態に係る半導体装置をさらに説明する。
本実施の形態に係る半導体装置では、素子領域１１ａよりも周縁部分において、Low-k層３の側面３ａは半導体装置の側面（装置側面）３１よりも内側に位置している。よって、Low-k膜３を半導体装置の外部から物理的に絶縁することができるので、半導体装置に機械的なストレスが発生してもLow-k層３の破壊を防止することができる。
また、素子領域１１ａよりも周縁部分では、Low-k層３の側面３ａだけでなく層間絶縁膜４の側面４ａも装置側面３１よりも内側に位置している。さらに、半導体基板５の側面のうち上側に位置する部分（以下では「半導体基板５の側面の上部」と記す。）５ａは、半導体装置の側面（装置側面）３１よりも内側に位置している一方、Low-k層３の側面３ａ及び層間絶縁膜４の側面４ａよりも外側に突出している。よって、層間絶縁膜４の側面４ａと半導体基板５の側面の上部５ａとの間には段差部１０が存在する。
なお、図１等には半導体基板５の側面の上部５ａを１つしか図示していないが、半導体基板５の側面の上部５ａの個数は１つに限定されない。例えば、半導体基板５は、素子領域１１ａよりも周縁では、半導体基板５の下面から上面へ向かうにつれて半導体基板５の側面が装置側面３１から遠ざかるように階段状に形成されていても良く、この場合には、階段の最上段が層間絶縁膜４の側面４ａに接続されていれば良い。
また、本実施の形態に係る半導体装置では、Low-k層３の側面３ａ及び層間絶縁膜４の側面４ａが装置側面３１よりも内側に位置しているので、半導体基板５の上面には、Low-k層３及び層間絶縁膜４が形成されていない部分（ダイシング用溝の底面の一部分）５ｂが存在する。半導体基板５の上面のうちLow-k層３及び層間絶縁膜４が形成されていない部分５ｂは、Low-k層３の側面３ａ及び層間絶縁膜４の側面４ａと同じく封止樹脂２０で覆われており、Low-k層３の側面３ａよりも平坦である。詳細には、半導体基板５の上面のうちLow-k層３及び層間絶縁膜４が形成されていない部分５ｂは、素子領域１１ａよりも周縁部分にレーザ光を照射することによりLow-k層３に溝２（図３（ｃ）に図示）を形成した後、溝２の底面を平坦化することにより形成されている。よって、半導体基板５の上面のうちLow-k層３及び層間絶縁膜４が形成されていない部分５ｂには、レーザ光の照射に起因するクラックが存在していない。従って、半導体基板５の上面のうちLow-k層３及び層間絶縁膜４が形成されていない部分５ｂでは、凹凸の差を５μｍ以下にすることができる。これにより、本実施の形態に係る半導体装置に機械的な打撃が加わっても、クラックがLow-k層３から封止樹脂２０へ伝播することを防止することができる。
以上をまとめると、本実施の形態に係る半導体装置では、半導体装置に機械的なストレスが発生しても、Low-k層３の破壊を防止することができる。
また、本実施の形態に係る半導体装置では、半導体基板５の上面のうちLow-k層３及び層間絶縁膜４が形成されていない部分５ｂ及びそれよりも下に位置する部分には、クラックが残存していない。よって、本実施形態に係る半導体装置に機械的な打撃を与えても、クラックがLow-k膜３から封止樹脂２０等に成長することを防止できる。
図３から図６を用いて、本実施の形態に係る半導体装置の製造方法を説明する。
まず、図３（ａ）に示す半導体ウェハ２５を準備する（工程（ａ））。ここで、半導体ウェハ２５の上面はダイシングライン部１１ｂにより複数の領域（素子領域１１ａ）に区画されており、その素子領域１１ａ内にはＭＯＳ型トランジスタ等の半導体素子又はＰＮ接合にて形成されたダイオード等の半導体素子が形成されている。半導体ウェハ２５の上面全体に、層間絶縁膜４及びLow-k層３が順に形成されている（工程（ｂ））。各素子領域１１ａでは、Low-k層３内に信号配線６が形成されており、Low-k層３上に入出力配線７及び表面保護膜８が形成されている。ダイシングライン部１１ｂでは、Low-k層３は、入出力配線７及び表面保護膜８に覆われることなく露出している。また、各素子領域１１ａとダイシングライン部１１ｂとの間には、シールリング９が設けられている。
次に、図３（ｂ）に示すように、例えば回転塗布方法にて、半導体ウェハ２５の上面全体に保護膜１６を形成する。このとき、表面保護膜８の凹凸形状はデバイスごとに異なるので、表面保護膜８の凹凸形状を考慮して保護膜１６の厚みを設定することが好ましい。別の言い方をすると、表面保護膜８の凹凸形状に関係なく上面が凸凹しないように保護膜１６を形成することが好ましい。
次に、図３（ｃ）に示すように、ダイシングライン部１１ｂにレーザ光を照射して溝２を形成する（工程（ｃ））。このとき、後工程のことを考慮して、溝２を複数形成することが好ましい。この工程では、Low-k層３だけでなくそのLow-k層３の直下に位置する層間絶縁膜４も除去される。しかし、レーザ加工のばらつきにより、Low-k層３及び層間絶縁膜４の一部分が除去される場合が多く、除去されなかったLow-k層３及び層間絶縁膜４にはクラック１９が形成される。
ここで、Low-k層３は脆弱な膜であるので、半導体装置に機械的なストレスが発生するとLow-k層３が破壊する虞がある。しかし、ダイシングライン部１１ｂにおけるLow-k層３に溝２を形成すれば、製造された半導体装置ではLow-k層３の側面３ａを半導体装置の側面よりも内側に形成することができる。よって、半導体装置に機械的なストレスが発生しても、Low-k層３の破壊を防止することができる。
次に、図４（ａ）に示すように、ダイシングブレード１７を用いて、クラック１９が形成されたLow-k層３及び層間絶縁膜４を除去する（工程（ｄ））。これにより、ダイシングライン部１１ｂにダイシング用溝２２が形成される。このとき、クラック１９が形成されたLow-k層３及び層間絶縁膜４はダイシングブレード１７の先端により切削されるので、ダイシングブレード１７の先端の形状はクラック１９が形成されたLow-k層３及び層間絶縁膜４を除去できる形状であることが好ましい。具体的には、ダイシングブレード１７の先端の形状は、被ダイシング部に凹凸がほとんど形成されないような形状であれば良く、別の言い方をすると被ダイシング部が平坦となるような形状であれば良い。
このようにして形成されたダイシング用溝２２の側面は、Low-k層３の側面３ａと層間絶縁膜４の側面４ａと半導体基板５の側面の上部５ａとで構成されている。Low-k層３の側面３ａ及び層間絶縁膜４の側面４ａは、図３（ｃ）に示すようにレーザ光の照射により形成された面であり、半導体基板５の側面の上部５ａは、図４（ａ）に示すようにダイシングブレード１７により切削されて形成された面である。また、ダイシング用溝２２の底面は、半導体基板５の上面の一部分５Ｂであり、ダイシングブレード１７により切削されて形成された面である。これにより、ダイシング用溝２２の底面をLow-k層３の側面３ａ及び層間絶縁膜４の側面４ａよりも平坦にすることができる。別の言い方をすると、ダイシング用溝２２の底面における凹凸の差を５μｍ以下にすることができる。
また、図４（ａ）に示すようにダイシングブレード１７の先端の幅が溝２の開口よりも小さければ、半導体基板５の側面の上部５ａはLow-k層３の側面３ａ及び層間絶縁膜４の側面４ａよりもダイシング用溝２２の内側へ向かって突出することとなる。そのため、この場合には、層間絶縁膜４の側面４ａと半導体基板５の側面の上部５ａとの間には、段差部１０が形成される。
なお、図４（ａ）に示す工程において、先端の幅が互いに違うダイシングブレードを用いてクラック１９が形成されたLow-k層３及び層間絶縁膜４を除去してもよい。その場合には、クラック１９が形成されたLow-k層３及び層間絶縁膜４を除去する回数を重ねるにつれて、使用するダイシングブレードの先端の幅を狭くすることが好ましい。
次に、図４（ｂ）に示すように、例えば洗浄にて保護膜１６を除去する。
次に、図４（ｃ）に示すように、例えば回転塗布方法により絶縁膜１２の材料を半導体ウェハ２５の上面全体に塗布する。このとき、半導体ウェハ２５の上面全体に塗布する絶縁膜１２の厚みを、絶縁膜１２の材料を熱により硬化させたのちの厚みが４μｍ以上８μｍ以下となるように調整することが好ましい。また、絶縁膜１２の材料が感光性を有する場合には、感光材料の塗布及び除去を省略することができるので、絶縁膜１２の成膜工程を短縮することができる。それだけでなく、絶縁膜１２の材料が感光性を有する場合には、断面における段差部分がオーバーハング（overhang）形状となることを防止できるというメリットがある。
次に、図５（ａ）に示すように、写真印刷技術などを用いて絶縁膜１２をパターン形成し、その後２８０℃〜３８０℃で硬化させる。
次に、図５（ｂ）に示すように、写真印刷技術及びめっき方法を用いて再配線１３及びポスト１４を形成する。このとき、写真印刷技術に用いる感光性レジスト材料としては、１０μｍ以上２０μｍ以下の厚みで塗布可能な材料を選択することが好ましい。紫外線露光機としては、感光性レジストの膜厚が厚いことを考慮して例えば２４００ｍＪ／ｃｍ２程度の露光エネルギーを与えることが可能な装置を選択することが好ましく、感光性レジストの側面がその底面に対して垂直となるものを選択することが好ましい。また、再配線１３及びポスト１４は、例えばＣｕを用いてめっき方法により形成されることが好ましい。さらには、再配線１３の厚みは、５μｍ以上１０μｍ以下必要であり、後工程におけるＣｕ膜の膜減りなどを考慮して選択することが好ましい。
次に、図５（ｃ）に示すように、印刷法又はモールド工法を用いて封止樹脂２０の材料を半導体ウェハ２５の上面全体に塗布した後に硬化させる（工程（ｅ））。このとき、封止樹脂２０の材料をダイシング用溝２２内にも充填させる。これにより、半導体素子などを外部からの機械的なストレスから保護することができる。封止樹脂２０の材料が硬化したら、ポスト１４の厚みが設計値となるようにグラインド方法によりポスト１４及び封止樹脂２０を切削する。
次に、図６（ａ）に示すように、半田端子１５をポスト１４に接続させる。なお、半田端子１５は、半導体装置がその外部と信号をやりとりするときには電極端子として機能し、実装基板に半導体装置を接続するときには接続端子として機能する。
次に、図６（ｂ）に示すように、ダイシングブレード１８を用いて、ダイシングライン部１１ｂに沿って半導体ウェハ２５を半導体基板５に個片化させる。これにより、図６（ｃ）に示す半導体装置を製造することができる。
以上をまとめると、本実施の形態に係る半導体装置の製造方法では、レーザ光をダイシングライン部１１ｂに照射して溝２をLow-k層３に形成するので、Low-k層３の側面３ａを装置側面３１よりも内側に形成することができる。よって、本実施の形態に係る半導体装置の製造方法を用いて製造された半導体装置では、半導体装置に機械的なストレスが発生してもLow-k層３の破壊を防止することができる。
また、本実施の形態に係る半導体装置の製造方法では、レーザ光をダイシングライン部１１ｂに照射して溝２をLow-k層３に形成した後、ダイシングブレード１７を用いて溝２の底面を切削する。これにより、クラック１９が形成されたLow-k層３及び層間絶縁膜４を除去することが出来るので、製造された半導体装置にクラック１９が残存することを抑制することができる。よって、本実施の形態に係る半導体装置の製造方法を用いて製造された半導体装置では、半導体装置に機械的な打撃を与えてもクラックがLow-k膜３から封止樹脂２０等に成長することを防止できる
このように、本実施の形態では、半導体装置に機械的なストレスが発生した場合であっても、また、半導体装置に機械的な打撃が与えられた場合であっても、半導体装置の性能が低下することを抑制できる。よって、本実施の形態では、信頼性に優れた半導体装置を提供することができる。
（第二の実施の形態）
図７は、本発明の第二の実施の形態に係る半導体装置の製造方法の一工程を示す断面図である。
本実施の形態に係る半導体装置の構成は、上記第一の実施の形態に係る半導体装置の構成と同一である。よって、本実施の形態では、半導体装置の構成の説明を省略する。
本実施の形態に係る半導体装置の製造方法は、まず、上記第一の実施の形態に係る半導体装置の製造方法のうち図３（ａ）〜図３（ｃ）に示す工程を行う。その後、図７に示す工程を行う。
具体的には、本実施の形態では、ダイシングブレード１７を用いてクラック１９が形成されたLow-k層３及び層間絶縁膜４を除去する代わりに、Ｓｉ化合物と反応可能なガス（例えばＣＦ４）を用いてクラック１９が形成されたLow-k層３及び層間絶縁膜４を除去する。このようにクラック１９が形成されたLow-k層３及び層間絶縁膜４を化学的に除去しても良い。その後、上記第一の実施の形態に係る半導体装置の製造方法のうち図４（ｂ）〜図６（ｃ）に示す工程を行う。
本実施の形態に係る半導体装置の製造方法では、上記第一の実施の形態に係る半導体装置の製造方法と同じく、クラック１９が形成されたLow-k層３及び層間絶縁膜４を除去することができる。よって、本実施の形態では、上記第一の実施の形態と同様の効果を得ることができる。
本発明に係る半導体装置では、レーザ光を照射してLow-k層の一部分を除去する工程を経て製造されても、そのレーザ光の照射に起因するクラックが殆ど残存していない半導体装置を製造することができる。よって、本発明は、Low-k層を有し且つＷＬＣＳＰ構造を有する半導体装置及びその製造方法に有用である。
２ 溝
３ 低誘電体膜
３ａ 低誘電体膜の側面
４ 層間絶縁膜
４ａ 層間絶縁膜の側面
５ 半導体基板
５Ｂ 半導体基板の上面の一部分
５ａ 半導体基板の側面の上部
５ｂ 半導体基板の上面の一部分
６ 信号配線
７ 入出力配線
８ 表面保護膜
９ シールリング
１０ 段差部
１１ａ 素子領域
１１ｂ ダイシングライン部
１２ 絶縁膜
１３ 再配線
１４ ポスト
１５ 半田端子
１６ 保護膜
１７ ダイシングブレード
１８ ダイシングブレード
１９ クラック
２０ 封止樹脂
２１ クラック
２２ ダイシング用溝
３１ 装置側面

Claims (7)

  1. ウェハレベルＣＳＰ構造を有する半導体装置であって、
    半導体基板と、
    前記半導体基板の上に設けられた低誘電体膜と、
    前記低誘電体膜の上に設けられた封止樹脂とを備え、
    前記半導体基板の上面のうち半導体素子が形成された素子領域よりも周縁では、
    前記低誘電体膜の側面は、装置側面よりも内側に位置しており、レーザ光が照射されて形成され、
    前記半導体基板の前記上面のうち前記低誘電体膜が形成されていない部分は、前記封止樹脂で覆われており、平坦であることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記半導体基板の前記上面のうち前記素子領域よりも周縁は、前記半導体基板の下面から前記上面へ向かうにつれて前記半導体基板の側面が前記装置側面から遠ざかるように配置された階段状に形成されていることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記低誘電体膜は、ＢＣＢ、フッ素化ポリイミド、ポリオレフィン、フィラーが加えられたポリイミド樹脂及び有機ポリマーの何れか一つからなることを特徴とする半導体装置。
  4. ウェハレベルＣＳＰ構造を有する半導体装置を製造する方法であって、
    ダイシングライン部により区画された領域内に半導体素子が形成された半導体ウェハを準備する工程（ａ）と、
    前記半導体ウェハの上に低誘電体膜を設ける工程（ｂ）と、
    レーザ光の照射により、前記ダイシングライン部における前記低誘電体膜に溝を形成する工程（ｃ）と、
    前記溝の底面を平坦にする工程（ｄ）と、
    前記低誘電体膜の上と、前記工程（ｄ）において平坦にされた底面を有する溝内とに、封止樹脂を設ける工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記工程（ｄ）では、前記溝の底面を切削することを特徴とする半導体装置の製造方法。
  6. 請求項４に記載の半導体装置の製造方法において、
    前記半導体基板の材料と反応するガスを用いて前記工程（ｄ）を行うことを特徴とする半導体装置の製造方法。
  7. 請求項４に記載の半導体装置の製造方法において、
    前記工程（ｃ）では、前記ダイシングライン部における前記低誘電体膜の一部分が除去され、除去されなかった低誘電体膜にはクラックが形成され、
    前記工程（ｄ）では、前記クラックが形成された低誘電体膜を除去することを特徴とする半導体装置の製造方法。
JP2009114662A 2009-05-11 2009-05-11 半導体装置及びその製造方法 Pending JP2010263145A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009114662A JP2010263145A (ja) 2009-05-11 2009-05-11 半導体装置及びその製造方法
US12/773,507 US20100283129A1 (en) 2009-05-11 2010-05-04 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009114662A JP2010263145A (ja) 2009-05-11 2009-05-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010263145A true JP2010263145A (ja) 2010-11-18

Family

ID=43061859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009114662A Pending JP2010263145A (ja) 2009-05-11 2009-05-11 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20100283129A1 (ja)
JP (1) JP2010263145A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015178188A1 (ja) * 2014-05-19 2017-04-20 シャープ株式会社 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5235829B2 (ja) * 2009-09-28 2013-07-10 株式会社東芝 半導体装置の製造方法、半導体装置
EP2648218B1 (en) 2012-04-05 2015-10-14 Nxp B.V. Integrated circuit and method of manufacturing the same
KR102600001B1 (ko) 2018-10-18 2023-11-08 삼성전자주식회사 스크라이브 레인을 포함하는 반도체 칩
KR20210022402A (ko) 2019-08-20 2021-03-03 삼성전자주식회사 저유전율 절연층을 가지는 반도체 칩

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232104A (ja) * 1999-02-09 2000-08-22 Sanyo Electric Co Ltd チップサイズパッケージ
JP3548061B2 (ja) * 1999-10-13 2004-07-28 三洋電機株式会社 半導体装置の製造方法
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7098544B2 (en) * 2004-01-06 2006-08-29 International Business Machines Corporation Edge seal for integrated circuit chips
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP2008130886A (ja) * 2006-11-22 2008-06-05 Casio Comput Co Ltd 半導体装置の製造方法
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP4596001B2 (ja) * 2007-12-12 2010-12-08 カシオ計算機株式会社 半導体装置の製造方法
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015178188A1 (ja) * 2014-05-19 2017-04-20 シャープ株式会社 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20100283129A1 (en) 2010-11-11

Similar Documents

Publication Publication Date Title
US8154133B2 (en) Semiconductor device having low dielectric constant film and manufacturing method thereof
KR102440119B1 (ko) 반도체 패키지 및 그 제조방법
US7888238B2 (en) Method of manufacturing semiconductor device having semiconductor formation regions of different planar sizes
US7863745B2 (en) Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device
TWI446512B (zh) 晶片封裝體及其形成方法
TW201813017A (zh) 晶片封裝結構
TWI626717B (zh) 半導體封裝結構
US20160204071A1 (en) Semiconductor die and die cutting method
KR101124898B1 (ko) 저유전체 절연막을 가지는 반도체 장치 및 그 제조 방법
US20190244861A1 (en) Method for Singulating Packaged Integrated Circuits and Resulting Structures
JP2010263145A (ja) 半導体装置及びその製造方法
JP2005101463A (ja) 半導体装置およびその製造方法
JP4645863B2 (ja) 半導体装置の製造方法
JP4974384B2 (ja) 半導体装置の製造方法
JP2010225648A (ja) 半導体装置およびその製造方法
JP2011142291A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2006339189A (ja) 半導体ウェハおよびそれにより形成した半導体装置
JP2012138449A (ja) 半導体装置の製造方法
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
JP5004907B2 (ja) 半導体装置の製造方法
JP2008130880A (ja) 半導体装置の製造方法
JP2010093273A (ja) 半導体装置の製造方法
JP2006318988A (ja) 半導体装置
KR100867521B1 (ko) 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법
CN111627857A (zh) 封装方法及封装结构