CN111627857A - 封装方法及封装结构 - Google Patents

封装方法及封装结构 Download PDF

Info

Publication number
CN111627857A
CN111627857A CN201910150401.8A CN201910150401A CN111627857A CN 111627857 A CN111627857 A CN 111627857A CN 201910150401 A CN201910150401 A CN 201910150401A CN 111627857 A CN111627857 A CN 111627857A
Authority
CN
China
Prior art keywords
chip
insulating layer
cutting
wafer
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910150401.8A
Other languages
English (en)
Inventor
孔云龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910150401.8A priority Critical patent/CN111627857A/zh
Publication of CN111627857A publication Critical patent/CN111627857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

一种封装方法及封装结构，提供的封装方法中，包括提供晶圆，所述晶圆上具有若干芯片，且芯片之间通过切割道分隔；在所述切割道上表面形成绝缘层。对芯片进行封装时，由于所述切割道内具有绝缘层，当晶圆上若干芯片被切割分离后，所述芯片四周残余的切割道内具有的测试焊垫，所述测试焊垫与外界不导通，从而也避免了所述测试焊垫与芯片上的电极表面形成短路的情况，避免封装后的芯片失效。对应的还提供所述封装结构，包括芯片以及切割道，所述切割道位于所述芯片边缘；还包括绝缘层，所述绝缘层位于所述切割道表面，所述绝缘层具有绝缘作用，使得所述切割道与外界不导通。

Description

封装方法及封装结构
技术领域
本发明涉及半导体封装技术领域，特别涉及一种封装方法及封装结构。
背景技术
近年来，芯片的封装越来越向高功率、高密度、轻薄与微小化的方向发展。芯片的封装就是芯片在制作完成后，以塑胶或陶瓷等材料，将芯片包在其内，以达到保护芯片，使芯片不受外界水汽及机械性损害。芯片封装的主要功能有电能传送、信号传送、热的散失与保护支持。封装过程中，天线与芯片的互连上，倒装的键合材料要以导电胶来实现芯片与天线焊盘的互连。
现有技术中，对芯片进行封装前，需使用激光沿晶圆上的切割道进行切割，从而使得单个芯片从晶圆上切割下来进行封装。由于晶圆上的切割道内具有测试焊垫，而激光切割的宽度是有限的，当切割工艺完成后，所切割下来的单个芯片四周还具有部分残留的测试焊垫；当对芯片进行封装时，使用导电胶将封装基板上的天线与芯片的电极表面形成互连，在互连过程中，天线会与芯片相互挤压从而导电胶溢出，导电胶溢出会使得芯片的电极表面与残留的测试焊垫形成电连接，从而导致短路，这种短路会造成芯片失效。
因此，急需提供一种方法能够避免芯片在封装过程中出现芯片的电极表面与残留的测试焊垫之间形成短路的情况。
发明内容
本发明解决的问题是芯片封装过程中，芯片的电极表面与残留的测试焊垫形成电连接，从而导致芯片失效。为解决上述问题，本发明提供一种封装方法，包括提供晶圆，所述晶圆上具有若干芯片，且芯片之间通过切割道分隔；在所述切割道上表面成绝缘层。
可选的，所述切割道内具有芯片测试区，所述绝缘层覆盖所述芯片测试区。
可选的，所述绝缘层的材料为氮化硅或氧化硅。
可选的，所述绝缘层的厚度为10nm-100nm。
可选的，形成所述绝缘层的工艺为化学气相沉积工艺。
可选的，所述芯片内具有电极。
可选的，在所述切割道内形成绝缘层的步骤包括：在所述晶圆上形成绝缘层；在所述绝缘层上形成光刻胶层；对光刻胶层进行曝光、显影，暴露出所述芯片内电极表面；以所述光刻胶层为掩膜，刻蚀去除所述电极表面的所述绝缘层。
可选的，在所述切割道内形成绝缘层的步骤包括：在所述晶圆上形成绝缘层；在所述绝缘层上形成光刻胶层；对光刻胶层进行曝光、显影，暴露出所述芯片表面；以所述光刻胶层为掩膜，刻蚀去除所述芯片表面的所述绝缘层。
可选的，刻蚀去除绝缘层的工艺为干法刻蚀工艺。
可选的，在所述切割道内形成绝缘层后，还包括：将所述晶圆上的芯片沿切割道进行切割。
还提供一种封装结构，包括芯片；切割道，位于所述芯片边缘；绝缘层，位于所述切割道内。
与现有技术相比，本发明的技术方案具有以下优点：
对芯片进行封装时，由于在所述切割道上表面形成绝缘层，当晶圆上若干芯片被切割分离后，所述芯片四周残余的切割道内测试焊垫上有绝缘层的保护，防止所述测试焊垫与外界导通，从而也避免了后续封装电连时所述测试焊垫与芯片上的电极表面形成短路的情况，避免封装后的芯片失效。
附图说明
图1是芯片切割过程中的局部示意图；
图2是切割后单个芯片示意图；
图3是晶圆平面示意图；
图4是图3中切割下单个芯片的平面示意图；
图5至图8是本发明封装过程中一实施例各步骤对应结构示意图。
具体实施方式
参考图1，晶圆上的芯片(chip)10之间被切割道20划分；当切割芯片10时，激光在切割道20上具有切割宽度30。由于目前所述切割宽度30尺寸有限，导致切割后所述切割道20两边存在残留的测试焊垫21，所述测试焊垫21的结构往往还是完整的。参考图2，当对切割后的芯片10进行封装时，通过导电胶将所述芯片10上的电极11表面与天线基板进行电连接，导电胶会溢出扩散至所述测试焊垫21上，使得所述电极11表面与所述测试焊垫21形成短路，进而导致芯片失效，造成极大的损失。
为解决上述问题，发明人经过研究发现在芯片切割前，于所述切割道的上表面形成一层绝缘层，在对芯片进行封装时，由于切割道内的残余测试焊垫有绝缘层覆盖，能够避免切割后的残余测试焊垫与外界导通，后续导电胶连接电极和天线时不会溢出扩散至测试焊垫上，有效避免了所述测试焊垫与芯片上的电极表面形成短路。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3是晶圆平面示意图，图4是图3中单个芯片被切割下来的示意图。
参考图3与图4，提供晶圆200，所述晶圆200上具有若干芯片201，且所述芯片201之间通过切割道202分隔；形成绝缘层，覆盖在所述切割道202的上表面。
本实施例中，所述晶圆200是半导体集成电路制作所用的硅晶圆片，；在所述晶圆200上可加工制作成各种电路元件结构，而成为有特定电性功能的集成电路产品。
本实施例中，首先，将生产加工完成后的所述晶圆200进行WAT测试，在通过测试后的所述晶圆200的所述切割道202内形成绝缘层，所述绝缘层覆盖在所述切割道202的上表面。由于所述切割道202内部具有芯片测试区，当所述芯片测试区上覆盖一层绝缘层之后，不会改变原有所述芯片201的内部元器件结构，并且在后续的封装过程中，避免了因粘合天线基板时表面带来的芯片短路。
图5至图8是本发明封装过程中一实施例各步骤对应结构示意图。
参考图5，所述晶圆包括若干芯片201；各所述芯片201边缘为切割道202，即所述芯片201被所述切割道202包围；所述切割道202内具有测试焊垫2021，所述芯片201内具有若干电极2011，所述电极2011表面暴露。
本实施例中，所述芯片201内包括各类半导体元器件，例如：电容、存储器或传感器等。各类半导体元器件通过金属连线与相应的所述电极2011连接以便于后续与对应的天线连接。
本实施例中，所述切割道202内的测试焊垫2021与测试元器件及测试金属连线连接，切割道202内的测试结构与芯片201内的元器件结构一致，测试仪器通过连接所述测试焊垫2021，检测所述芯片测试区的结构性能是否完好，进而判断芯片201内的元器件性能及良率。
参考图6，在所述晶圆上形成绝缘层100，所述绝缘层覆盖芯片201和切割道202。
本实施例中，所述绝缘层100的材料为氮化硅或氧化硅等能起到绝缘作用的材料。
本实施例中，所述绝缘层100的形成工艺为化学气相沉积(CVD)工艺，当沉积所述氮化硅薄膜可以采用LPCVD或PECVD工艺；当沉积所述氧化硅薄膜可以采用LPCVD或APCVD工艺。
本实施例中，所述绝缘层100的厚度为10nm-100nm。所述绝缘层100的厚度不宜太大，也不宜太小。所述绝缘层100的厚度如果小于10nm，则可能会影响保护能力；所述绝缘层100的厚度如果大于100nm，则可能会引起材料浪费、增大工艺难度的问题。
如图7所示，去除所述电极2011表面的所述绝缘层100。
本实施例中，去除所述电极2011表面的所述绝缘层100的具体工艺如下：在所述绝缘层100上涂布一层光刻胶层；然后，对所述光刻胶层进行曝光、显影，暴露出所述芯片201中所述电极2011表面的所述绝缘层100；以所述光刻胶层为掩膜，刻蚀去除所述电极2011表面的所述绝缘层100。
本实施例中，涂布光刻胶层的方法可以采用动态喷洒的方式，使得到更加均匀的光刻胶膜。也可采用静态涂胶的方式。
本实施例中，刻蚀所述电极2011表面的所述绝缘层100的工艺可以为干法刻蚀工艺。气体包括刻蚀气体和载气，所述刻蚀气体包括CF4、CHF3、CH2F2、CH3F中的一种或多种，所述载气为氢气、氮气或惰性气体。
所述芯片201上除过所述电极表面2011上方区域具有所述绝缘层100之外，其他区域表面还覆盖一层所述绝缘层100，所以在后续工艺中，一方面保障封装的有效性，使得所述电极2011表面顺利与天线基板形成电连接；另一方面所述芯片201上其余区域受到所述绝缘层100的保护，减少所述芯片201被损坏的情况，同时，所述切割道202内具有绝缘层，保证所述切割道202与外界电隔绝。
在其他实施例中，可以将所述芯片201表面的所述绝缘层100全部去掉，只保留所述切割道202内的所述绝缘层100。
参考图8，在所述切割道202内形成绝缘层后，形成覆膜晶圆300，将所述覆膜晶圆300上的芯片201沿所述切割道202进行切割，沿所述切割道202进行切割之后，所述芯片201分离成为各个独立的个体；然后对每个单独的所述芯片201进行封装，封装的过程中，当天线与所述电极2011表面通过导电胶连接时，导电胶溢出至所述测试焊垫2021上时，由于所述测试焊垫2021上面覆盖一层绝缘层，因此，导电胶溢出后不会与所述测试焊垫2021连接，而引起所述芯片201封装失效。
上述封装方法形成的芯片封装结构，包括：切割道202，位于所述芯片201边缘；绝缘层100，位于所述切割道202内。
本实施例中，所述切割道202内具有芯片测试区，所述芯片测试区内的测试焊垫2021与测试元器件及测试金属连线连接，检测所述芯片测试区结构性能是否完好，进而判断芯片201内的元器件性能及良率。当通过将测试仪器连接至所述测试焊垫2021上进行测试之后，应避免所述测试焊垫2021与所述电极2011形成连接，以防止出现短路现象。所述切割道上覆盖有绝缘层100，所述切割道内的测试焊垫2021就不会与外界形成电连接，从而不会与所述芯片201形成短路，减小芯片封装过程中造成的失效率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种封装方法，其特征在于，包括：
提供晶圆，所述晶圆上具有若干芯片，且芯片之间通过切割道分隔；
在所述切割道上表面形成绝缘层。
2.如权利要求1所述的封装方法，其特征在于，所述切割道内具有芯片测试区，所述绝缘层覆盖所述芯片测试区。
3.如权利要求1所述的封装方法，其特征在于，所述绝缘层的材料为氮化硅或氧化硅。
4.如权利要求1所述的封装方法，其特征在于，所述绝缘层的厚度为10nm-100nm。
5.如权利要求1所述的封装方法，其特征在于，形成所述绝缘层的工艺为化学气相沉积工艺。
6.如权利要求1所述的封装方法，其特征在于，所述芯片内具有电极。
7.如权利要求1所述的封装方法，其特征在于，在所述切割道内形成绝缘层的步骤包括：
在所述晶圆上形成绝缘层；
在所述绝缘层上形成光刻胶层；
对光刻胶层进行曝光、显影，暴露出所述芯片内电极表面；
以所述光刻胶层为掩膜，刻蚀去除所述电极表面的所述绝缘层。
8.如权利要求1所述的封装方法，其特征在于，在所述切割道内形成绝缘层的步骤包括：
在所述晶圆上形成绝缘层；
在所述绝缘层上形成光刻胶层；
对光刻胶层进行曝光、显影，暴露出所述芯片表面；
以所述光刻胶层为掩膜，刻蚀去除所述芯片表面的所述绝缘层。
9.如权利要求7或8所述的封装方法，其特征在于，刻蚀去除绝缘层的工艺为干法刻蚀工艺。
10.如权利要求1所述的封装方法，其特征在于，在所述切割道内形成绝缘层后，还包括：将所述晶圆上的芯片沿切割道进行切割。
11.一种封装结构，其特征在于，包括：
芯片；
切割道，位于所述芯片边缘；
绝缘层，位于所述切割道上表面。
CN201910150401.8A 2019-02-28 2019-02-28 封装方法及封装结构 Pending CN111627857A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910150401.8A CN111627857A (zh) 2019-02-28 2019-02-28 封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910150401.8A CN111627857A (zh) 2019-02-28 2019-02-28 封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN111627857A true CN111627857A (zh) 2020-09-04

Family

ID=72272463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910150401.8A Pending CN111627857A (zh) 2019-02-28 2019-02-28 封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN111627857A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023197665A1 (zh) * 2022-04-12 2023-10-19 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340923A (ja) * 1998-05-29 1998-12-22 Casio Comput Co Ltd 半導体装置の接続方法
US6348363B1 (en) * 1999-07-06 2002-02-19 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor package
TW201101380A (en) * 2009-06-18 2011-01-01 Chipmos Technologies Inc Wafer structure and wafer treatment method
CN102034721A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN102034720A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN103413785A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340923A (ja) * 1998-05-29 1998-12-22 Casio Comput Co Ltd 半導体装置の接続方法
US6348363B1 (en) * 1999-07-06 2002-02-19 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor package
TW201101380A (en) * 2009-06-18 2011-01-01 Chipmos Technologies Inc Wafer structure and wafer treatment method
CN102034721A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN102034720A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN103413785A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023197665A1 (zh) * 2022-04-12 2023-10-19 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法

Similar Documents

Publication Publication Date Title
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
TWI446512B (zh) 晶片封裝體及其形成方法
TWI569400B (zh) 晶片封裝體及其形成方法
TWI604570B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TWI382477B (zh) 電子元件的晶圓級封裝及其製造方法
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
US9799588B2 (en) Chip package and manufacturing method thereof
KR100886706B1 (ko) 적층 패키지 및 그의 제조 방법
TW201347122A (zh) 晶片封裝體及其形成方法
CN117133750A (zh) 带有可湿润侧翼的晶圆级半导体装置
TW201640625A (zh) 晶片封裝體及其製造方法
US8786093B2 (en) Chip package and method for forming the same
TWI567894B (zh) 晶片封裝
US9318461B2 (en) Wafer level array of chips and method thereof
CN108155155B (zh) 半导体结构及其形成方法
CN103420322B (zh) 晶片封装体及其形成方法
WO2024022174A1 (zh) 芯片封装结构及其制备方法
TW201428904A (zh) 半導體封裝件及其製法
CN111627857A (zh) 封装方法及封装结构
CN110890285A (zh) 一种芯片包覆封装结构及其封装方法
TWI556383B (zh) 封裝結構及其製法
CN105895572A (zh) 晶片封装体及其制造方法
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
TWI630712B (zh) 晶片封裝體及其製造方法
US11476293B2 (en) Manufacturing method of chip package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination