CN110890285A - 一种芯片包覆封装结构及其封装方法 - Google Patents
一种芯片包覆封装结构及其封装方法 Download PDFInfo
- Publication number
- CN110890285A CN110890285A CN201911267168.8A CN201911267168A CN110890285A CN 110890285 A CN110890285 A CN 110890285A CN 201911267168 A CN201911267168 A CN 201911267168A CN 110890285 A CN110890285 A CN 110890285A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- opening
- encapsulating
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 34
- 239000000178 monomer Substances 0.000 claims abstract description 36
- 238000002161 passivation Methods 0.000 claims abstract description 36
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 33
- 239000010937 tungsten Substances 0.000 claims abstract description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052802 copper Inorganic materials 0.000 claims abstract description 26
- 239000010949 copper Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 25
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000003698 laser cutting Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001746 injection moulding Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 89
- 235000012431 wafers Nutrition 0.000 description 22
- 230000000694 effects Effects 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开了一种芯片包覆封装结构及其封装方法，属于半导体封装技术领域。其芯片电极（112）的正面设有芯片电极钨塞孔（113），所述芯片单体（111）的正面设置钝化层（210），其钝化层开口（213）露出芯片电极钨塞孔（113）的正面，所述钝化层（210）的上表面设置再布线层（310），再布线层（310）与芯片电极钨塞孔（113）形成电气联通，并在再布线层（310）上方设置介电层（410），所述介电层开口（411）露出再布线层（310）的正面；在所述介电层开口（411）处设置铜凸块（500），与再布线（310）形成电气联通；在所述芯片单体（111）的四周和背面设置包封层（121）。本发明在晶圆重构前完成再布线层（210）的设置，解决了重构晶圆极小钝化层开口（213）对位偏移的问题。
Description
技术领域
本发明涉及一种芯片包覆封装结构及其封装方法，属于半导体封装技术领域。
背景技术
随着无线手持设备、掌上电脑以及其他移动电子设备的增加，消费者对各种小外形、特征丰富产品的需求也与日俱增，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。圆片级芯片尺寸封装技术满足了电子产品向更加小型、更多功能、更高可靠性对电路组件的要求。然而圆片级芯片尺寸封装也面临着一些问题，随着芯片变的小而薄，而且其侧壁没有保护，在SMT时芯片的取放会造成边角应力，甚至芯片碎裂。尤其对于一些有着特殊性能的芯片，如带有钨塞孔的小开口、大电流的感光芯片，往往因其侧壁及背面实施保护不利，影响光屏蔽的效果，同时还存在漏电或短路现象。
发明内容
本发明的目的在于克服上述不足，针对带有钨塞孔的小开口、大电流芯片提供一种侧壁绝缘、遮光保护、不易漏电或短路、解决芯片表面溢胶的包覆封装结构及其封装方法。
本发明的目的是这样实现的：
本发明一种芯片包覆封装结构，其包括芯片单体和芯片电极，所述芯片电极嵌入芯片单体的上表面，
所述芯片电极的内部设有若干个芯片电极钨塞孔，所述芯片电极钨塞孔内填充金属钨，
所述芯片单体的正面设置钝化层并开设钝化层开口，所述钝化层开口开设在芯片电极钨塞孔上方，并露出芯片电极钨塞孔的正面，
所述钝化层的上表面设置再布线层，所述再布线层与芯片电极钨塞孔形成电气联通，并在再布线层上方设置介电层，并开设介电层开口，所述介电层开口露出再布线层的正面；
所述介电层开口处设置铜凸块，与再布线层形成电气联通，在铜凸块上方设置焊球；
还包括包封层，所述包封层包裹芯片单体侧壁并向上延展至介电层的侧面。
可选地，所述包封层还覆盖芯片单体的背面。
可选地，所述芯片包覆封装结构的下表面设置一体膜保护层。
可选地，所述钝化层开口范围为4~10微米。
可选地，所述包封层及一体膜保护层是具有光屏蔽特性的材料。
本发明还提供了一种芯片包覆封装结构的封装方法，其包括如下步骤：
步骤一，取集成电路晶圆，其表面设有带有芯片电极钨塞孔的芯片电极及相应电路布局，覆盖于晶圆上表面的钝化层于芯片电极上方开设钝化层开口露出芯片电极钨塞孔的正面；
步骤二，利用再布线工艺在钝化层上方设置再布线层，再布线层与钝化层开口处的芯片电极钨塞孔及芯片电极形成联通；
步骤三，利用光刻工艺在再布线层表面设置介电层，并开设介电层开口，介电层开口露出再布线层的正面；
步骤四，通过物理研磨的方法将晶圆背面进行减薄工艺，其减薄厚度根据实际情况确定，并将减薄的晶圆通过激光切割或者刀片物理切割的方式切成单颗，形成芯片单体；
步骤五，取一硅基支撑载体，并在硅基支撑载体本体上黏贴剥离膜，将复数颗步骤四的芯片单体按照一定的排列顺序倒装至硅基支撑载体上，芯片单体通过剥离膜与硅基支撑载体临时键合；
步骤六，在真空环境下，在硅基支撑载体上通过注塑包封料或者贴包封膜的方式形成包封层，包封层完全包覆芯片单体，形成包封层保护的包封体，并将硅基支撑板键合至薄膜包封体的背面；
步骤七，将硅基支撑载体去除，同时去除剥离膜，露出芯片单体上表面的介电层，并对芯片单体的表面进行清洗，去除残留物；
步骤八，利用溅射或化学镀的方法在重构的晶圆表面沉积金属种子层，再依次利用光刻工艺和电镀工艺在介电层开口处形成铜凸块；
步骤九，在铜凸块上方设置焊球，形成输入/输出端处形成连接件；
步骤十，通过物理研磨的方式去除硅基支撑板；
步骤十一，将上述通过圆片级工艺完成的芯片包覆封装结构进行切割形成侧壁由包封层包覆的芯片单体。
可选地，对于需要设置高度大于15微米的铜凸块的大电流产品，将步骤八和步骤九的所述铜凸块工艺后移至步骤十一的所述芯片单体完成包封层包覆后进行。
可选地，步骤十中，还包括在去除所述硅基支撑板后，用一体膜研磨的实施方式再贴附上一体膜保护层。
可选地，所述介电层材质是低温固化的树脂材料，或是高温固化的聚酰亚胺树脂。
可选地，所述剥离膜为UV剥离膜或者热剥离膜。
有益效果
1、一种芯片包覆封装结构及其封装方法，其侧壁及背面设置保护，避免了芯片切割造成的芯片碎角或者侧壁裂纹，降低了SMT时芯片取放造成芯片破损发生的几率，提高了芯片的可靠性；并且，设置的包封层及防护层可以有效的保护芯片，使其功能不受外界因素干扰；
2、本发明采用的包封层和保护层具有光屏蔽性能，感光芯片实施芯片包覆后可以达到光屏蔽的效果，使其芯片功能最优化；
3、本发明采用了先完成再布线后再将晶圆切割成单颗进行晶圆重构的封装方法，对于钝化层开口小于10微米的小开口产品来说，更具有工艺可行性，并且避免了晶圆重构带来的重布线对位偏移的问题，即避免了芯片偏移带来的光刻偏移问题；
4、对于需同时实施芯片包覆及设置铜柱凸块的大电流产品来说，若铜柱凸块在芯片包覆前完成设置，较高的铜凸块（高度大于15微米）会影响到包覆工艺的顺利实施，造成芯片表面溢胶，本发明采用的封装方法针对于小开口大电流产品，将铜柱凸块工艺后移至芯片重构后实施，采用在芯片单体完成包覆后进行铜凸块的制作，避免了芯片表面溢胶；
5、一种芯片包覆封装结构及其封装方法，其芯片较薄，在实施芯片包覆，将包封体减薄后极易产生较大的翘曲，增加后续工艺难度甚至导致产品碎裂，本发明采用了一体膜保护层，降低了工艺难度，减少了翘曲对工艺的影响。
附图说明
图1为本发明一种芯片包覆封装结构及其封装方法的剖面示意图；
图2A-2L为本发明上述实施例的封装方法的工艺流程示意图；
其中：
晶圆100
芯片单体111
芯片电极钨塞孔113
包封层121
一体膜保护层122
钝化层210
钝化层开口213
再布线层310
介电层410
介电层开口411
铜凸块500
焊球600
硅基支撑载体710
剥离膜730
硅基支撑板800。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细说明。
实施例
本发明一种芯片包覆封装结构，如图1所示，为本发明一种芯片包覆封装结构的剖面示意图。其芯片单体111的正面设置钝化层210并开设钝化层开口213，钝化层开口213小于15微米，一般地，钝化层开口213范围为4~10微米。
芯片电极112嵌入芯片单体111的上表面，芯片电极112的正面设有芯片电极钨塞孔113，所述芯片电极钨塞孔113内填充金属钨，金属钨具有良好的导电性能。钝化层开口213露出芯片电极钨塞孔113的正面。
钝化层210的上表面设置再布线层310，再布线层310通过钝化层开口213与芯片电极钨塞孔113形成电气联通。
在再布线层310上方设置介电层410，并开设介电层开口411，介电层开口411露出再布线层310表面。在介电层开口411处由下而上依次设置金属种子层510和铜凸块500，与再布线层310形成电气联通，在铜凸块500上方设置焊球600。
在芯片单体111的四周设置包封层121，该包封层121向上延展将介电层410的侧面包覆起来形成保护，如图1所示，形成芯片包覆封装结构，再在芯片包覆封装结构的下表面设置一体膜保护层122，以克服薄型产品尤其是薄型芯片的翘曲问题。
上述实施例的一种芯片包覆封装结构的封装方法，包括如下步骤：
步骤一，参见图2A，取集成电路晶圆100，其表面设有带有芯片电极钨塞孔113的芯片电极112及相应电路布局，覆盖于晶圆100上表面的钝化层210于芯片电极钨塞孔113上方开设极小的钝化层开口213露出芯片电极钨塞孔113的正面。
步骤二，参见图2B，利用再布线工艺在钝化层210上方设置再布线层310，再布线层310与极小的钝化层开口处的芯片电极钨塞孔113形成联通。
步骤三，参见图2C，利用光刻工艺在再布线层310表面设置介电层410，并开设介电层开口411，介电层开口411露出再布线层310的正面。此处介电层410材质可以是低温固化的树脂材料，也可以是高温固化的聚酰亚胺树脂，可根据产品需求选择。
步骤四，参见图2D，通过物理研磨的方法将晶圆100背面进行减薄工艺，其减薄厚度根据实际情况确定，并将减薄的晶圆100切成单颗，形成芯片单体111；将减薄的晶圆100切成单颗的方式可以是用激光切割或者刀片物理切割。
步骤五，参见图2E，取一硅基支撑载体710，并在硅基支撑载体710本体上黏贴剥离膜730，将复数颗步骤四的芯片单体111按照一定的排列顺序倒装至硅基支撑载体710上，芯片单体111通过剥离膜730与硅基支撑载体710临时键合；所用的剥离膜730为临时键合膜，如UV剥离膜或者热剥离膜。
步骤六，参见图2F，在真空环境下，在硅基支撑载体710上通过注塑包封料或者贴包封膜的方式形成包封层121，包封层121完全包覆芯片单体111，形成包封层121保护的包封体，并将硅基支撑板800键合至薄膜包封体的背面。
步骤七，参见图2G，将硅基支撑载体710去除，同时去除剥离膜730，露出芯片单体111上表面的介电层410，并对芯片单体111的表面进行清洗，去除残留物。
步骤八，参见图2H，利用溅射或化学镀的方法在重构的晶圆表面沉积金属种子层510，再依次利用光刻工艺和电镀工艺在介电层开口411处形成铜凸块500。
步骤九，参见图2I，在铜凸块500上方设置焊球600，形成输入/输出端处形成连接件。
步骤十，参见图2J和图2K，通过物理研磨的方式去除硅基支撑板800，研磨后的芯片单体厚度可以根据产品的性能进行设定，如图2K；可以研磨至包封层121，因芯片较薄，在实施芯片包覆后，将包封体减薄后极易产生较大的翘曲，增加后续工艺难度甚至导致产品碎裂，本发明采用了在包封层121的下表面贴附上一体膜保护层122，如图2K，以降低工艺难度，减少翘曲对工艺的影响。
步骤十一，参见图2L，将上述通过圆片级工艺完成的芯片包覆封装结构进行切割形成侧壁由包封层120包覆的芯片单体，由于芯片单体的侧壁及背面设置了保护，避免了芯片切割造成的芯片碎角或者侧壁裂纹，降低了SMT时芯片取放造成芯片破损发生的几率，提高了芯片的可靠性。
上述实施例一种芯片包覆封装结构的封装方法中，对于需要设置高度大于15微米的铜凸块500的小开口大电流产品，可以将步骤八和步骤九的所述铜凸块500工艺后移至步骤十一的所述芯片单体111完成包覆后进行。由于将铜柱凸块工艺后移至芯片重构后实施，使在芯片单体完成包覆后进行铜凸块的制作，避免了芯片表面溢胶，同时避免了晶圆重构带来的重布线对位偏移的问题，即避免了芯片偏移带来的光刻偏移问题。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片包覆封装结构，其特征在于，其包括芯片单体（111）和芯片电极（112），所述芯片电极（112）嵌入芯片单体（111）的上表面，
所述芯片电极（112）的内部设有若干个芯片电极钨塞孔（113），所述芯片电极钨塞孔（113）内填充金属钨，
所述芯片单体（111）的正面设置钝化层（210）并开设钝化层开口（213），所述钝化层开口（213）开设在芯片电极钨塞孔（113）上方，并露出芯片电极钨塞孔（113）的正面，
所述钝化层（210）的上表面设置再布线层（310），所述再布线层（310）与芯片电极钨塞孔（113）形成电气联通，并在再布线层（310）上方设置介电层（410），并开设介电层开口（411），所述介电层开口（411）露出再布线层（310）的正面；
所述介电层开口（411）处设置铜凸块（500），与再布线层（310）形成电气联通，在铜凸块（500）上方设置焊球（600）；
还包括包封层（121），所述包封层（121）包裹芯片单体（111）侧壁并向上延展至介电层（410）的侧面。
2.根据权利要求1所述的芯片包覆封装结构，其特征在于，所述包封层（121）还覆盖芯片单体（111）的背面。
3.根据权利要求1或2所述的芯片包覆封装结构，其特征在于，所述芯片包覆封装结构的下表面设置一体膜保护层（122）。
4.根据权利要求1所述的芯片包覆封装结构，其特征在于，所述钝化层开口（213）范围为4~10微米。
5.根据权利要求1所述的芯片包覆封装结构，所述包封层（121）及一体膜保护层（122）是具有光屏蔽特性的材料。
6.一种芯片包覆封装结构的封装方法，其特征在于，其包括如下步骤：
步骤一，取集成电路晶圆（100），其表面设有带有芯片电极钨塞孔（113）的芯片电极（112）及相应电路布局，覆盖于晶圆（100）上表面的钝化层（210）于芯片电极上方开设钝化层开口（213）露出芯片电极钨塞孔（113）的正面；
步骤二，利用再布线工艺在钝化层（210）上方设置再布线层（310），再布线层（310）与钝化层开口处的芯片电极钨塞孔（113）及芯片电极形成联通；
步骤三，利用光刻工艺在再布线层（310）表面设置介电层（410），并开设介电层开口（411），介电层开口（411）露出再布线层（310）的正面；
步骤四，通过物理研磨的方法将晶圆（100）背面进行减薄工艺，其减薄厚度根据实际情况确定，并将减薄的晶圆（100）通过激光切割或者刀片物理切割的方式切成单颗，形成芯片单体（111）；
步骤五，取一硅基支撑载体（710），并在硅基支撑载体（710）本体上黏贴剥离膜（730），将复数颗步骤四的芯片单体（111）按照一定的排列顺序倒装至硅基支撑载体（710）上，芯片单体（111）通过剥离膜（730）与硅基支撑载体（710）临时键合；
步骤六，在真空环境下，在硅基支撑载体（710）上通过注塑包封料或者贴包封膜的方式形成包封层（121），包封层（121）完全包覆芯片单体（111），形成包封层（121）保护的包封体，并将硅基支撑板（800）键合至薄膜包封体的背面；
步骤七，将硅基支撑载体（710）去除，同时去除剥离膜（730），露出芯片单体（111）上表面的介电层（410），并对芯片单体（111）的表面进行清洗，去除残留物；
步骤八，利用溅射或化学镀的方法在重构的晶圆表面沉积金属种子层，再依次利用光刻工艺和电镀工艺在介电层开口（411）处形成铜凸块（500）；
步骤九，在铜凸块（500）上方设置焊球（600），形成输入/输出端处形成连接件；
步骤十，通过物理研磨的方式去除硅基支撑板（800）；
步骤十一，将上述通过圆片级工艺完成的芯片包覆封装结构进行切割形成侧壁由包封层（120）包覆的芯片单体。
7.根据权利要求6所述的封装方法，其特征在于，对于需要设置高度大于15微米的铜凸块（500）的大电流产品，将步骤八和步骤九的所述铜凸块（500）工艺后移至步骤十一的所述芯片单体（111）完成包封层（120）包覆后进行。
8.根据权利要求6或7所述的封装方法，其特征在于，步骤十中，还包括在去除所述硅基支撑板（800）后，用一体膜研磨的实施方式再贴附上一体膜保护层（122）。
9.根据权利要求6或7所述的封装方法，其特征在于，所述介电层（410）材质是低温固化的树脂材料，或是高温固化的聚酰亚胺树脂。
10.根据权利要求6或7所述的封装方法，其特征在于，所述剥离膜（730）为UV剥离膜或者热剥离膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911267168.8A CN110890285A (zh) | 2019-12-11 | 2019-12-11 | 一种芯片包覆封装结构及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911267168.8A CN110890285A (zh) | 2019-12-11 | 2019-12-11 | 一种芯片包覆封装结构及其封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110890285A true CN110890285A (zh) | 2020-03-17 |
Family
ID=69751531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911267168.8A Pending CN110890285A (zh) | 2019-12-11 | 2019-12-11 | 一种芯片包覆封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110890285A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112103269A (zh) * | 2020-08-07 | 2020-12-18 | 珠海越亚半导体股份有限公司 | 一种具有屏蔽腔的嵌入式封装结构及其制造方法 |
| CN113097168A (zh) * | 2021-03-26 | 2021-07-09 | 武汉新芯集成电路制造有限公司 | 半导体装置及其形成方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980005362A (ko) * | 1996-06-24 | 1998-03-30 | 김주용 | 캐패시터 하부 전극 형성방법 |
| CN105047652A (zh) * | 2015-09-01 | 2015-11-11 | 华进半导体封装先导技术研发中心有限公司 | 半导体器件的封装结构及制作方法 |
| CN105304605A (zh) * | 2015-11-20 | 2016-02-03 | 江阴长电先进封装有限公司 | 一种芯片嵌入式封装结构及其封装方法 |
| CN205303448U (zh) * | 2015-12-28 | 2016-06-08 | 江阴长电先进封装有限公司 | 一种芯片封装结构 |
| CN107221517A (zh) * | 2017-07-10 | 2017-09-29 | 江阴长电先进封装有限公司 | 一种包覆型芯片尺寸封装结构及其封装方法 |
| CN107946260A (zh) * | 2017-12-28 | 2018-04-20 | 江阴长电先进封装有限公司 | 一种圆片级包覆型芯片封装结构及其封装方法 |
| US20180158728A1 (en) * | 2016-12-05 | 2018-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and method of forming thereof |
| CN108511401A (zh) * | 2018-05-03 | 2018-09-07 | 江阴长电先进封装有限公司 | 一种半导体芯片的封装结构及其封装方法 |
-
2019
- 2019-12-11 CN CN201911267168.8A patent/CN110890285A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980005362A (ko) * | 1996-06-24 | 1998-03-30 | 김주용 | 캐패시터 하부 전극 형성방법 |
| CN105047652A (zh) * | 2015-09-01 | 2015-11-11 | 华进半导体封装先导技术研发中心有限公司 | 半导体器件的封装结构及制作方法 |
| CN105304605A (zh) * | 2015-11-20 | 2016-02-03 | 江阴长电先进封装有限公司 | 一种芯片嵌入式封装结构及其封装方法 |
| CN205303448U (zh) * | 2015-12-28 | 2016-06-08 | 江阴长电先进封装有限公司 | 一种芯片封装结构 |
| US20180158728A1 (en) * | 2016-12-05 | 2018-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and method of forming thereof |
| CN107221517A (zh) * | 2017-07-10 | 2017-09-29 | 江阴长电先进封装有限公司 | 一种包覆型芯片尺寸封装结构及其封装方法 |
| CN107946260A (zh) * | 2017-12-28 | 2018-04-20 | 江阴长电先进封装有限公司 | 一种圆片级包覆型芯片封装结构及其封装方法 |
| CN108511401A (zh) * | 2018-05-03 | 2018-09-07 | 江阴长电先进封装有限公司 | 一种半导体芯片的封装结构及其封装方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112103269A (zh) * | 2020-08-07 | 2020-12-18 | 珠海越亚半导体股份有限公司 | 一种具有屏蔽腔的嵌入式封装结构及其制造方法 |
| CN113097168A (zh) * | 2021-03-26 | 2021-07-09 | 武汉新芯集成电路制造有限公司 | 半导体装置及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10504835B1 (en) | Package structure, semiconductor chip and method of fabricating the same | |
| US10242887B2 (en) | Semiconductor device and method of making embedded wafer level chip scale packages | |
| TWI700805B (zh) | 具有電磁干擾遮蔽的半導體裝置 | |
| TWI499030B (zh) | 在矽穿孔插入物中形成開放孔穴以包含在晶圓級晶片尺寸模組封裝的半導體晶粒之半導體裝置和方法 | |
| TWI689075B (zh) | 半導體裝置和在埋藏晶圓級晶片尺寸封裝中沿半導體晶粒之側邊和表面邊緣沉積囊封劑的方法 | |
| CN102543772B (zh) | 结合晶片级不同尺寸半导体管芯的方法和半导体器件 | |
| TWI602262B (zh) | 形成穿過互連結構和ｗｌｃｓｐ的封膠的導電通孔之半導體裝置及方法 | |
| TWI620282B (zh) | 使用標準化載體以形成嵌入式晶圓級晶片尺寸封裝的半導體裝置及方法 | |
| US10714431B2 (en) | Semiconductor packages with electromagnetic interference shielding | |
| US9177919B2 (en) | Chip package and method for forming the same | |
| US20110209908A1 (en) | Conductor package structure and method of the same | |
| US9847309B2 (en) | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate | |
| CN111883521B (zh) | 多芯片3d封装结构及其制作方法 | |
| CN103295925A (zh) | 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法 | |
| TWI651783B (zh) | 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法 | |
| TWI641060B (zh) | 半導體裝置和在重組晶圓中控制翹曲之方法 | |
| US9659879B1 (en) | Semiconductor device having a guard ring | |
| KR101494814B1 (ko) | 팬 아웃 반도체 패키지 및 그 제조 방법 | |
| CN104716103A (zh) | 具有间隙的底部填充图案 | |
| WO2019127337A1 (zh) | 一种半导体芯片的封装结构及其封装方法 | |
| TWI582919B (zh) | 無基板扇出型多晶片封裝構造及其製造方法 | |
| CN118553720A (zh) | 半导体封装体 | |
| CN110890285A (zh) | 一种芯片包覆封装结构及其封装方法 | |
| US9728415B2 (en) | Semiconductor device and method of wafer thinning involving edge trimming and CMP | |
| US20110031607A1 (en) | Conductor package structure and method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |