CN113097168A - 半导体装置及其形成方法 - Google Patents

半导体装置及其形成方法 Download PDF

Info

Publication number
CN113097168A
CN113097168A CN202110331630.7A CN202110331630A CN113097168A CN 113097168 A CN113097168 A CN 113097168A CN 202110331630 A CN202110331630 A CN 202110331630A CN 113097168 A CN113097168 A CN 113097168A
Authority
CN
China
Prior art keywords
passivation layer
layer
rewiring
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110331630.7A
Other languages
English (en)
Inventor
周俊
孙鹏
杨道虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202110331630.7A priority Critical patent/CN113097168A/zh
Priority to PCT/CN2021/097005 priority patent/WO2022198785A1/zh
Publication of CN113097168A publication Critical patent/CN113097168A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体装置及其形成方法。所述半导体装置中，在半导体基底上设置有重布线和覆盖部分所述重布线的钝化层，所述重布线中用于设置焊点连接的部分从所述钝化层中露出，并且，所述钝化层中具有应力释放孔，所述应力释放孔与所述重布线之间的横向距离大于0。所述应力释放孔便于及时释放在形成焊点连接的过程中在钝化层中产生的应力，可以降低焊点连接形成后重布线或者钝化层发生剥离或破裂的风险，有助于提高焊点连接工艺的良率。

Description

半导体装置及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体装置及其形成方法。
背景技术
在半导体芯片的制造工艺中，通常会在晶圆上形成半导体元件(包括有源或无源的电路元件，或称为裸芯片)以及用来使所述半导体元件与外部电性连接的接触垫(pad)。晶圆等级(wafer level)内的全部半导体元件可能具有数十个或数百个接触垫，这些接触垫作为输入和/或输出(I/O)端点，使所述半导体元件能够接收或传送信号。
目前的一种芯片封装工艺在形成上述输入和/或输出端点后，还在所述接触垫上设置焊点，如形成焊料凸块(solderbump，或称焊球)，利用焊料凸块可以将元件基板耦合至一封装基板或电路板。并且，为了满足芯片的应用需求或者配合焊点的布置需求，通常在形成上述接触垫后，还通过在晶圆表面沉积层间介质层以及金属层并形成图形化的金属布线，来对半导体元件的输入和/或输出端点进行重新布局，得到新的焊点位置，焊料凸块即在新的焊点位置(另外利用钝化层限定)形成，所述图形化的金属布线称为重布线(或再布线，RDL)。
一种在重布线中的焊垫上制作焊料凸块的方法是，先在焊垫上形成一凸块下金属层(UnderBump Metallization,UBM)，接着在凸块下金属层上形成焊料层，焊料层经过回焊后固化形成凸块。
但是，研究发现，在重布线上制作焊点的过程中，周围的重布线或钝化层中会有应力产生，应力严重时会使重布线或者钝化层的薄膜剥离(peeling)或破裂(crack)，甚至导致芯片失效。
发明内容
为了避免焊点连接工艺后重布线或者钝化层发生剥离或破裂，提高焊点连接工艺的良率，本发明提供一种半导体装置，另外还提供一种半导体装置的形成方法。
一方面，本发明提供一种半导体装置，所述半导体装置包括半导体基底、设置在所述半导体基底上的重布线以及覆盖部分所述重布线的钝化层，所述重布线中用于设置焊点连接的部分从所述钝化层中露出；所述钝化层中还具有应力释放孔，所述应力释放孔与所述重布线之间的横向距离大于0。
可选的，所述应力释放孔贯穿所述钝化层。
可选的，所述重布线中用于设置焊点连接的部分为焊垫，所述钝化层在所述重布线上设置有焊垫孔，所述焊垫孔露出所述焊垫，所述应力释放孔位于所述焊垫的周围。
可选的，所述半导体装置还包括焊料凸块，所述焊料凸块穿过所述钝化层中的焊垫孔与所述焊垫连接。
可选的，所述应力释放孔为多个。
可选的，所述重布线的厚度为14500埃～80000埃。
可选的，所述重布线上开设有插销孔，所述钝化层填充所述插销孔。
可选的，所述半导体装置还包括设置在所述半导体基底上的层间介质层；所述重布线通过所述层间介质层中的开口与所述半导体基底表面的接触垫电性连接；所述重布线的上表面高于所述层间介质层，或者，所述重布线嵌设于所述层间介质层中且上表面不高于所述层间介质层。
可选的，所述插销孔露出部分所述层间介质层，所述钝化层与所述层间介质层通过所述插销孔连接。
一方面，本发明提供一种半导体装置的形成方法，包括以下步骤：
提供半导体基底；
在所述半导体基底上形成重布线，所述重布线包括用于设置焊点连接的部分；
在所述半导体基底上形成钝化层，所述钝化层覆盖部分所述重布线，所述重布线中用于设置焊点连接的部分从所述钝化层中露出，所述钝化层中还形成有应力释放孔，所述应力释放孔与所述重布线之间的横向距离大于0。
可选的，在所述半导体基底上形成所述重布线的步骤中或者形成所述重布线之后，还在所述重布线上形成插销孔，然后再形成所述钝化层，其中，所述钝化层填充所述插销孔。
本发明提供的半导体装置，在半导体基底上设置有重布线和覆盖部分所述重布线的钝化层，所述重布线中用于设置焊点连接的部分从所述钝化层中露出，并且，所述钝化层中具有应力释放孔，所述应力释放孔与所述重布线之间的横向距离大于0。所述应力释放孔便于及时释放在形成焊点连接的过程中在钝化层中产生的应力(尤其是横向应力)，可以降低形成焊点连接后重布线或者钝化层发生剥离或破裂的风险，有助于提高焊点连接工艺的良率。
本发明提供的半导体装置的形成方法中，在半导体基底上形成了重布线和覆盖部分所述重布线的钝化层，所述重布线中用于设置焊点连接的部分从所述钝化层中露出，并且，所述钝化层中形成有应力释放孔，所述应力释放孔与所述重布线之间的横向距离大于0。所述应力释放孔便于及时释放在形成焊点连接的过程中在钝化层中产生的应力，从而可以降低应力导致的破坏风险，有助于提高焊点连接工艺的良率。
附图说明
图1是一种形成有焊料凸块的半导体装置的剖面示意图。
图2是本发明一实施例的半导体装置的剖面示意图。
图3是本发明一实施例的半导体装置的剖面示意图。
图4是本发明一实施例的半导体装置的形成方法在完成步骤一后的剖面结构示意图。
图5A是本发明一实施例的半导体装置的形成方法在完成步骤二后的剖面结构示意图。
图5B是本发明一实施例的半导体装置的形成方法在完成步骤二后的平面示意图。
图6A是本发明一实施例的半导体装置的形成方法在完成步骤三后的剖面结构示意图。
图6B是本发明一实施例的半导体装置的形成方法在完成步骤三后的平面示意图。
附图标记说明：
(图1)100-半导体装置；110-半导体基底；101-接触垫；120-层间介质层；130-重布线；140-钝化层；150-焊料凸块；
(图2、图4至图5B)200-半导体装置；210-半导体基底；201-接触垫；220-层间介质层；230-重布线；231-焊垫；230a-插销孔；240-钝化层；240a-应力释放孔；241-焊垫孔；250-焊料凸块；251-凸块下金属层；252-凸块；
(图3)300-半导体装置；310-半导体基底；301-接触垫；320-层间介质层；330-重布线；330a-插销孔；340-钝化层；340a-应力释放孔。
具体实施方式
图1是一种形成有焊料凸块的半导体装置的剖面示意图。参照图1，一种形成有焊料凸块的半导体装置100包括半导体基底110，所述半导体基底100上(中)制作有半导体元件(未示出)，在半导体基底100的顶部设置有与半导体元件电连接的接触垫101，在半导体基底100上依次设置有层间介质层120和重布线130。所述层间介质层120中的开口露出了接触垫101的上表面，重布线130的材料填充所述层间介质层120中的开口，从而与露出的接触垫101直接连接，从而，所述重布线130通过接触垫101与半导体元件电性连接，所述重布线130可以改变半导体元件的输入和/或输出端点的位置。所述半导体装置100还包括在所述重布线130上形成的钝化层140，所述钝化层140一方面可以保护所述重布线130，另一方面可以用来限定出重布线130中用来设置焊点连接的部分，即形成了重新布置的焊点位置。具体的，所述钝化层140可在重布线130上形成开口，将所述重布线130中用来设置焊点连接的部分的表面露出来。焊料凸块150作为焊点，对应于被露出的所述重布线130中用来设置焊点连接的部分形成。所述焊料凸块150后续可以用来将形成有半导体元件的半导体基底110耦合至一封装基板或电路板，进而得到单个的芯片。
但是，研究发现，对于如图1所示的半导体装置，制作焊料凸块150后得到的半导体装置的良率(或称合格率)较低，焊料凸块150的制作工艺容易导致周围的钝化层140和重布线130的一些区域(如图1中的虚线圈处)发生薄膜剥落或破裂的问题，严重时还会导致要制作的芯片失效。
进一步研究发现，焊料凸块的制作过程会使钝化层140和重布线中产生热胀冷缩的过程，由于材料性质不同，热膨胀系数不同，异质界面(如钝化层140和重布线130之间、重布线130和层间介质层120之间)两侧的材料中会形成应力，应力如果得不到及时释放，积累到一定程度则会造成薄膜剥落或破裂。
因此，如果能在形成焊点之前，在半导体基底110上设置合适的应力释放结构，使焊料凸块形成过程在钝化层140和/或重布线130中的产生的应力得到及时释放，可以降低重布线或者钝化层发生剥离的风险，从而有助于提高焊点连接工艺的良率。
为了避免执行焊点连接工艺后重布线或者钝化层发生剥离或破裂，提高焊点连接工艺的良率，本发明提供一种半导体装置，另外还提供一种半导体装置的形成方法。以下结合附图和具体实施例对本发明的半导体装置及其形成方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2是本发明一实施例的半导体装置的剖面示意图。参照图2，本发明实施例包括一种半导体装置200，所述半导体装置200包括半导体基底210、设置在所述半导体基底210上的重布线230以及覆盖部分所述重布线230的钝化层240，所述重布线230中用于设置焊点连接的部分从所述钝化层240中露出；其中，所述钝化层240中具有应力释放孔240a，所述应力释放孔240a与所述重布线230之间的横向距离大于0。以下对所述半导体装置200作具体说明。
所述半导体基底210包括衬底，衬底的材料可以包括硅、锗、硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟等，或者还可以包括其它的材料。所述衬底例如为硅晶圆。所述半导体基底210可以看作是在所述衬底的基础上经过多种半导体工艺(如清洗、沉积、刻蚀、注入等)处理后得到的一半导体前端结构。例如，所述半导体基底210中可形成有半导体元件，所述半导体元件可以包括有源或无源的电路元件，因此也可称为裸芯片，例如，所述半导体元件可包括存储单元和/或逻辑电路，也可以包括诸如MOSFET(金属-氧化物-半导体场效应晶体管)、CMOS(互补金属氧化物半导体)、pFET(p沟道场效应晶体管)、nFET(n沟道场效应晶体管)、高压晶体管以及高频晶体管中的至少一种，还可以包括其它合适的组件。此外，所述半导体基底210上还可以具有在垂直空间内形成的互联结构，所述互联结构将在衬底上制造出的各种半导体元件连接起来，形成一个完整的电路系统，并提供与半导体元件的外电路之间的输入和/或输出(I/O)端点，使所述半导体元件能够接收或传送信号，后续通过进一步封装及切割(或者先切割再封装)，则可以获得独立的芯片。本实施例中，所述半导体基底210也可称为芯片基板或者器件基板。
本实施例中，所述半导体基底210例如为一硅晶圆，所述硅晶圆中根据器件设计形成有半导体元件，并且，在半导体基底210的表面形成有接触垫201，所述接触垫201例如为金属材质，作为所述半导体元件与外电路之间位于半导体基底210上的输入和/或输出端点。图2所示的结构仅作示例，半导体基底210上可以具有多个半导体元件以及多个接触垫。
为了满足芯片的应用需求或者配合焊点的布置需求，所述半导体装置200在所述半导体基底210上形成有重布线230，所述重布线230与半导体基底210上的接触垫201电性连接，所述重布线230经过了图形化处理，从而可以用于调整半导体元件的输出和/或输出端点的位置。根据半导体基底210的接触垫201的设计不同，所述重布线230可以设置在衬底的正面一侧或者背面一侧。本实施例中，所述接触垫201例如位于衬底正面一侧，并暴露于半导体基底210的上表面。
参照图2，所述半导体装置200还可包括设置在所述半导体基底210和所述重布线230之间的层间介质层220，本实施例中，所述层间介质层220限定了所述接触垫201的暴露范围。具体的，所述层间介质层220中具有露出所述接触垫201的开口，所述重布线230填充所述层间介质层220中的开口并与接触垫201直接连接，从而所述重布线230可通过所述接触垫201连接半导体基底210中的半导体元件。所述层间介质层220的材料可包括氧化硅、氮化硅、氮氧化硅或者其它绝缘材料(例如介电常数比氧化硅低的低介电常数材料)，所述层间介质层220优选采用与半导体基底210上表面和重布线230附着性好的材料或结构。所述层间介质层220可以具有不同材料叠加形成的叠层结构，例如是通过氧化硅和氮化硅交错叠加形成的薄膜。所述层间介质层220中也可以包括有机材料或者设置有机层，所述有机材料例如为聚酰亚胺系聚合物、丙炔醚系聚合物、环丁烯系聚合物、全氟烃环丁烯(PFCB)、苯并环丁烯(BCB)、含有甲基的氧化硅、氟氧化硅(SiOF)、HSQ(Hydrogen Silsesquioxane)、MSQ(Methyl Silsesquioxane)、HMSQ(Hydride-Methyl Silsesquioxane)等等。所述层间介质层220的总厚度例如约7000埃～50000埃。
如图2所示，本实施例中，所述重布线230设置在所述层间介质层220上，所述重布线230可以包括Al(铝)、Cu(铜)、W(钨)、Co(钴)、Ru(钌)、Mn(锰)、Ti(钛)和Ta(钽)等金属或者包括这些金属的合金。所述重布线230可以包括一层或者两层以上的导电材料。本实施例中，所述重布线230例如包括在所述层间介质层220上依次形成的钛层、氮化钛层以及铝合金层(或铝层)(未示出)，钛层和氮化钛层的叠层具有较佳的粘附性，铝合金层的材料例如为铝铜合金，其中铝电阻率低，对二氧化硅的附着力较好，铝合金可以强化铝的可靠性。所述重布线230的总厚度(指所述层间介质层220的上表面与所述重布线230的上表面之间的距离)例如约14500埃～80000埃，较厚的重布线230稳定性较好，有助于降低薄膜在焊点连接工艺结束后发生剥离或破裂的风险。
半导体装置中的重布线并不限于如图2所示的设置方式。图3是本发明一实施例的半导体装置的剖面示意图。参照图3，本发明另一实施例包括一种半导体装置300，所述半导体装置300包括半导体基底310、设置在所述半导体基底310上的重布线330以及覆盖部分所述重布线330的钝化层340，所述重布线330中用于设置焊点连接的部分从所述钝化层340中露出；其中，所述钝化层340中具有应力释放孔340a，所述应力释放孔340a贯穿所述钝化层340或者未贯穿所述钝化层340，即可以是通孔或者盲孔，所述应力释放孔340a与所述重布线330之间的横向距离大于0。所述半导体装置300中，半导体基底310上设置有层间介质层320，所述重布线330嵌入所述层间介质层320中，并通过所述层间介质层320中的开口与半导体基底310表面的接触垫301直接接触而形成电性连接。图3所示实施例的半导体装置300与图2所示实施例的半导体装置200的不同主要在于：半导体装置300中的重布线330嵌设于半导体基底310上的层间介质层320中从而重布线330的上表面不超过层间介质层320的上表面，而半导体装置200中的重布线230的部分厚度位于层间介质层220上，重布线230的上表面高于半导体基底210上的层间介质层220。两种重布线的设置及形成方式可以根据具体情况选择。以下实施例仍以图2所示的半导体装置200为例对本发明要保护的半导体装置作进一步说明。
本发明实施例的半导体装置200还包括覆盖部分所述重布线230的钝化层240，所述钝化层240在所述重布线230上设置有开口，以将所述重布线230中用于设置焊点连接的部分露出。本实施例中，所述重布线230用于设置焊点连接的部分作为焊垫231，所述焊垫231通过重布线结构与半导体基底210上的接触垫201电性连接，所述焊垫231为重新布线后的I/O端点，在所述重布线230中可以形成不止一个焊垫231，焊垫231的位置可以根据I/O端点设计确定。所述钝化层240的材料可包括氧化硅、氮化硅、氮氧化硅或者其它绝缘材料(例如介电常数比氧化硅低的低介电常数材料)，可采用与重布线230和层间介质层220附着性好的材料。所述钝化层240可以是不同材料叠加形成的叠层结构，例如是通过氧化硅和氮化硅交错形成的薄膜。但不限于此，所述钝化层也可以包括有机材料，所述有机材料例如为聚酰亚胺系聚合物、丙炔醚系聚合物、环丁烯系聚合物、全氟烃环丁烯(PFCB)、苯并环丁烯(BCB)、含有甲基的氧化硅、氟氧化硅(SiOF)、HSQ(Hydrogen Silsesquioxane)、MSQ(MethylSilsesquioxane)、HMSQ(Hydride-Methyl Silsesquioxane)等等。所述钝化层240的总厚度(指所述重布线230的上表面与所述钝化层240的上表面之间的距离)例如约7000埃～20000埃。
参照图2，在对应于焊垫231的位置，所述钝化层240在所述重布线230上设置有焊垫孔241，所述焊垫孔241例如沿厚度方向贯穿所述钝化层240，所述焊垫孔241露出所述重布线230中的焊垫231。参照图2，本发明实施例的半导体装置200还可以包括焊料凸块250，所述焊料凸块穿过所述钝化层240与所述重布线230中的焊垫231直接连接。所述焊料凸块250例如包括在所述焊垫孔241中从下到上依次设置的凸块下金属层251(UBM)以及凸块252。所述焊料凸块250与所述焊垫孔241对应，半导体装置200上可以设置不止一个焊料凸块250。所述焊料凸块250可以采用本领域公开的材料以及设计，例如，利用所述焊料凸块250，可以采用倒装芯片工艺将形成有半导体元件的半导体基底210耦合至一封装基板或电路板。
发明人研究发现，在形成焊料凸块(或者其它焊点连接设计形成的焊点连接结构)的过程中，在焊点连接结构周围的材料中形成的、且平行于基底表面的应力(简称横向应力)是导致钝化层240和重布线230薄膜剥离或破裂的重要因素。在该横向应力的作用下，钝化层240存在横向应变，进而使与其连接的重布线230与下层材料分离，造成如图1所示的钝化层240和重布线230薄膜的剥离或破裂现象。
为了及时释放所述横向应力，本发明实施例中，所述钝化层240具有沿厚度方向贯穿其中的应力释放孔240a，所述应力释放孔240a与所述重布线230之间的横向距离大于0，即所述应力释放孔240a并不是设置在重布线230表面，也不暴露所述重布线230，而是设置在重布线230的图形之间或者外部，以在实现应力释放效果的同时，使重布线230仍然得到较好地保护。此处“横向距离”指的是在平行于半导体基底210上表面的二维平面内的两点之间的距离，所述应力释放孔240a与所述重布线230之间的横向距离即指的是该二维平面内应力释放孔240a的孔边缘与重布线的材料边缘之间的距离。
所述钝化层240中的应力释放孔240a可以设置不止一个，具体根据应力释放的需要设置。在所述钝化层240中设置多个应力释放孔240a的情况下，多个应力释放孔240a可以散布在重布线230的图形之间或者外部。由于焊料凸块250对应于焊垫231的位置形成，为了及时释放横向应力，所述应力释放孔240a可在所述焊垫231的周围设置。所述应力释放孔240a可以是从钝化层240上表面开设的盲孔或通孔，例如，至少部分所述应力释放孔240a可以设置为在厚度方向上贯穿钝化层240。在钝化层240的横剖面平面，所述应力释放孔240a的形状可以是圆形、椭圆形、多边形或者不规则图形。所述应力释放孔240a的侧壁可以是平面或者曲面，且所述应力释放孔240a的侧壁可以与钝化层240的上表面成一角度，例如成直角或者钝角。
本发明实施例的半导体装置200中，在半导体基底210上设置有重布线230和钝化层240，所述钝化层240中的焊垫孔241将重布线230中用于设置焊点连接的部分露出，并且，所述钝化层240上还具有应力释放孔240a，所述应力释放孔240a与所述重布线230之间的横向距离大于0。在形成焊点连接的过程中，在钝化层240中产生的横向应力可以通过所述应力释放孔240a处的微应变及时释放，避免横向应力累积，可以降低该横向应力导致的破坏风险，有助于提高焊料凸块工艺的良率。
为了提高所述钝化层240和重布线230的稳定性，避免在上述横向应力作用下二者分离，参照图2，本实施例中，所述重布线230上开设有插销孔230a，并且，所述钝化层240填充所述插销孔230a。也即，在所述重布线230的金属材料中形成了所述插销孔230a，利用所述插销孔230a，所述钝化层240的一部分插入所述重布线230，类似于一“插销”，可以产生钉扎的效果，从而可以提高所述钝化层240和重布线230的稳定性。所述重布线230中插销孔230a的深度可以小于所述重布线230的厚度，即可以为盲孔(如图3所示的半导体装置300中，重布线330上设置的插销孔330a为盲孔)。本实施例中，如图2所示的，所述插销孔230a沿厚度方向贯穿所述重布线230，从而将部分层间介质层220露了出来，即属于通孔，此时填充在所述插销孔230a中的钝化层240可以与所述层间介质层220直接连接，如上面提供的信息，所述钝化层240和所述层间介质层220可以采用完全相同的材质，也可以采用不同的材质，一实施例中，所述层间介质层220由无机材料形成而钝化层240由有机材料形成。所述层间介质层220和所述钝化层240中的任意一个可以是单层结构或者叠层结构。利用所述插销孔230a，所述钝化层240和层间介质层220进一步固定了重布线230的金属材料的位置，有助于克服在上述横向应力的作用下金属材料与层间介质层220或者钝化层240分离，产生薄膜剥落或破裂的问题。
本发明实施例还包括一种半导体装置的形成方法，可以用于形成上述半导体装置200。所述形成方法包括以下步骤：
步骤一，提供半导体基底；
步骤二，在所述半导体基底上形成重布线，所述重布线包括用于设置焊点连接的部分；
步骤三，在所述半导体基底上形成钝化层，所述钝化层覆盖部分所述重布线，所述重布线中用于设置焊点连接的部分从所述钝化层中露出，所述钝化层中还形成有应力释放孔，所述应力释放孔与所述重布线之间的横向距离大于0。
以下结合附图对本发明实施例的半导体装置的形成方法进行说明。需要说明的是，以下描述的形成方法中，有关半导体基底的形成方法以及形成所述半导体基底上的结构(例如层间介质层、重布线、钝化层等)可以通过选择本领域公开的沉积工艺及刻蚀工艺等来实现，下文中不再对具体工艺进行描述。为了清楚起见，在用于辅助说明本发明实施例的半导体装置的形成方法的全部附图中，对相同部件原则上采用与图2相同的标号，而可能省略对其重复的说明。
图4是本发明实施例的半导体装置的形成方法在完成步骤一后的剖面结构示意图。参照图4，首先执行步骤一，提供半导体基底210。所述半导体基底210可以看作是在硅衬底的基础上经过多种半导体工艺(如清洗、沉积、刻蚀、注入等)处理后得到的一半导体前端结构。例如，所述半导体基底210中形成有半导体元件以及互联结构，所述互联结构例如可以将在衬底上制造出的各种半导体元件连接起来，形成一个完整的电路系统，并提供与半导体元件的外电路之间的输入和/或输出端点(即I/O端点)，使所述半导体元件能够接收或传送信号，所述半导体基底210也可称为芯片基板或者器件基板。本实施例中，所述半导体基底210例如为一硅晶圆，在硅晶圆的表面形成有接触垫201，所述接触垫201作为所述半导体元件与外电路之间的输入和/或输出端点。半导体基底210上可以形成有多个半导体元件以及多个接触垫。
图5A是本发明实施例的半导体装置的形成方法在完成步骤二后的剖面结构示意图。图5B是本发明实施例的半导体装置的形成方法在完成步骤二后的平面示意图。图5A可看作图5B在AA′方向的剖面示意图。参照图5A和图5B，接着执行步骤二，在所述半导体基底210上形成重布线230。通过设置所述重布线230，可以调整半导体基底210上用来设置I/O端点的位置，以便于满足半导体装置的灵活应用需求以及焊点连接的布置需求，此外所述重布线230也可以实现不同接触垫之间的互连。本实施例中，在形成重布线230之前，首先在所述半导体基底210设置有接触垫201的一侧表面上形成层间介质层220，然后刻蚀所述层间介质层220形成开口，所述层间介质层220中的开口将半导体基底210上的接触垫201露出，然后再在所述层间介质层220上形成重布线230，并使所述重布线230填充所述层间介质层220中的开口，以与接触垫201接触而电性连接。关于所述层间介质层220和所述重布线230的特征可以参照对图2所示的半导体装置200以及图3所示的半导体装置300的描述。所述层间介质层220和所述重布线230优选采用粘附性能较好的材料，因为后续在重布线230上形成焊点连接的过程中，可能会产生垂直于半导体基底210表面的应力(简称垂向应力)，通过采用附着性能好的材料及合适的厚度制作所述层间介质层220和所述重布线230，有助于抵抗所述垂向应力的作用，避免薄膜剥离或者破裂，例如，一实施例中，所述层间介质层220为厚度约7000埃～50000埃的氧化硅膜，配合采用较厚的重布线230。所述重布线230优选采用钛层、氮化钛层和铝合金层(或铝层)的叠层结构，所述重布线230的总厚度例如为14500埃～80000埃，其中所述钛层直接设置在所述层间介质层220表面，利用钛层和氮化钛层还可以提高所述重布线230在所述层间介质层220露出接触垫201的开口中的附着性。
所述重布线230中用于设置焊点连接的部分为焊垫231，所述焊垫231作为半导体基底210中半导体元件经过重新布线得到的I/O端点，用来设置焊点连接，所述焊垫231可通过重布线230的结构连接至半导体基底210上的接触垫201。
本实施例中，步骤二得到的所述重布线230上还形成有插销孔230a，所述插销孔230a的开口朝上，步骤三制作的钝化层240(参见图6A)填充在所述插销孔230a中，目的是提高所述重布线230以及所述钝化层240的稳定性，提高所述重布线230以及所述钝化层240对焊点连接工艺产生的横向应力的抵御能力。所述插销孔230a的深度小于或等于所述重布线230的厚度，在所述插销孔230a沿厚度方向贯穿所述重布线230的情形中，所述插销孔230a露出所述重布线230下方的部分层间介质层220(参见图5B)。所述插销孔230a可以依照所述重布线230的材料分布适应地设置，例如可以设置在所述重布线230的图案密集区，或者在靠近所述焊垫231的重布线中设置。在所述重布线230的横剖面平面，所述插销孔230a的形状由重布线230的材料限定(即插销孔230a的侧壁均为重布线材料)，具体形状可以是圆形、椭圆形、多边形或者不规则图形。所述插销孔230a的侧壁可以是平面或者曲面，且所述插销孔230a的侧壁可以与所述重布线230的上表面成一角度，例如成直角或者钝角。
图6A是本发明实施例的半导体装置的形成方法在完成步骤三后的剖面结构示意图。图6B是本发明实施例的半导体装置的形成方法在完成步骤三后的平面示意图。图6A可看作图6B在BB′方向的剖面示意图。参照图6A和图6B，接着执行步骤三，在所述半导体基底210上形成钝化层240。本实施例中，所述钝化层240覆盖部分所述重布线230(焊垫231需要露出)。关于所述钝化层240的材料及厚度可参照对图2所示的半导体装置200的描述。
本实施例中，由于所述重布线230中形成有插销孔230a，在形成所述钝化层240时，所述钝化层240的材料还沉积在所述插销孔230a中，以所述插销孔230a为通孔为例，所述钝化层240通过所述插销孔230a可以与重布线230下方的层间介质层220直接连接，相较于重布线230和层间介质层220之间的金属-无机界面，所述钝化层240和层间介质层220之间形成的无机-无机界面(钝化层240和层间介质层220均采用无机材料的情况)或者有机-无机界面(钝化层240和层间介质层220之一采用有机材料的情况)的粘合性更佳，从而可以提高所述钝化层240和重布线230的稳定性，有助于克服在上述横向应力的作用下金属材料与层间介质层220或者与钝化层240分离，产生薄膜剥落或破裂的问题。
步骤三在沉积钝化层240之后，还在所述钝化层240中形成应力释放孔240a，所述应力释放孔240a例如沿所述钝化层240的厚度方向形成，所述应力释放孔240a与所述重布线230之间的横向距离大于0。所述钝化层240中的应力释放孔240a可以不止一个，具体根据应力释放需要设置。在所述钝化层240中设置多个应力释放孔240a的情况下，多个应力释放孔240a可以散布在重布线230的图形之间或者外部。由于焊点连接要对应于焊垫231的位置形成，为了及时释放横向应力，所述应力释放孔240a可在所述焊垫231的周围设置。在形成焊点连接的过程中，在钝化层240中产生的横向应力可以通过所述应力释放孔240a处的微应变及时释放，避免横向应力累积，可以降低该横向应力导致的破坏风险，有助于提高焊料凸块工艺的良率。
上述步骤三还可以包括对应于所述焊垫231的位置在所述钝化层240中形成焊垫孔241的步骤，所述焊垫孔241贯穿所述钝化层240，从而将所述重布线230中的焊垫231露出。所述焊垫孔241例如沿所述钝化层240的厚度方向设置。所述焊垫孔241和所述应力释放孔240a可以通过对所述钝化层240执行的同一光刻及刻蚀过程形成(采用同一掩模版进行一次光刻即可)，也可以分两次形成(采用两个掩模版进行两次光刻)，在分两次形成时，所述焊垫孔241可以在所述应力释放孔240a之前或者之后形成。
在完成上述步骤三之后，本实施例的半导体装置的形成方法还可以包括进一步在所述焊垫孔241中形成焊点连接的步骤，结合图6A及图2，作为示例，在每个所述焊垫孔241中形成焊料凸块，具体可包括如下的过程：
首先，在焊垫孔241中形成一凸块下金属层；
接着，在钝化层240上形成图形化的光阻层，所述光阻层中的露出至少部分所述凸块下金属层251；
然后，在所述光阻层的开口中形成焊料层(例如铅锡合金、锡银合金、锡银铜合金等)，所述焊料层例如可通过电镀、溅镀、印刷、物理气相沉积或化学气相沉积形成；
接着，去除所述光阻层，并进行一热回焊(thermal reflow)工艺，形成球状的凸块252，本实施例将凸块下金属层251和上方的凸块252称为焊料凸块250。所述焊料凸块250的顶部高于钝化层240。
所述焊料凸块的形成也可以采用本领域公开的方法。由于所述焊料凸块的形成过程常规均需要进行热处理，这会在周围的材料中产生应力，材料中积累的应力如果得不到及时释放，会使重布线230或者钝化层240的薄膜剥离或破裂。本实施例的半导体装置的形成方法在形成焊料凸块250之前，通过在所述钝化层240中形成应力释放孔240a，便于及时释放焊料凸块制作工艺在钝化层240中产生的横向应力，从而可以降低该横向应力导致的破坏风险，提高焊料凸块工艺的良率。所述应力释放孔240a在热回焊工艺中优选是无填充状态。此外，对于垂直于半导体基底210表面的应力，可以通过选择适合的层间介质层、重布线和钝化层材料及厚度来缓解。
经过上述步骤，形成有焊点连接的半导体基底可以用来进行晶圆级封装(WaferLevel Packaging，WLP)工艺，并且，可以利用焊料凸块将晶圆等级的所述半导体基底210耦合至一封装基板或电路板，完成之后切割出单颗芯片。但不限于此，在形成焊点连接之前，所述半导体基底210也可以不是晶圆等级的基底(如将晶圆切割后得到的基底)，在形成焊点连接之后，利用焊点连接结构(如焊料凸块)将所述半导体基底210与外电路连接。
需要说明的是，本说明书中的实施例采用递进的方式描述，每个部分重点说明的都是与前述部分的不同之处，各个部分之间相同和相似的地方互相参照即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种半导体装置，其特征在于，包括半导体基底、设置在所述半导体基底上的重布线以及覆盖部分所述重布线的钝化层，所述重布线中用于设置焊点连接的部分从所述钝化层中露出；所述钝化层中还具有应力释放孔，所述应力释放孔与所述重布线之间的横向距离大于0。
2.如权利要求1所述的半导体装置，其特征在于，所述应力释放孔贯穿所述钝化层。
3.如权利要求1所述的半导体装置，其特征在于，所述重布线中用于设置焊点连接的部分为焊垫，所述钝化层在所述重布线上设置有焊垫孔，所述焊垫孔露出所述焊垫，所述应力释放孔位于所述焊垫的周围。
4.如权利要求3所述的半导体装置，其特征在于，还包括焊料凸块，所述焊料凸块穿过所述钝化层中的焊垫孔与所述焊垫连接。
5.如权利要求1所述的半导体装置，其特征在于，所述应力释放孔为多个。
6.如权利要求1所述的半导体装置，其特征在于，所述重布线的厚度为14500埃～80000埃。
7.如权利要求1至6任一项所述的半导体装置，其特征在于，所述重布线上开设有插销孔，所述钝化层填充所述插销孔。
8.如权利要求7所述的半导体装置，其特征在于，还包括设置在所述半导体基底上的层间介质层，所述重布线通过所述层间介质层中的开口与所述半导体基底表面的接触垫电性连接；所述重布线的上表面高于所述层间介质层，或者，所述重布线嵌设于所述层间介质层中且上表面不高于所述层间介质层。
9.如权利要求8所述的半导体装置，其特征在于，所述插销孔露出部分所述层间介质层，所述钝化层与所述层间介质层通过所述插销孔连接。
10.一种半导体装置的形成方法，其特征在于，包括：
提供半导体基底；
在所述半导体基底上形成重布线，所述重布线包括用于设置焊点连接的部分；以及，
在所述半导体基底上形成钝化层，所述钝化层覆盖部分所述重布线，所述重布线中用于设置焊点连接的部分从所述钝化层中露出，所述钝化层中还形成有应力释放孔，所述应力释放孔与所述重布线之间的横向距离大于0。
11.如权利要求10所述的形成方法，其特征在于，在所述半导体基底上形成所述重布线的步骤中或者形成所述重布线之后，还在所述重布线上形成插销孔，然后再形成所述钝化层，其中，所述钝化层填充所述插销孔。
CN202110331630.7A 2021-03-26 2021-03-26 半导体装置及其形成方法 Pending CN113097168A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110331630.7A CN113097168A (zh) 2021-03-26 2021-03-26 半导体装置及其形成方法
PCT/CN2021/097005 WO2022198785A1 (zh) 2021-03-26 2021-05-28 半导体装置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110331630.7A CN113097168A (zh) 2021-03-26 2021-03-26 半导体装置及其形成方法

Publications (1)

Publication Number Publication Date
CN113097168A true CN113097168A (zh) 2021-07-09

Family

ID=76670472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110331630.7A Pending CN113097168A (zh) 2021-03-26 2021-03-26 半导体装置及其形成方法

Country Status (2)

Country Link
CN (1) CN113097168A (zh)
WO (1) WO2022198785A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115548110A (zh) * 2022-11-28 2022-12-30 深圳市威兆半导体股份有限公司 半导体器件及其制造方法
CN117116888A (zh) * 2023-01-16 2023-11-24 荣耀终端有限公司 半导体封装结构及其制备方法、电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1214543A (zh) * 1997-10-14 1999-04-21 日本电气株式会社 具有简单保护结构的半导体器件及其制造过程
CN101630645A (zh) * 2009-05-11 2010-01-20 江阴长电先进封装有限公司 孤岛型再布线芯片封装方法
CN102054809A (zh) * 2009-10-30 2011-05-11 中芯国际集成电路制造(上海)有限公司 一种重布线机构
US20150330820A1 (en) * 2012-12-17 2015-11-19 Hitachi Automotive Systems, Ltd. Physical Quantity Sensor
CN105633034A (zh) * 2015-12-25 2016-06-01 南通富士通微电子股份有限公司 半导体晶圆凸点结构
CN105655311A (zh) * 2016-01-02 2016-06-08 北京工业大学 晶圆级芯片封装背面互连结构及其制作方法
CN206628463U (zh) * 2017-03-31 2017-11-10 维沃移动通信有限公司 一种芯片及移动终端
CN107611091A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
CN110767559A (zh) * 2018-07-26 2020-02-07 中芯国际集成电路制造（天津）有限公司 重布线层的制造方法、晶圆级封装方法及重布线层
CN110890285A (zh) * 2019-12-11 2020-03-17 江阴长电先进封装有限公司 一种芯片包覆封装结构及其封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224885A (ja) * 1998-02-06 1999-08-17 Matsushita Electron Corp 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1214543A (zh) * 1997-10-14 1999-04-21 日本电气株式会社 具有简单保护结构的半导体器件及其制造过程
CN101630645A (zh) * 2009-05-11 2010-01-20 江阴长电先进封装有限公司 孤岛型再布线芯片封装方法
CN102054809A (zh) * 2009-10-30 2011-05-11 中芯国际集成电路制造(上海)有限公司 一种重布线机构
US20150330820A1 (en) * 2012-12-17 2015-11-19 Hitachi Automotive Systems, Ltd. Physical Quantity Sensor
CN105633034A (zh) * 2015-12-25 2016-06-01 南通富士通微电子股份有限公司 半导体晶圆凸点结构
CN105655311A (zh) * 2016-01-02 2016-06-08 北京工业大学 晶圆级芯片封装背面互连结构及其制作方法
CN206628463U (zh) * 2017-03-31 2017-11-10 维沃移动通信有限公司 一种芯片及移动终端
CN107611091A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法
CN110767559A (zh) * 2018-07-26 2020-02-07 中芯国际集成电路制造（天津）有限公司 重布线层的制造方法、晶圆级封装方法及重布线层
CN110890285A (zh) * 2019-12-11 2020-03-17 江阴长电先进封装有限公司 一种芯片包覆封装结构及其封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115548110A (zh) * 2022-11-28 2022-12-30 深圳市威兆半导体股份有限公司 半导体器件及其制造方法
CN115548110B (zh) * 2022-11-28 2023-03-21 深圳市威兆半导体股份有限公司 半导体器件及其制造方法
CN117116888A (zh) * 2023-01-16 2023-11-24 荣耀终端有限公司 半导体封装结构及其制备方法、电子设备

Also Published As

Publication number Publication date
WO2022198785A1 (zh) 2022-09-29

Similar Documents

Publication Publication Date Title
US11270978B2 (en) Buffer layer(s) on a stacked structure having a via
US11728247B2 (en) Manufacturing method of semiconductor structure
KR101725683B1 (ko) 디바이스 패키지 및 그 형성 방법
US10529679B2 (en) 3D packages and methods for forming the same
US9553066B2 (en) Post passivation interconnect structures and methods for forming the same
US9601372B2 (en) Method of forming metal pads with openings in integrated circuits including forming a polymer plug extending into a metal pad
CN111128762B (zh) 半导体封装件及其形成方法
US7919859B2 (en) Copper die bumps with electromigration cap and plated solder
CN111128750B (zh) 半导体器件及其形成方法
US20070087544A1 (en) Method for forming improved bump structure
US11824027B2 (en) Semiconductor package
EP3217427B1 (en) Wafer-level chip-size package with redistribution layer
US20180033756A1 (en) Method for forming bump structure
TW201513284A (zh) 半導體元件及其製造方法
US9245860B2 (en) Metallization system of a semiconductor device including metal pillars having a reduced diameter at the bottom
CN113097168A (zh) 半导体装置及其形成方法
US8434041B2 (en) Increasing dielectric strength by optimizing dummy metal distribution
US11222859B2 (en) Semiconductor device structure with bonding pad and method for forming the same
CN113517200B (zh) 半导体器件及其形成方法
US12009256B2 (en) Redistribution lines with protection layers and method forming same
TWI812143B (zh) 封裝結構及其形成方法
US20240128143A1 (en) Package structure and method of forming the same
US20230352342A1 (en) Redistribution lines with protection layers and method forming same
CN116721969A (zh) 半导体结构及其形成方法、相关器件
CN115249678A (zh) 半导体封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210709

RJ01 Rejection of invention patent application after publication