CN110767559A - 重布线层的制造方法、晶圆级封装方法及重布线层 - Google Patents

重布线层的制造方法、晶圆级封装方法及重布线层 Download PDF

Info

Publication number
CN110767559A
CN110767559A CN201810836291.6A CN201810836291A CN110767559A CN 110767559 A CN110767559 A CN 110767559A CN 201810836291 A CN201810836291 A CN 201810836291A CN 110767559 A CN110767559 A CN 110767559A
Authority
CN
China
Prior art keywords
layer
dielectric layer
forming
redistribution
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810836291.6A
Other languages
English (en)
Other versions
CN110767559B (zh
Inventor
殷原梓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810836291.6A priority Critical patent/CN110767559B/zh
Publication of CN110767559A publication Critical patent/CN110767559A/zh
Application granted granted Critical
Publication of CN110767559B publication Critical patent/CN110767559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种重布线层的制造方法、晶圆级封装方法及半导体结构，首先在基底上形成第二介质层，再在所述第二介质层中形成多个暴露出所述焊垫的多通孔结构，接着形成重布线层，所述重布线层覆盖部分所述第二介质层和所述多通孔结构中各通孔的内壁。由于在所述第二介质层中形成多个暴露出所述焊垫的多通孔结构，所述多通孔结构可以减弱所述多通孔结构内的介质层对重布线层的应力，进而避免了重布线开路，提高了封装的质量，使芯片的良率和可靠性进一步提升。

Description

重布线层的制造方法、晶圆级封装方法及重布线层
技术领域
本发明涉及半导体制造工艺技术领域，尤其涉及一种重布线层的制造方法、晶圆级封装方法及半导体结构。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)是芯片封装方式的一种，是将整片晶圆生产完成后，直接在晶圆上进行封装和测试，完成之后才切割制成单颗芯片，无需经过打线或填胶。晶圆级封装具有封装尺寸小和封装后电性能优良的优点，并且容易与晶圆制造和芯片组装兼容，可以简化晶圆制造到产品出货的过程，降低整体生产成本。
然而，在进行晶圆级封装工艺时，重布线层容易发生碎裂，进而导致芯片开路，使芯片的良率和可靠性降低。
发明内容
本发明的目的在于提供一种重布线层的制造方法、晶圆级封装方法及半导体结构，以解决现有技术中的重布线层容易发生碎裂，造成封装产生缺陷等问题。
为了达到上述目的，本发明提供了一种重布线层的制造方法，所述重布线层的制造方法包括：
提供基底，所述基底上形成有第一介质层及位于所述第一介质层中的多个焊垫；
形成第二介质层，所述第二介质层覆盖所述第一介质层，所述第二介质层中形成有多个多通孔结构，一个所述多通孔结构暴露出一个所述焊垫；及
形成重布线层，所述重布线层覆盖所述多通孔结构中各通孔的内壁并延伸覆盖部分所述第二介质层。
可选的，所述多通孔结构中的多个通孔呈一行排列，每个所述通孔在行方向上的截面宽度小于等于5微米。
可选的，形成所述第二介质层之后，所述重布线层的制造方法还包括：
形成第一钝化层，所述第一钝化层覆盖所述多通孔结构的内壁并延伸覆盖所述第二介质层。
可选的，形成所述重布线层的步骤包括：
在所述第一钝化层上形成绝缘层，所述绝缘层暴露出所述多通孔结构及部分所述第一钝化层；
以所述绝缘层为掩膜，形成重布线层，所述重布线层覆盖所述多通孔结构中各通孔的内壁并延伸覆盖部分所述第一钝化层；
去除所述绝缘层。
可选的，所述重布线层包括多条金属线，多条所述金属线呈多行排列，一条所述金属线对应至少一个所述多通孔结构。
可选的，形成所述重布线层之后，所述重布线层的制造方法还包括：
形成第三介质层，所述第三介质层覆盖所述重布线层及所述第一钝化层并填充所述多通孔结构；
在每个所述多通孔结构两侧的第三介质层中形成第一沟槽，所述第一沟槽暴露出部分所述金属线；
形成第二钝化层，所述第二钝化层覆盖所述第一沟槽的内壁并延伸覆盖所述第三介质层。
可选的，所述第一沟槽沿着行方向的截面宽度小于等于3微米。
可选的，每个所述多通孔结构两侧的第一沟槽的数量相同。
可选的，所述第二介质层的材料与所述第三介质层的材料相同。
可选的，所述第二介质层的材料与所述第三介质层的材料包括聚对苯撑苯并二噁唑纤维、聚酰亚胺和苯并环丁烯中的一种或多种。
可选的，在每条所述金属线覆盖的多通孔结构两侧的第三介质层中形成第一沟槽时，还形成多个第二沟槽，每个所述第二沟槽均暴露出部分所述金属线。
可选的，形成所述第二沟槽之后，所述重布线层的制造方法还包括：
在所述第二沟槽中形成凸点。
可选的，在所述第二沟槽中形成所述凸点的步骤包括：
在所述第二钝化层上形成图形化的光刻胶层，所述图形化的光刻胶层中形成有开口，所述开口暴露出所述第二沟槽；
在所述开口及所述第二沟槽中填充导电材料；
去除所述图形化的光刻胶层以在所述第二沟槽中形成导电柱；
在所述导电柱上形成焊球，所述导电柱及所述焊球构成所述凸点。
本发明还提供了一种晶圆级封装方法，采用所述的重布线层的制造方法形成所述重布线层。
本发明还提供了一种半导体结构，所述半导体结构包括基底及依次形成于所述基底上的第一介质层、第二介质层及重布线层，所述第一介质层中形成有多个焊垫，所述第二介质层中形成有多个多通孔结构，一个所述多通孔结构暴露出一个所述焊垫，所述重布线层覆盖所述多通孔结构中各通孔的内壁并延伸覆盖部分所述第二介质层。
可选的，所述半导体结构还包括第三介质层，所述第三介质层覆盖所述重布线层并填充所述多通孔结构，且每个所述多通孔结构两侧的第三介质层中形成有第一沟槽。
发明人通过研究发现，重布线层通常是在与基底上的焊垫接触的沟槽的侧壁出现裂缝，导致重布线层开路。通过进一步的研究，发明人发现，由于重布线层上的介质层很厚，相较之下，重布线层非常薄，介质层的应力非常大。具体的，由于重布线层的与基底上的焊垫接触的沟槽较宽，沟槽内较厚的介质层对沟槽的侧壁产生了极大的压应力；再者，重布线层上方的介质层也对重布线层有很大的压应力，两个方向的压应力一起造成重布线层下翘直至开裂。
在本发明提供的重布线层的制造方法、晶圆级封装方法及半导体结构，首先在基底上形成第二介质层，再在所述第二介质层中形成多个暴露出所述焊垫的多通孔结构，接着形成重布线层，所述重布线层覆盖部分所述第二介质层和所述多通孔结构中各通孔的内壁。由于在所述第二介质层中形成多个暴露出所述焊垫的多通孔结构，所述多通孔结构可以减弱介质层对重布线层的应力，进而避免了重布线开路，提高了封装的质量，使芯片的良率和可靠性进一步提升。
附图说明
图1为本发明实施例提供的重布线层的制造方法的流程图；
图2为本发明实施例提供的形成第一介质层的部分剖面示意图；
图3为本发明实施例提供的形成第二介质层的部分剖面示意图；
图4为本发明实施例提供的形成多通孔结构的部分剖面示意图；
图5为本发明实施例提供的形成第一绝缘层的部分剖面示意图；
图6为本发明实施例提供的形成图形化的光刻胶的部分剖面示意图；
图7为本发明实施例提供的形成重布线层的部分剖面示意图；
图8为本发明实施例提供的形成第三介质层的部分剖面示意图；
图9为本发明实施例提供的形成第一沟槽的部分剖面示意图；
图10为本发明实施例提供的形成第一沟槽的又一部分剖面示意图；
图11为本发明实施例提供的形成第二绝缘层的部分剖面示意图；
图12为本发明实施例提供的在第二沟槽中填充导电材料的部分剖面示意图；
图13为本发明实施例提供的形成导电柱后的部分剖面示意图；
图14为本发明实施例提供的形成凸点后的部分剖面示意图；
其中：11-基底，12-第一介质层，13-焊垫，2-第二介质层，3-第一钝化层，31-多通孔结构，311-通孔，312-隔离结构，32-第一沟槽，33-第二沟槽，41-绝缘层，42-图形化的光刻胶层，5-重布线层，51-金属线，6-第三介质层，7-第二钝化层，8-导电柱，9-凸点，A-行方向。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，其为本实施例提供的重布线层的制造方法的流程图，所述重布线层的制造方法包括：
S1：提供基底，所述基底上形成有第一介质层及位于所述第一介质层中的多个焊垫；
S2：形成第二介质层，所述第二介质层覆盖所述第一介质层，所述第二介质层中形成有多个多通孔结构，一个所述多通孔结构暴露出一个所述焊垫；及
S3：形成重布线层，所述重布线层覆盖所述多通孔结构中各通孔的内壁并延伸覆盖部分所述第二介质层。
其中，在所述第二介质层中形成多个暴露出所述焊垫的多通孔结构，可选的，所述多通孔结构可以减弱第二介质层对重布线层的应力，进而避免了重布线开路，提高了封装的质量，使芯片的良率和可靠性进一步提升。
具体的，请参阅图2，提供基底11，所述基底11中可以形成有各种器件结构，所述基底11上形成有第一介质层12及位于所述第一介质层12中的多个焊垫13，所述焊垫13的上表面露出于所述第一介质层12，所述第一介质层12覆盖所述基底11中的器件结构，在所述第一介质层12中可以形成有互连结构，所述互连结构与器件结构电连接，所述焊垫13亦与所述互连结构电连接。所述焊垫13用于将基底11中的器件结构与外部电路连接，其材料可以是铝、铜或者铜铝合金等其他常用金属。请接着参阅图3，形成第二介质层2，所述第二介质层2覆盖所述第一介质层12，也覆盖所述焊垫13，所述第二介质层2的材料可以是聚对苯撑苯并二噁唑纤维(PBO)、聚酰亚胺(PI)和苯并环丁烯(BCB)中的一种或多种，本实施例中，所述第二介质层2的材料为PBO。
接着参阅图4，刻蚀所述第二介质层2，形成多个多通孔结构31(图4中仅示意性的展示出了一个多通孔结构31，所述多通孔结构31的位置可以根据所述焊垫13的位置进行调整，以使一个所述多通孔结构31能够暴露出一个所述焊垫13)。可选的，每个所述多通孔结构31中包括多个沿着行方向A并排排列的通孔311及每个所述通孔311之间的隔离结构312，所述多通孔结构31中的每个所述通孔311暴露出部分所述焊垫13。可选的，每个所述多通孔结构31的尺寸相同，并且，每个所述多通孔结构31中的多个通孔311的尺寸相同。本实施例中，所述多通孔结构31中通孔311的数量为两个，形成双通孔的结构。进一步，每个所述多通孔结构31的通孔311沿着行方向A的截面宽度小于等于5微米，并且所述多通孔结构31中每个所述通孔311之间的间距相等，即每个所述多通孔结构31中的隔离结构312沿着A方向的截面宽度相等。由于所述多通孔结构31具有多个通孔311，每个所述通孔311沿着行方向A的的截面宽度较窄，在后续工艺中形成了第三介质层6后，所述第三介质层6对所述多通孔结构31的压应力较现有技术更小，避免了重布线层5因为应力大而开路。可选的，所述多通孔结构31与所述焊垫13的数量相等，使一个所述多通孔结构31均位于一个所述焊垫13上。
接下来，请参阅图5，形成第一钝化层3，所述第一钝化层3覆盖所述多通孔结构31中各通孔311的内壁并延伸覆盖所述第一钝化层3，所述第一钝化层3的材料可以采用钛(Ti)、钨(W)、钽(Ta)、铂(Pt)等高熔点的金属或金属合金，本实施例中，所述第一钝化层3的材料为氮化钽，其具有良好的阻挡特性和附着特性，能够有效的阻挡材料的扩散。进一步，可以采用高密度等离子体化学气相沉积(HDPCVD)工艺形成所述第一钝化层3，以在覆盖多通孔结构31侧壁时取得良好的台阶覆盖效果。
请参阅图6，形成绝缘层41，所述绝缘层41覆盖部分所述第一钝化层3，本实施例中，所述绝缘层41的材料为绝缘的光刻胶材料。再以所述绝缘层41为掩膜，采用电化学气相沉积工艺形成所述重布线层5，所述重布线层5覆盖所述多通孔结构31中各通孔311的内壁并延伸覆盖部分所述第一钝化层3(由于所述绝缘层41不导电，所以所述绝缘层41上不会形成重布线材料层)，然后去除所述绝缘层41，具体如图7中所示。所述重布线层5的材料可以是铜、铝或者铜铝合金，本实施例中，所述重布线层5的材料为铜，以降低重布线层5的电阻率。
接着参阅图8，去除所述绝缘层41后，形成第三介质层6，所述第三介质层6覆盖所述重布线层5并延伸覆盖部分所述第一钝化层3，并且所述第三介质层6还填充满所述多通孔结构31。所述第三介质层6的材料可以是聚对苯撑苯并二噁唑纤维(PBO)、聚酰亚胺(PI)和苯并环丁烯(BCB)中的一种或多种，本实施例中，所述第三介质层6的材料与所述第二介质层2的材料相同，均为PBO材料。
接下来，刻蚀所述第三介质层6形成第一沟槽32，所述第一沟槽32暴露出部分所述重布线层5，如图9所示，所述第一沟槽32分布于所述每个所述多通孔结构31两侧的第三介质层6中，每个所述多通孔结构31的两侧均可以形成多个第一沟槽32，本实施例中，所述多通孔结构31每侧的第三介质层6中形成有两个第一沟槽32，当然，也可以是其他数量，例如是一个、三个等，本发明不作限制。所述多通孔结构31两侧的第三介质层6中的第一沟槽32温度数量可以相等，也可以不相等，取决于所述重布线层5的图案形状，这里不再一一举例，并且，每个所述第一沟槽32的沿着行方向A的截面宽度小于等于3微米。所述第一沟槽32可以释放所述重布线层5上的第三介质层6给的压应力，有效的避免了重布线层5开路的情况发生。
进一步，请参阅10，所述重布线层5包括多条金属线51，多条所述金属线51呈多行排列，一条所述金属线51对应至少一个所述多通孔结构31，所述第一沟槽32位于每条所述金属线51对应的多通孔结构31的两侧。本实施例中，每条所述金属线51对应的多个第一沟槽32呈一行排列，在其他实施例中，每条所述金属线51对应的多个第一沟槽32也可以呈多行排列。
请继续参阅图9，在形成所述第一沟槽32时，可以同时在所述第三介质层6中形成第二沟槽33，用于后续重布线层5与外部电路的焊接，所述第二沟槽33的沿着行方向的截面宽度较所述多通孔结构31和所述第一沟槽32的截面宽度大，以使所述重布线层5与外部电路的接触更充分。
接着参阅图11，形成第二钝化层7，所述第二钝化层7覆盖所述第一沟槽32和所述第二沟槽33的内壁并延伸覆盖所述第三介质层6，所述第二绝缘层7可以避免第一沟槽32底部的重布线层5因为接触空气而被氧化，进而造成导电能力下降的问题，还可以防止后续在第二沟槽33中填充的导电材料在第三介质层6中扩散。
最后请参阅图12-图13，在所述第二沟槽33中形成用于焊接的凸点。具体的，请参阅图12，形成光刻胶层，所述光刻胶层覆盖所述第二钝化层7，对所述光刻胶层进行曝光显影以形成图形化的光刻胶层42，所述图形化的光刻胶层42覆盖部分所述第二钝化层7，所述图形化的光刻胶层42具有一开口，所述开口暴露出所述第二沟槽33(可以暴露出部分所述第二沟槽33或者全部所述第二沟槽33)。接着，如图13所示，在所述开口及所述第二沟槽33中填充导电材料，例如铜金属；然后去除所述图形化的光刻胶层42，所述开口及所述第二沟槽33中填充的导电材料构成一导电柱8，最后在所述导电柱8上植入焊球，所述导电柱8及所述焊球构成所述凸点9，具体如图14所示。
本发明还提供了一种晶圆级封装方法，采用如所述重布线层的制造方法形成所述重布线层。
有鉴于此，如图2-图13所示，本发明还提供了一种半导体结构，所述半导体结构包括基底11及依次形成于所述基底11上的第一介质层12、第二介质层2及重布线层5，所述第一介质层12中形成有多个焊垫13，所述第二介质层2中形成有多个多通孔结构31，一个所述多通孔结构31暴露出一个所述焊垫13，所述重布线层5覆盖所述多通孔结构31中各通孔的内壁并延伸覆盖部分所述第二介质层2。
可选的，所述半导体结构还包括第三介质层6，所述第三介质层6覆盖所述重布线层5并填充所述多通孔结构31，且每个所述多通孔结构31两侧的第三介质层6中形成有第一沟槽32。进一步，每个所述多通孔结构31的两侧的第一沟槽32的数量可以是一个或者多个。
综上，在本发明提供的重布线层的制造方法、晶圆级封装方法及半导体结构中，首先在基底上形成第二介质层，再在所述第二介质层中形成多个暴露出所述焊垫的多通孔结构，接着形成重布线层，所述重布线层覆盖部分所述第二介质层和所述多通孔结构的内壁。由于在所述第二介质层中形成多个暴露出所述焊垫的多通孔结构，由于所述多通孔结构中每个通孔的尺寸较小，可以减弱多通孔结构内的介质层对重布线层的应力，进而避免了重布线开路，提高了封装的质量，使芯片的良率和可靠性进一步提升。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (16)

1.一种重布线层的制造方法，其特征在于，所述重布线层的制造方法包括：
提供基底，所述基底上形成有第一介质层及位于所述第一介质层中的多个焊垫；
形成第二介质层，所述第二介质层覆盖所述第一介质层，所述第二介质层中形成有多个多通孔结构，一个所述多通孔结构暴露出一个所述焊垫；及
形成重布线层，所述重布线层覆盖所述多通孔结构中各通孔的内壁并延伸覆盖部分所述第二介质层。
2.如权利要求1所述的重布线层的制造方法，其特征在于，所述多通孔结构中的多个通孔呈一行排列，每个所述通孔在行方向上的截面宽度小于等于5微米。
3.如权利要求2所述的重布线层的制造方法，其特征在于，形成所述第二介质层之后，所述重布线层的制造方法还包括：
形成第一钝化层，所述第一钝化层覆盖所述多通孔结构的内壁并延伸覆盖所述第二介质层。
4.如权利要求3所述的重布线层的制造方法，其特征在于，形成所述重布线层的步骤包括：
在所述第一钝化层上形成绝缘层，所述绝缘层暴露出所述多通孔结构及部分所述第一钝化层；
以所述绝缘层为掩膜，形成重布线层，所述重布线层覆盖所述多通孔结构中各通孔的内壁并延伸覆盖部分所述第一钝化层；
去除所述绝缘层。
5.如权利要求4所述的重布线层的制造方法，其特征在于，所述重布线层包括多条金属线，多条所述金属线呈多行排列，一条所述金属线对应至少一个所述多通孔结构。
6.如权利要求5所述的重布线层的制造方法，其特征在于，形成所述重布线层之后，所述重布线层的制造方法还包括：
形成第三介质层，所述第三介质层覆盖所述重布线层及所述第一钝化层并填充所述多通孔结构；
在每个所述多通孔结构两侧的第三介质层中形成第一沟槽，所述第一沟槽暴露出部分所述金属线；
形成第二钝化层，所述第二钝化层覆盖所述第一沟槽的内壁并延伸覆盖所述第三介质层。
7.如权利要求6所述的重布线层的制造方法，其特征在于，所述第一沟槽沿着行方向的截面宽度小于等于3微米。
8.如权利要求6所述的重布线层的制造方法，其特征在于，每个所述多通孔结构两侧的第一沟槽的数量相同。
9.如权利要求6所述的重布线层的制造方法，其特征在于，所述第二介质层的材料与所述第三介质层的材料相同。
10.如权利要求9所述的重布线层的制造方法，其特征在于，所述第二介质层的材料与所述第三介质层的材料包括聚对苯撑苯并二噁唑纤维、聚酰亚胺和苯并环丁烯中的一种或多种。
11.如权利要求6所述的重布线层的制造方法，其特征在于，在每条所述金属线覆盖的多通孔结构两侧的第三介质层中形成第一沟槽时，还形成多个第二沟槽，每个所述第二沟槽均暴露出部分所述金属线。
12.如权利要求11所述的重布线层的制造方法，其特征在于，形成所述第二沟槽之后，所述重布线层的制造方法还包括：
在所述第二沟槽中形成凸点。
13.如权利要求12所述的重布线层的制造方法，其特征在于，在所述第二沟槽中形成所述凸点的步骤包括：
在所述第二钝化层上形成图形化的光刻胶层，所述图形化的光刻胶层中形成有开口，所述开口暴露出所述第二沟槽；
在所述开口及所述第二沟槽中填充导电材料；
去除所述图形化的光刻胶层以在所述第二沟槽中形成导电柱；
在所述导电柱上形成焊球，所述导电柱及所述焊球构成所述凸点。
14.一种晶圆级封装方法，其特征在于，采用如权利要求1-13中任一项所述的重布线层的制造方法形成所述重布线层。
15.一种半导体结构，其特征在于，所述半导体结构包括基底及依次形成于所述基底上的第一介质层、第二介质层及重布线层，所述第一介质层中形成有多个焊垫，所述第二介质层中形成有多个多通孔结构，一个所述多通孔结构暴露出一个所述焊垫，所述重布线层覆盖所述多通孔结构中各通孔的内壁并延伸覆盖部分所述第二介质层。
16.如权利要求15所述的半导体结构，其特征在于，所述半导体结构还包括第三介质层，所述第三介质层覆盖所述重布线层并填充所述多通孔结构，且每个所述多通孔结构两侧的第三介质层中形成有第一沟槽。
CN201810836291.6A 2018-07-26 2018-07-26 重布线层的制造方法、晶圆级封装方法及重布线层 Active CN110767559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810836291.6A CN110767559B (zh) 2018-07-26 2018-07-26 重布线层的制造方法、晶圆级封装方法及重布线层

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810836291.6A CN110767559B (zh) 2018-07-26 2018-07-26 重布线层的制造方法、晶圆级封装方法及重布线层

Publications (2)

Publication Number Publication Date
CN110767559A true CN110767559A (zh) 2020-02-07
CN110767559B CN110767559B (zh) 2022-03-25

Family

ID=69327568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810836291.6A Active CN110767559B (zh) 2018-07-26 2018-07-26 重布线层的制造方法、晶圆级封装方法及重布线层

Country Status (1)

Country Link
CN (1) CN110767559B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097168A (zh) * 2021-03-26 2021-07-09 武汉新芯集成电路制造有限公司 半导体装置及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075423A1 (en) * 2005-09-30 2007-04-05 Siliconware Precision Industries Co., Ltd. Semiconductor element with conductive bumps and fabrication method thereof
US20090283903A1 (en) * 2005-12-02 2009-11-19 Nepes Corporation Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same
CN103681611A (zh) * 2012-09-14 2014-03-26 台湾积体电路制造股份有限公司 钝化后互连件结构及其形成方法
US20160276237A1 (en) * 2014-06-16 2016-09-22 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method to Minimize Stress on Stack Via
CN107768343A (zh) * 2017-09-29 2018-03-06 江苏长电科技股份有限公司 高可靠性rdl堆叠开孔结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075423A1 (en) * 2005-09-30 2007-04-05 Siliconware Precision Industries Co., Ltd. Semiconductor element with conductive bumps and fabrication method thereof
US20090283903A1 (en) * 2005-12-02 2009-11-19 Nepes Corporation Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same
CN103681611A (zh) * 2012-09-14 2014-03-26 台湾积体电路制造股份有限公司 钝化后互连件结构及其形成方法
US20160276237A1 (en) * 2014-06-16 2016-09-22 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method to Minimize Stress on Stack Via
CN107768343A (zh) * 2017-09-29 2018-03-06 江苏长电科技股份有限公司 高可靠性rdl堆叠开孔结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097168A (zh) * 2021-03-26 2021-07-09 武汉新芯集成电路制造有限公司 半导体装置及其形成方法

Also Published As

Publication number Publication date
CN110767559B (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
US6611052B2 (en) Wafer level stackable semiconductor package
US9093333B1 (en) Integrated circuit device having extended under ball metallization
TWI470756B (zh) 半導體結構及形成半導體裝置的方法
KR101542478B1 (ko) 도전성 포스트를 갖는 상호접속 소자의 제조 방법
KR100709662B1 (ko) 반도체 장치 및 그 제조 방법
KR100881199B1 (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
TWI431744B (zh) 半導體裝置及其製法
TWI421994B (zh) 用於半導體基板的導體柱結構以及製造方法
US20090072393A1 (en) Structure and Method for Fabricating Flip Chip Devices
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
US8394713B2 (en) Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
JP5780165B2 (ja) 半導体装置およびその製造方法
US11984403B2 (en) Integrated substrate structure, redistribution structure, and manufacturing method thereof
TWI595612B (zh) 具矽穿孔連續型態之晶圓級晶片尺寸封裝構造及其製造方法
US7449764B2 (en) Semiconductor device and method of manufacturing the same
KR20200068958A (ko) 배선 구조체 및 이의 형성 방법
CN110310918A (zh) 用于形成封装的光电传感器阵列的方法和光电传感器集成电路
US9263408B2 (en) Method for producing microbumps on a semiconductor component
CN110767559B (zh) 重布线层的制造方法、晶圆级封装方法及重布线层
US9966350B2 (en) Wafer-level package device
US20230005848A1 (en) Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
US6703286B1 (en) Metal bond pad for low-k inter metal dielectric
JP4322903B2 (ja) 半導体装置、および半導体装置の製造方法
CN110265304B (zh) 重布线层的制造方法、封装方法及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant