CN110265304B - 重布线层的制造方法、封装方法及半导体结构 - Google Patents

重布线层的制造方法、封装方法及半导体结构 Download PDF

Info

Publication number
CN110265304B
CN110265304B CN201810202083.0A CN201810202083A CN110265304B CN 110265304 B CN110265304 B CN 110265304B CN 201810202083 A CN201810202083 A CN 201810202083A CN 110265304 B CN110265304 B CN 110265304B
Authority
CN
China
Prior art keywords
layer
opening
dielectric layer
conductive material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810202083.0A
Other languages
English (en)
Other versions
CN110265304A (zh
Inventor
管斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810202083.0A priority Critical patent/CN110265304B/zh
Publication of CN110265304A publication Critical patent/CN110265304A/zh
Application granted granted Critical
Publication of CN110265304B publication Critical patent/CN110265304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种重布线层的制造方法、封装方法及半导体结构，包括在基底上形成第一介质层，然后在所述第一介质层中形成第一开口和第二开口，在第一开口和第二开口分别形成顶层金属及支撑结构，接着形成第二介质层，并在所述第二介质层中形成第三开口和第四开口，再形成重布线层。由于第二开口形成有支撑结构，在后续的压焊工艺中，所述支撑结构可以缓解焊丝对第二介质层的应力，避免了在封装工艺中第二介质层破裂，导致封装产生缺陷，提高了产品的良率和可靠性，并且所述第二开口可以设置在基底上的任意位置(不局限于边缘部分)，使压焊形式的封装工艺也可以进行自由布线。

Description

重布线层的制造方法、封装方法及半导体结构
技术领域
本发明涉及半导体制造领域，尤其涉及一种重布线层的制造方法、封装方法及半导体结构。
背景技术
重布线层(RDL)解决了IO端口的重新布局的难题，重新布置新的节据占位可变换到宽松的区域，而且可提供更多的IO端口，常用于晶圆级封装(WLP)。
现有技术中形成重布线层的过程，一般是在芯片的顶层金属互连层(topmetal，TM)表面依次形成介质层和铝层以及图案化的光刻胶层，然后采用刻蚀工艺来刻蚀铝层来形成重布线层，该重布线层包括导电垫、焊接垫以及与导电垫和焊接垫连接的连线。形成重布线层后再通过压焊工艺将芯片上的焊接垫与基板或导线架上的电极相连接，在压焊工艺中通常是使用焊线来连接芯片与基板的，然而焊线的应力会造成焊接垫下方的介质层碎裂，进而导致封装出现缺陷。所以，目前由于压焊工艺中焊线应力的问题，设置重布线层的方法多用于晶圆级封装，很少用于压焊形式的封装，并且压焊形式的封装中焊接垫大多分布于芯片的边缘，极大的限制了压焊形式的封装工艺中自由布线的能力。
发明内容
本发明的目的在于提供一种重布线层的制造方法、封装方法及半导体结构，以解决现有的压焊形式的封装工艺中无法自由布线等问题。
为了达到上述目的，本发明提供了一种重布线层的制造方法，包括：
提供基底，所述基底上形成有第一介质层，所述第一介质层中形成有第一开口和第二开口；
在所述第一开口中形成顶层金属，在所述第二开口中形成支撑结构；
在所述第一介质层上形成第二介质层，所述第二介质层中形成有第三开口和第四开口，所述第三开口暴露出所述顶层金属，所述第四开口暴露出所述支撑结构；
在所述第二介质层上形成重布线层，所述重布线层填充所述第三开口和所述第四开口以形成导电垫和焊接垫，所述重布线层连接所述导电垫和所述焊接垫以形成连线。
可选的，形成所述顶层金属和所述支撑结构的步骤包括：
在所述第一介质层上形成第一导电材料层，所述第一导电材料层覆盖所述第一介质层并填充所述第一开口和所述第二开口；
去除所述第一介质层上的第一导电材料层，保留所述第一开口内的第一导电材料层形成所述顶层金属，保留所述第二开口内的第一导电材料层形成所述支撑结构。
可选的，所述基底包括器件区和外围区，所述第二开口位于所述器件区或所述外围区。
可选的，形成所述重布线层的步骤包括：
在所述第二介质层上形成第二导电材料层，所述第二导电材料层覆盖所述第二介质层并填充所述第三开口和所述第四开口；
去除所述第二介质层上的部分第二导电材料层以形成所述重布线层，保留所述第三开口内的第二导电材料层形成导电垫，保留所述第四开口内的第二导电材料层形成所述焊接垫，保留连接所述导电垫和所述焊接垫的第二导电材料层形成所述连线。
可选的，形成所述重布线层之后，所述重布线层的制造方法还包括：
在所述重布线层上形成第三介质层，所述第三介质层覆盖所述第二介质层及所述重布线层；
在所述第三介质层中形成第五开口，所述第五开口暴露出所述焊接垫；
在所述第五开口中设置凸点。
可选的，所述第三介质层的材料与所述第二介质层的材料相同。
可选的，所述第一介质层和所述第二介质层的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
可选的，所述第一导电材料层和所述第二导电材料层的材料包括铜、铝或铜铝合金中的一种或多种。
本发明还提供了一种半导体结构的封装方法，所述半导体结构的封装方法包括：
采用所述重布线层的制造方法形成所述重布线层；
采用压焊工艺将所述焊接垫与一基板连接。
本发明还提供了一种半导体结构，所述半导体结构包括基底、第一介质层及第二介质层，所述第一介质层覆盖所述基底，所述第二介质层覆盖所述第一介质层；
所述第一介质层中形成有顶层金属及支撑结构；
所述第二介质层中形成有通过连线连接的导电垫及焊接垫，并且，所述导电垫与所述顶层金属连接，所述焊接垫与所述支撑结构连接。
在本发明提供的一种重布线层的制造方法、封装方法及半导体结构中，包括基底及形成于基底上的第一介质层，所述第一介质层中形成有两个开口，在所述第一开口和所述第二开口中分别形成顶层金属及支撑结构；再形成具有两个开口的第二介质层，所述第二介质层中两个开口分别暴露出所述顶层金属及支撑结构；最后在所述第二介质层上形成重布线层，所述重布线层分别填充所述第三开口和所述第四开口以形成导电垫和焊接垫并且连接所述导电垫和所述焊接垫，由于在所述第二开口中形成了支撑结构，而焊接垫与支撑结构连接，在后续的压焊工艺中，所述支撑结构可以缓解焊丝对第二介质层的应力，避免了在封装工艺中第二介质层破裂，导致封装产生缺陷，提高了产品的良率和可靠性。进一步的，由于支撑结构可以避免第二介质层破裂，所述第二开口可以设置在基底上的任意位置(不局限于边缘部分)，使压焊形式的封装工艺也可以进行自由布线。
附图说明
图1为本发明实施例提供的重布线层的制造方法的流程图；
图2-图9为本发明实施例提供的采用所述重布线层的制造方法形成的半导体结构的剖面示意图；
其中，1-基底，2-第一介质层，21-顶层金属，22-支撑结构，31-第一开口，32-第二开口，33-第三开口，34-第四开口，35-第五开口，4-第二介质层，5-重布线层，51-导电垫，52-焊接垫，53-连线，6-第三介质层，7-凸点。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，其为本实施例提供的重布线层的制造方法的流程图，所述重布线层的制造方法包括：
S1：提供基底，所述基底上形成有第一介质层，所述第一介质层中形成有第一开口和第二开口；
S2：在所述第一开口中形成顶层金属，在所述第二开口中形成支撑结构；
S3：在所述第一介质层上形成第二介质层，所述第二介质层中形成有第三开口和第四开口，所述第三开口暴露出所述顶层金属，所述第四开口暴露出所述支撑结构；
S4：在所述第二介质层上形成重布线层，所述重布线层填充所述第三开口和所述第四开口以形成导电垫和焊接垫，所述重布线层连接所述导电垫和所述焊接垫以形成连线。
由于在所述第二开口中形成了支撑结构，而焊接垫与支撑结构连接，在后续的压焊工艺中，所述支撑结构可以缓解焊丝对第二介质层的应力，避免了在封装工艺中第二介质层破裂，导致封装产生缺陷，提高了产品的良率和可靠性。进一步的，由于支撑结构可以避免第二介质层破裂，所述第二开口可以设置在基底上的任意位置(不局限于边缘部分)，使压焊形式的封装工艺也可以进行自由布线。
具体的，请参阅图2-图9，其为采用所述重布线层的制造方法形成的半导体结构的剖面示意图，接下来，将结合图2-图9对本实施例提供的重布线层的制造方法作进一步的描述。
首先请参阅图2，提供基底1，所述基底1可以包括衬底、形成于衬底上的器件层及形成于器件层上的金属互联层，所述衬底的材料可以为硅，具体可以是单晶硅、多晶硅、绝缘体上的硅等，此外，所述衬底也可以是锗、锗化硅、砷化镓等材料，所述衬底中还可以形成有浅槽隔离结构和沟道区，其中所述沟道区通过离子注入工艺形成。所述衬底上的器件区中形成有二极管、三极管、闪存单元等有源器件，所述器件区上的金属互联层中形成有若干层金属层，每层金属层可以通过接触孔连接。
在所述基底上形成第一介质层2，所述第一介质层2覆盖所述基底1，形成所述第一介质层2的工艺可以是化学气相沉积(CVD)、物理气相沉积(PVD)、低压化学气相沉积(LPCVD)或原子层沉积(ALD)中的任意一种，本实施例中，所述第一介质层2的材料为氧化硅，其也可以是氮化硅、氮氧化硅或其他介电材料中的一种或多种。刻蚀所述第一介质层2以形成第一开口31和第二开口32，所述第一开口31和所述第二开口32可以均暴露出部分所述基底1，也可以是所述第一开口31暴露出部分所述基底1，所述第二开口32不暴露出所述基底1，即所述第二开口32的刻蚀深度较所述第一开口31的刻蚀深度浅。所述第一开口31的位置与后续形成的顶层金属的位置匹配，而所述第二开口32的位置则可以根据布线的需要进行调整，具体的，所述基底1可以包括器件区和外围区，所述第二开口32既可以位于器件区，又可以位于外围区，例如：当所述第二开口32的数量为多个时，所述第二开口32可以部分位于所述器件区，部分位于所述外围区，也可以根据实际布线的需求全部位于器件区或全部位于外围区，本发明不作限制。
接着请参阅图3，在所述第一开口31和所述第二开口32中填充第一导电材料，以形成顶层金属21和支撑结构22。具体的，形成第一导电材料层，所述第一导电材料层覆盖所述第一介质层2并填充所述第一开口31和所述第二开口32，再对所述第一导电材料层进行平坦化工艺，例如：通过研磨工艺去除所述第一介质层2上的第一导电材料层，研磨停止在完全露出第一介质层2的表面，所述第一开口31中保留的第一导电材料层构成顶层金属21，所述第二开口32中保留的第一导电材料层构成支撑结构22。进一步，所述顶层金属21也可以通过接触孔与基底1中的金属层连接，而支撑结构22则可以单独位于第一介质层2中，不与其他金属层相连。所述第一导电材料层的材料可以是铜、铝及铜铝合金中的一种或多种，由于铜的电阻率较小，本实施例中，所述第一导电材料层的材料为铜。
请参阅图4，在所述第一介质层2上形成第二介质层4，所述第二介质层4覆盖所述第一介质层2，也覆盖住了顶层金属21和支撑结构22，所述第二介质层4的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种，本实施例中，所述第二介质层4的材料为氮化硅，其厚度在1微米-3微米之间，例如为1.5微米、2微米和2.5微米等。刻蚀所述第二介质层4，形成第三开口33和第四开口34，所述第三开口33和第四开口34的位置与所述第一开口31和第二开口32的位置匹配，即所述第三开口33位于所述第一开口31上方，所述第四开口34位于所述第二开口32上方，所述第三开口33刚好暴露出顶层金属21，所述第四开口34刚好暴露出所述支撑结构22，以使后续在第三开口33中形成的导电垫与顶层金属21连接及后续在第四开口34中形成的焊接垫与支撑结构22的连接更充分，具体如图5所示。此外，所述第三开口33也可以仅暴露出部分所述顶层金属21，所述第四开口34也可仅暴露出部分所述支撑结构22。
接下来，形成第二导电材料层，所述第二导电材料层覆盖所述第二介质层4并填充所述第三开口33和第四开口34，所述第二导电材料层的材料可以是铜、铝和铜铝合金中的一种或多种，本实施例中，所述第二导电材料层的材料为铝。刻蚀所述第二导电材料层以图形化所述第二导电材料层，形成重布线层5，如图6所示，所述重布线层5填充所述第三开口33和第四开口34并覆盖所述第三开口33和第四开口34之间的第二介质层4。所述第三开口33内保留的第二导电材料层形成导电垫51，所述第四开口34内保留的第二导电材料层称为焊接垫52，连接所述导电垫51和所述焊接垫52的的第二导电材料层形成连线53。所述导电垫51通过顶层金属21与基底1中的电极连接，然后通过连线与焊接垫52连接。后续会通过压焊工艺将焊接垫52与一基板或导线架上的电极相连接，由于焊接垫52底部设置有支撑结构22，可以缓冲压焊时焊线的应力，避免第二介质层4破裂，导致封装出现缺陷等问题，并且，由于支撑结构22可以缓解应力，所述第二开口32可以不仅仅只开在基底1的边缘部分，也可以开在基底其他的区域(例如器件区和外围区)而不会产生第二介质层4破裂的情况，提供了压焊封装形式下更多自由布线的可能。
接下来，请参阅图7，形成第三介质层6，所述第三介质层6覆盖所述第二介质层4及重布线层5，以防止所述重布线层5裸露在空气中而被氧化。所述第三介质层6的材料可以与所述第二介质层4的材料相同，由此可以使得所述第二介质层4和第三介质层6的晶格匹配，可以减小应力。在所述第三介质层6中形成第五开口35，如图8所示，所述第五开口35的位于所述第四开口34的上方，并且所述第五开口35暴露出所述焊接垫52，最后，请参阅图9，在所述焊接垫52上设置凸点7(焊球)。
本发明还提供了一种半导体结构的封装方法，采用上述重布线层的制造方法形成重布线层，然后通过压焊工艺将所述焊接垫52与基板或导线架上的电极相连接。
如图9所示，本发明还提供了一种半导体结构，所述半导体结构包括基底1、第一介质层2及第二介质层4，所述第一介质层2覆盖所述基底1，所述第二介质层4覆盖所述第一介质层2；所述第一介质层2中形成有顶层金属21及支撑结构22；所述第二介质层4中形成有通过连线连接的导电垫51及焊接垫52，并且，所述导电垫51与所述顶层金属21连接，所述焊接垫52与所述支撑结构22连接。由于所述第二介质层4覆盖所述第一介质层2，而所述第二介质层4中的焊接垫52与所述第一介质层2中的支撑结构22连接，在后续的压焊工艺中，所述支撑结构22可以缓解焊丝的应力，避免第二介质层4破裂，使封装产生缺陷。
进一步，所述半导体结构还可以包括第三介质层6，所述第三介质层6覆盖所述第二介质层4和所述重布线层5，所述第三介质层6中形成有第五开口35，所述第五开口35暴露出部分或者全部所述焊接垫52。在后续的封装工艺中，可以在所述焊接垫52上形成凸点，再采用压焊工艺将所述凸点7与基板的电极连接。
综上，在本发明实施例提供的重布线层的制造方法、封装方法及半导体结构封装方法中，包括基底及形成于基底上的第一介质层，所述第一介质层中形成有两个开口，在所述第一开口和所述第二开口中分别形成顶层金属及支撑结构；再形成具有两个开口的第二介质层，所述第二介质层中两个开口分别暴露出所述顶层金属及支撑结构；最后在所述第二介质层上形成重布线层，所述重布线层分别填充所述第三开口和所述第四开口以形成导电垫和焊接垫并且连接所述导电垫和所述焊接垫，由于在所述第二开口中形成了支撑结构，而焊接垫与支撑结构连接，在后续的压焊工艺中，所述支撑结构可以缓解焊丝对第二介质层的应力，避免了在封装工艺中第二介质层破裂，导致封装产生缺陷，提高了产品的良率和可靠性，并且，由于支撑结构可以避免第二介质层破裂，所述第二开口可以设置在基底上的任意位置(不局限于边缘部分)，使压焊形式的封装工艺也可以进行自由布线。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (9)

1.一种重布线层的制造方法，其特征在于，所述重布线层的制造方法包括：
提供基底，所述基底上形成有第一介质层，所述第一介质层中形成有第一开口和第二开口；
在所述第一开口中形成顶层金属，在所述第二开口中形成支撑结构；
在所述第一介质层上形成第二介质层，所述第二介质层中形成有第三开口和第四开口，所述第三开口暴露出所述顶层金属，所述第四开口暴露出所述支撑结构；
在所述第二介质层上形成重布线层，所述重布线层填充所述第三开口和所述第四开口以形成导电垫和焊接垫，所述重布线层连接所述导电垫和所述焊接垫以形成连线。
2.如权利要求1所述的重布线层的制造方法，其特征在于，形成所述顶层金属和所述支撑结构的步骤包括：
在所述第一介质层上形成第一导电材料层，所述第一导电材料层覆盖所述第一介质层并填充所述第一开口和所述第二开口；
去除所述第一介质层上的第一导电材料层，保留所述第一开口内的第一导电材料层形成所述顶层金属，保留所述第二开口内的第一导电材料层形成所述支撑结构。
3.如权利要求2所述的重布线层的制造方法，其特征在于，所述基底包括器件区和外围区，所述第二开口位于所述器件区或所述外围区。
4.如权利要求2所述的重布线层的制造方法，其特征在于，形成所述重布线层的步骤包括：
在所述第二介质层上形成第二导电材料层，所述第二导电材料层覆盖所述第二介质层并填充所述第三开口和所述第四开口；
去除所述第二介质层上的部分第二导电材料层以形成所述重布线层，保留所述第三开口内的第二导电材料层形成所述导电垫，保留所述第四开口内的第二导电材料层形成所述焊接垫，保留连接所述导电垫和所述焊接垫的第二导电材料层形成所述连线。
5.如权利要求1所述的重布线层的制造方法，其特征在于，在形成所述重布线层之后，所述重布线层的制造方法还包括：
在所述重布线层上形成第三介质层，所述第三介质层覆盖所述第二介质层及所述重布线层；
在所述第三介质层中形成第五开口，所述第五开口暴露出所述焊接垫；
在所述第五开口中设置凸点。
6.如权利要求5所述的重布线层的制造方法，其特征在于，所述第三介质层的材料与所述第二介质层的材料相同。
7.如权利要求1-6中任一项所述的重布线层的制造方法，其特征在于，所述第一介质层和所述第二介质层的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
8.如权利要求4中任一项所述的重布线层的制造方法，其特征在于，所述第一导电材料层和所述第二导电材料层的材料包括铜、铝或铜铝合金中的一种或多种。
9.一种半导体结构的封装方法，其特征在于，所述半导体结构的封装方法包括：
采用如权利要求1-8中任一项所述的重布线层的制造方法形成所述重布线层；
采用压焊工艺将所述焊接垫与一基板连接。
CN201810202083.0A 2018-03-12 2018-03-12 重布线层的制造方法、封装方法及半导体结构 Active CN110265304B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810202083.0A CN110265304B (zh) 2018-03-12 2018-03-12 重布线层的制造方法、封装方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810202083.0A CN110265304B (zh) 2018-03-12 2018-03-12 重布线层的制造方法、封装方法及半导体结构

Publications (2)

Publication Number Publication Date
CN110265304A CN110265304A (zh) 2019-09-20
CN110265304B true CN110265304B (zh) 2021-05-07

Family

ID=67911599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810202083.0A Active CN110265304B (zh) 2018-03-12 2018-03-12 重布线层的制造方法、封装方法及半导体结构

Country Status (1)

Country Link
CN (1) CN110265304B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390601A (zh) * 2012-05-07 2013-11-13 精材科技股份有限公司 晶片封装体及其形成方法
CN104952827A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构及其制备方法
CN107919342A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 形成再分布焊盘的方法、半导体器件及电子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI268564B (en) * 2005-04-11 2006-12-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390601A (zh) * 2012-05-07 2013-11-13 精材科技股份有限公司 晶片封装体及其形成方法
CN104952827A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构及其制备方法
CN107919342A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 形成再分布焊盘的方法、半导体器件及电子装置

Also Published As

Publication number Publication date
CN110265304A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
US10964667B2 (en) Stacked integrated circuit structure and method of forming
JP7007496B2 (ja) 多層３ｄ集積化のダイスタック
US8338958B2 (en) Semiconductor device and manufacturing method thereof
JP4979320B2 (ja) 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
US8450206B2 (en) Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system
JP2009010312A (ja) スタックパッケージ及びその製造方法
KR20090002644A (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
KR101828490B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
US11594514B2 (en) Semiconductor device and method of manufacturing the same
TWI812168B (zh) 三維元件結構及其形成方法
JP2012507163A (ja) 金属ピラーのための低減された応力構造を含む半導体デバイス
US9673095B2 (en) Protected through semiconductor via (TSV)
WO2017056297A1 (ja) 半導体装置およびその製造方法
US20200075552A1 (en) Multi-wafer stack structure and forming method thereof
US11855130B2 (en) Three-dimensional device structure including substrate-embedded integrated passive device and methods for making the same
US11810900B2 (en) Semiconductor packages stacked by wafer bonding process and methods of manufacturing the semiconductor packages
JP2012519374A (ja) 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム
US11545469B2 (en) Semiconductor package and manufacturing method thereof
TWI544555B (zh) 半導體封裝結構及其製造方法
US9136234B2 (en) Semiconductor device with improved metal pillar configuration
CN110265304B (zh) 重布线层的制造方法、封装方法及半导体结构
US20220122941A1 (en) Method for manufacturing a wafer level chip scale package (wlcsp)
TWI483314B (zh) 通過裝設附加保護層以在運送期間保護半導體裝置的反應性金屬表面的技術
TW202301628A (zh) 晶片封裝結構及其製造方法
TWI830763B (zh) 晶片結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant