CN107919342A - 形成再分布焊盘的方法、半导体器件及电子装置 - Google Patents

Abstract

本发明提供一种形成再分布焊盘的方法、半导体器件及电子装置，该形成再分布焊盘的方法在再分布焊盘的正下方形成接触焊盘，在接触焊盘顶部金属层中的虚设金属布线直接接触。该形成再分布焊盘的方法可以减少甚至避免再分布焊盘出现剥落问题，提高了器件的性能和良率。该半导体器件及电子装置具体类似的优点。

Description

形成再分布焊盘的方法、半导体器件及电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种形成再分布焊盘的方法、半导体器件及电子装置。

背景技术

在半导体制造工艺中，进行芯片封装时，需要将芯片顶层的焊盘与引线框架上对应的焊盘或者引线对接，这样可以通过引线框架将芯片与外部电路连接。其中，引线框架一般为标准模式，进行封装的芯片的焊盘位置与引线框架上的焊盘或者引线位置并不对应，因此需要对芯片顶层的焊盘进行再分布，使焊盘可以与引线框架上的焊盘或者引线电连接。一般而言再分布线和再分布焊盘的结构如图1A所示，在半导体衬底100中形成器件层和互连层，互连层顶层为顶部互连层，顶部互连层包括顶部介电层101以及形成形成在顶部介电层101中，并与顶部介电层101齐平的顶部金属层103，顶部金属层103通过形成在顶部介电层101中的通孔与下方金属层电性连接。在顶部互连层上形成第一钝化层104，其一般包括氧化物层1040和位于氧化物层1040之上的氮氧化硅层1041，在第一钝化层104中对应顶部金属层103形成开口，然后在开口中填充金属材料，例如铝，该金属材料填充满开口并覆盖第一钝化层104的表层，然后通过对该金属材料进行图形化，形成位于开口中的接触焊盘105和位于第一钝化层104表面的再分布线(RDL)和与再分布线连接的再分布焊盘106。然后在第一钝化层104上形成第二钝化层107，第二钝化层107与第一钝化层104类似，一般包括氧化物层1070和位于氧化物层1070之上的氮氧化硅层1071。第二钝化层107覆盖再分布线(RDL)和与再分布线连接的再分布焊盘106，然后对第二钝化层107进行图形化，形成露出再分布焊盘的开口，以便在再分布焊盘打引线1，从而与引线框架上的焊盘等连接。

然而，在先进的0.11um技术中，发现一些产品遭受引线和再分布焊盘剥落的问题，如图1B所示，其示出了出现引线与再分布焊盘剥落问题的半导体器件的局部照片，其中(b)为(a)中圆圈位置的局部放大图。如图1B所示，再分布焊盘2通过再分布线3与顶部金属层或常规焊盘连接，并通过引线1与引线框架上的焊盘或其它信号线连接，部分引线1与再分布焊盘2剥落，剥落比率达到3％，虽然并非所有再分布焊盘都存在剥落问题，但是这仍然对产品性能和良率具有重大影响。

因此，需要提出一种新的形成再分布焊盘的方法、半导体器件以及电子装置，以至少部分地解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种形成再分布焊盘的方法，其可以克服目前的再分布焊盘存在容易剥落的问题。

为了克服目前存在的问题，本发明一方面提供一种形成再分布焊盘的方法，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成器件层和互连层，所述互连层顶部为顶部互连层，所述顶部互连层包括顶部介电层和位于所述顶部介电层中并与所述顶部介电层齐平的顶部金属层，所述顶部金属层包括通过导电插塞与下方金属层电性连接的第一金属布线和虚设的不与下方金属层电性连接的第二金属布线；在所述顶部互连层上形成第一钝化层，并在所述第一钝化层中形成露出所述第一金属布线的第一开口和露出所述第二金属布线的第二开口；在所述第一开口和第二开口中分别形成第一接触焊盘和第二接触焊盘；在所述第一钝化层上形成再分布线和与所述再分布线连接的再分布焊盘；形成覆盖所述第一钝化层、所述第一接触焊盘、第二接触焊盘以及所述再分布线和再分布焊盘的第二钝化层，且在所述第二钝化层中形成露出所述再分布焊盘的开口，其中，所述第二接触焊盘位于所述再分布焊盘的正下方，并与所述再分布焊盘和所述第二金属布线直接接触。

进一步地，形成所述第一接触焊盘和第二接触焊盘以及所述再分布线和再分布焊盘的步骤包括：形成填充所述第一开口和第二开口并覆盖所述第一钝化层表面的再分布金属层；图形化所述再分布金属层以形成位于所述第一开口中的第一接触焊盘，位于所述第二开口中的第二接触焊盘以及位于所述第一钝化层上并与所述第一接触焊盘、第二接触焊盘电性连接的再分布线和与所述再分布线连接的再分布焊盘。

进一步地，在形成所述再分布线和再分布焊盘时，所述再分布线在宽度和/或长度大于预设条件时，所述再分布线连接至所述再分布焊盘的边缘区域。

进一步地，所述预设条件包括所述再布线的宽度大于10um。

进一步地，所述预设条件包括所述再分布线的长度大于所述再分布焊盘长度的10倍。

进一步地，所述再分布线采用具有拐角的折线形状。

根据本发明的形成再分布焊盘的方法，再分布焊盘通过与下方电性连接的第一金属布线连接实现电气性能，并通过位于其正下方的第二接触焊盘、第二金属布线提供支撑，且由于再分布焊盘与第二接触焊盘以及第二接触焊盘第二金属布线之间的粘附力较强，因而在后续打引线时可以提供良好支撑，并且不易出现剥落和破裂问题。

本发明又一方面提供一种半导体器件，其包括半导体衬底，在所述半导体衬底上形成有器件层和互连层，所述互连层顶部为顶部互连层，所述顶部互连层包括顶部介电层和位于所述顶部介电层中并与所述顶部介电层齐平的顶部金属层，所述顶部金属层包括通过导电插塞与下方金属层电性连接的第一金属布线和虚设的不与下方金属层电性连接的第二金属布线；第一钝化层，所述第一钝化层形成在所述顶部互连层上，在所述第一钝化层中形成有露出所述第一金属布线的第一开口和露出所述第二金属布线的第二开口，且在所述第一开口中形成与所述第一金属布线电性连接的第一接触焊盘，在所述第二开口中形成与所述第二金属布线电性连接的第二接触焊盘；再布线和再分布焊盘，所述再布线和再分布焊盘形成在所述第一钝化层表面；第二钝化层，所述第二钝化层形成在所述第一钝化层上，并覆盖所述第一接触焊盘、第二接触焊盘以及所述再分布线和再分布焊盘，且在所述第二钝化层中形成有露出所述再分布焊盘的开口，其中，所述第二接触焊盘位于所述再分布焊盘的正下方，并与所述再分布焊盘和所述第二金属布线直接接触。

进一步地，宽度和/或长度大于预设条件的所述再分布线连接至所述再分布焊盘的边缘区域。

进一步地，所述预设条件包括所述再布线的宽度大于10um。

进一步地，所述预设条件包括所述再分布线的长度大于所述再分布焊盘长度的10倍。

进一步地，所述再分布线采用具有拐角的折线形状。

本发明提出的半导体器件，由于再分布焊盘不容易出现剥落和破裂问题，因而具有性能和良率提高。

本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。

本发明提出的电子装置，由于具有上述半导体器件性能和良率提高，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A示出了目前的具有再分布焊盘半导体器件的剖面示意图；

图1B示出了出现引线与再分布焊盘剥落问题的半导体器件的局部照片；

图2示出了根据本发明的半导体器件一实施方式的制作方法的步骤流程图；

图3A～图3D示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；

图4示出了根据本发明一实施方式的再分布焊盘与再分布线的设计原理示意图；

图5示出了根据本发明一实施方式的半导体器件的剖视图；

图6示出了根据本发明一实施方式的电子装置的结构示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

如前所述，目前的半导体器件中，存在再分布焊盘剥落问题(焊盘与引线剥落)，经过分析认为是由于目前的再分布焊盘直接形成在钝化层上，而再分布焊盘和钝化层之间的粘附力较差，当在再分布焊盘上打引线时，下方提供的支撑力较弱，因而后续容易出现剥落和破裂问题。本发明基于此提供一种形成再分布焊盘的方法，以克服这种问题。如图2所示，该方法包括：步骤201，提供半导体衬底，在所述半导体衬底上形成器件层和互连层，所述互连层顶部为顶部互连层，所述顶部互连层包括顶部介电层和位于所述顶部介电层中并与所述顶部介电层齐平的顶部金属层，所述顶部金属层包括通过导电插塞与下方金属层电性连接的第一金属布线和虚设的不与下方金属层电性连接的第二金属布线；步骤202，在所述顶部互连层上形成第一钝化层，并在所述第一钝化层中形成露出所述第一金属布线的第一开口和露出所述第二金属布线的第二开口；步骤203，在所述第一开口和第二开口中分别形成第一接触焊盘和第二接触焊盘；步骤204，在所述第一钝化层上形成再分布线和与所述再分布线连接的再分布焊盘；步骤205，形成覆盖所述第一钝化层、所述第一接触焊盘、第二接触焊盘以及所述再分布线和再分布焊盘的第二钝化层，且在所述第二钝化层中形成露出所述再分布焊盘的开口，其中，所述第二接触焊盘位于所述再分布焊盘的正下方，并与所述再分布焊盘和所述第二金属布线直接接触。

根据本发明的形成再分布焊盘的方法，再分布焊盘通过与下方电性连接的第一金属布线连接实现电气性能，并通过位于其正下方的第二接触焊盘、第二金属布线提供支撑，且由于再分布焊盘与第二接触焊盘以及第二接触焊盘第二金属布线之间的粘附力较强，因而在后续打引线时可以提供良好支撑，并且不易出现剥落和破裂问题。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

下面将参图3A～图3D以及图4对本发明一实施方式的形成再分布焊盘的方法做详细描述。

首先，提供半导体衬底300，在所述半导体衬底300上形成器件层和互连层，所述互连层顶部为顶部互连层，所述顶部互连层包括顶部介电层301，位于顶部介电层301中的导电插塞302，位于顶部介电层301中并与顶部介电层301齐平的顶部金属层，所述顶部金属层包括通过导电插塞302与下方金属层电性连接的第一金属布线303A和虚设的不与下方金属层电性连接的第二金属布线303B。在所述顶部互连层上形成第一钝化层304，并在所述第一钝化层304中形成露出所述第一金属布线303A的第一开口305A和露出所述第二金属布线303B的第二开口305B，所形成的的结构如图3A所示。

其中，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。

在半导体衬底300上形成有器件层和互连层，其中器件层可以包括诸如NMOS、PMOS晶体管组成的各种电路结构，互连层可以为各种互连结构，用于下方器件层实现电性连接，且互连结构可以根据需要设置各种数量的介电层和金属层，例如6层或7层介电层和金属层。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本实施例中，出于简洁目的，将半导体衬底、器件层和互连层统一标记为300，仅示出互连层中的顶部互连层。

所述顶部互连层与其它互连层一样可以通过本领域常用的方法制作，例如双镶嵌工艺。示例性地，所述顶部互连层的形成过程为：首先通过诸如PVD(物料气相沉积)、CVD(化学气相沉积)和ALD(原子层沉积)等常用工艺形成顶部介电层301。然后，通过双镶嵌工艺在介电层中形成通孔和沟槽，然后通过电镀或沉积工艺向通孔和沟槽中填充金属，例如金属铜或铝铜合金，形成导电插塞302和与介电层301齐平的顶部金属层。其中顶部金属层包括通过导电插塞302与下方金属层电性连接的第一金属布线303A和虚设的不与下方金属层电性连接的第二金属布线303B，第二金属布线303B可以使区域图像密度一致，以便于刻蚀和平坦化等工艺的实施，且利于应力均匀分布。

当形成顶部互连层之后，在顶部互连层之上形成第一钝化层304。第一钝化层304可以采用各种合适的钝化层材料，例如氧化物、氮化物或氮氧化物等，并通过常用的PVD、CVD、ALD等工艺形成。示例性地，在本实施例中，第一钝化层304为复合层，其包括位于下方的用于缓冲应力的氧化物层3040，例如氧化硅层，和位于氧化层3040之上的氮化物层3041，例如氮氧化硅层。当形成第一钝化层304之后，通过光刻刻蚀等图形化工艺，在第一钝化层304中形成露出所述第一金属布线303A的第一开口305A和露出所述第二金属布线303B的第二开口305B。

接着，如图3B所示，形成填充所述第一开口305A和第二开口305B并覆盖所述第一钝化层304表面的再分布金属层306。

再分布金属层306可以各种合适的金属材料，示例性地，在本实施例中，再分布金属层306采用金属铝，其可以通过溅射、PVD、CVD等各种沉积工艺形成。

接着，如图3C所示，图形化所述再分布金属层306，以形成位于所述第一开口305A中的第一接触焊盘307A，位于所述第二开口305B中的第二接触焊盘307B以及位于所述第一钝化层304上并与所述第一接触焊盘307A、第二接触焊盘307B电性连接的再分布线和与所述再分布线连接的再分布焊盘308。

具体地，通过光刻刻蚀等图形化工艺图形化所述再分布金属层306，以形成位于所述第一开口305A中的第一接触焊盘307A，位于所述第二开口305B中的第二接触焊盘307B以及位于所述第一钝化层304上并与所述第一接触焊盘307A、第二接触焊盘307B电性连接的再分布线和与所述再分布线连接的再分布焊盘308。其中，所述刻蚀工艺包括各种合适的湿法刻蚀工艺或干法刻蚀工艺。所述湿法工艺可以采用如磷酸、醋酸、硝酸和水以一定比例组成的混合物，所述干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。所述干法刻蚀可以采用Cl2或卤族元素气体作为刻蚀气体。

在本实施例中，所述第二接触焊盘307B位于所述再分布焊盘308的正下方，并与所述再分布焊盘308直接接触，此外，第二接触焊盘307B还位于第二金属布线303B上方，这样由于再分布焊盘308、第二接触焊盘307B、第二金属布线303B均为金属，它们之间具有较强的粘附力，因而不仅可以为再分布焊盘308提供良好的支撑和粘结，还可以防止后续打引线对再分布焊盘应力产生影响，从而导致后续再分布焊盘和引线易剥落和破裂的问题。

进一步地，在本实施例中，除了通过设置第二接触焊盘以与第二金属布线连接之外，为了更好地防止再分布焊盘剥落和破裂问题，还对再分布线和再分布焊盘的形状和连接进行了优化。通过对诸如图1B所示的测试进行分析，发现当再分布线的宽度比较大，例如等于或大于再分布焊盘的宽度的1/2时，或者再分布线直接连接至再分布焊盘的中部区域(如图1B中出现剥落问题的焊盘所示)时，再分布焊盘容易出现剥落问题。

因此，在本实施例中，在形成所述再分布线和再分布焊盘时，所述再分布线在宽度和/或长度大于预设条件时，所述再分布线连接至所述再分布焊盘的边缘区域。所述预设条件包括：1)所述再布线的宽度大于10um：2)所述再分布线的长度大于所述再分布焊盘长度的10倍。

示例性地，如图4中(a)、(b)所示，当所述再布线3的宽度大于10um或所述再分布线3的长度大于所述再分布焊盘2长度的10倍时，再分布线3优选不直接与再分布焊盘2的中部区域连接，换句话说，再分布线3的延长线不通过再分布焊盘2的中心位置。

并且，在不影响电流密度设计的情况下，如图4中(c)所示，再分布线3优选地采用具有拐角的折线形状，这样可以通过增加接线的拐角来消弱再分布线金属的内应力，从而进一步避免再分布焊盘的剥落问题。

可以理解的是，虽然在本实施例中，第一接触焊盘307A、第二接触焊盘307B以及再分布线和与所述再分布线连接的再分布焊盘308是通过一次图形化形成，但是在其它实施例中，也可以先通过沉积工艺填充第一开口305A和305B，并通过图形化或平坦化工艺形成第一接触焊盘307A和第二接触焊盘307B。然后在通过沉积导电层，并通过光刻刻蚀工艺图形化导电层，形成再分布线和再分布焊盘。当然，也可以通过其它合适的工艺步骤或顺序完成第一接触焊盘307A、第二接触焊盘307B以及再分布线和与所述再分布线连接的再分布焊盘308的制作。

最后，如图3D所示，在所述第一钝化层上形成第二钝化层309，所述第二钝化层覆盖所述第一接触焊盘307A、第二接触焊盘307B以及所述再分布线和再分布焊盘308，且在所述第二钝化层中形成露出所述再分布焊盘的开口310。

第二钝化层309，可以采用各种合适的钝化层材料，例如氧化物、氮化物或氮氧化物等，并通过常用的PVD、CVD、ALD等工艺形成。示例性地，在本实施例中，第二钝化层309，为复合层，其包括位于下方的氧化物层3090，例如氧化硅层，和位于氧化层3090之上的氮氧化硅层3091。

开口310的形成可以通过本领域常用的光刻刻蚀工艺完成，并且开口310的图形与再分布焊盘308的图形对应，用于露出再分布焊盘308，以与引线连接。

至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤。

本实施例提出的半导体器件的制作方法，再分布焊盘通过与下方电性连接的第一金属布线连接实现电气性能，并通过位于其正下方的第二接触焊盘、第二金属布线提供支撑，且由于再分布焊盘与第二接触焊盘以及第二接触焊盘第二金属布线之间的粘附力较强，因而在后续打引线时可以提供良好支撑，并且不易出现剥落和破裂问题。

实施例二

本发明还提供一种半导体器件，如图5所示，该半导体器件包括：半导体衬底500，在所述半导体衬底500上形成有器件层和互连层，所述互连层顶部为顶部互连层，所述顶部互连层包括顶部介电层501和位于所述顶部介电层中并与所述顶部介电层齐平的顶部金属层，所述顶部金属层包括通过导电插塞502与下方金属层电性连接的第一金属布线503A和虚设的不与下方金属层电性连接的第二金属布线503B；第一钝化层504，所述第一钝化层504形成在所述顶部互连层上，在所述第一钝化层中形成有露出所述第一金属布线的第一开口和露出所述第二金属布线的第二开口，且在所述第一开口中形成与所述第一金属布线电性连接的第一接触焊盘505A，在所述第二开口中形成与所述第二金属布线电性连接的第二接触焊盘505B；再布线和再分布焊盘506，所述再布线和再分布焊盘506形成在所述第一钝化层504表面；第二钝化层507，所述第二钝化层507形成在所述第一钝化层上504，并覆盖所述第一接触焊盘505A、第二接触焊盘505B以及所述再分布线和再分布焊盘506，且在所述第二钝化层中形成有露出所述再分布焊盘的开口508，其中，所述第二接触焊盘505B位于所述再分布焊盘508的正下方，并与所述再分布焊盘508和所述第二金属布线直接接触。

其中，半导体衬底500可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底500的构成材料选用单晶硅。在半导体衬底300上形成有器件层和互连层，其中器件层可以包括诸如NMOS、PMOS晶体管组成的各种电路结构，互连层可以为各种互连结构，用于下方器件层实现电性连接，且互连结构可以根据需要设置各种数量的介电层和金属层，例如6层或7层介电层和金属层。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本实施例中，出于简洁目的，将半导体衬底、器件层和互连层统一标记为500，仅示出互连层中的顶部互连层。

所述顶部互连层与其它金属层一样可以通过本领域常用的方法制作，例如双镶嵌工艺。顶部介电层501可以采用常用的介电材料，例如各种硅玻璃，或低K和超低K材料。导电插塞502通过在顶部介电层501中形成通孔(VIA)并填充导电材料形成。顶部金属层包括通过导电插塞502与下方金属层电性连接的第一金属布线503A和虚设的不与下方金属层电性连接的第二金属布线503B，第二金属布线503B可以使区域图像密度一致，以便于刻蚀和平坦化等工艺的实施，且利于应力均匀分布。第一金属布线503A和第二金属布线503B本领域常用方法形成，例如先形成沟槽，然后填充所述沟槽形成，或先沉积导电层然后图形化导电层形成。第一金属布线503A和第二金属布线503B可以与导电插塞502采用相同的导电材料，例如铜或铝铜合金。

第一钝化层504可以采用各种合适的钝化层材料，例如氧化物、氮化物或氮氧化物等，并通过常用的PVD、CVD、ALD等工艺形成。示例性地，在本实施例中，第一钝化层504为复合层，其包括位于下方的氧化物层5040，例如氧化硅层，和位于氧化层5040之上的氮氧化硅层5041。

第一接触焊盘505A和第二接触焊盘505B可以通过填充第一钝化层504中对应的开口形成。示例性地，在本实施例中，第一接触焊盘505A和第二接触焊盘505B采用金属铝材料，且第一接触焊盘505A和第二接触焊盘505B高于第一钝化层504。

所述再布线和再分布焊盘506形成在所述第一钝化层504表面，其可以通过沉积导电材料，并图形化形成。所述再布线和再分布焊盘506可以采用合适的金属材料，示例性地，在本实施例中，所述再布线和再分布焊盘506采用金属铝材料。

在本实施例中，所述第二接触焊盘505B位于所述再分布焊盘506的正下方，并与所述再分布焊盘506直接接触，此外，第二接触焊盘505B还位于第二金属布线503B上方，这样由于再分布焊盘506、第二接触焊盘505B、第二金属布线503B均为金属，它们之间具有较强的粘附力，因而不仅可以为再分布焊盘506提供良好的支撑和粘结，还可以防止后续打引线对再分布焊盘应力产生影响，从而导致后续再分布焊盘和引线易剥落和破裂的问题。

进一步地，在本实施例中，为了更好地防止再分布焊盘剥落和破裂问题，还对再分布线和再分布焊盘的形状和连接进行了优化。具体地，宽度和/或长度大于预设条件的所述再分布线连接至所述再分布焊盘的边缘区域，并且优选地，所述再分布线采用具有拐角的折线形状。其中，所述预设条件包括：1)所述再布线的宽度大于10um；和/或2)所述预设条件包括所述再分布线的长度大于所述再分布焊盘长度的10倍。

本实施例的半导体器件由于再分布焊盘不容易出现剥落和破裂问题，因而具有性能和良率提高。

实施例三

本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，在所述半导体衬底上形成有器件层和互连层，所述互连层顶部为顶部互连层，所述顶部互连层包括顶部介电层和位于所述顶部介电层中并与所述顶部介电层齐平的顶部金属层，所述顶部金属层包括通过导电插塞与下方金属层电性连接的第一金属布线和虚设的不与下方金属层电性连接的第二金属布线；第一钝化层，所述第一钝化层形成在所述顶部互连层上，在所述第一钝化层中形成有露出所述第一金属布线的第一开口和露出所述第二金属布线的第二开口，且在所述第一开口中形成与所述第一金属布线电性连接的第一接触焊盘，在所述第二开口中形成与所述第二金属布线电性连接的第二接触焊盘；再布线和再分布焊盘，所述再布线和再分布焊盘形成在所述第一钝化层表面；第二钝化层，所述第二钝化层形成在所述第一钝化层上，并覆盖所述第一接触焊盘、第二接触焊盘以及所述再分布线和再分布焊盘，且在所述第二钝化层中形成有露出所述再分布焊盘的开口，其中，所述第二接触焊盘位于所述再分布焊盘的正下方，并与所述再分布焊盘和所述第二金属布线直接接触。

其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

其中，该电子组件，可以为分立器件、集成电路等任何电子组件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。

其中，图6示出手机的示例。手机600的外部设置有包括在外壳601中的显示部分602、操作按钮603、外部连接端口604、扬声器605、话筒606等。

本发明实施例的电子装置，由于所包含的半导体器件性能和良率提高，因此该电子装置同样具有类似的优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种形成再分布焊盘的方法，其特征在于，包括下述步骤：

提供半导体衬底，在所述半导体衬底上形成器件层和互连层，所述互连层顶部为顶部互连层，所述顶部互连层包括顶部介电层和位于所述顶部介电层中并与所述顶部介电层齐平的顶部金属层，所述顶部金属层包括通过导电插塞与下方金属层电性连接的第一金属布线和虚设的不与下方金属层电性连接的第二金属布线；

在所述顶部互连层上形成第一钝化层，并在所述第一钝化层中形成露出所述第一金属布线的第一开口和露出所述第二金属布线的第二开口；

在所述第一开口和第二开口中分别形成第一接触焊盘和第二接触焊盘；

在所述第一钝化层上形成再分布线和与所述再分布线连接的再分布焊盘；

形成覆盖所述第一钝化层、所述第一接触焊盘、第二接触焊盘以及所述再分布线和再分布焊盘的第二钝化层，且在所述第二钝化层中形成露出所述再分布焊盘的开口，

其中，所述第二接触焊盘位于所述再分布焊盘的正下方，并与所述再分布焊盘和所述第二金属布线直接接触。

2.根据权利要求1所述的形成再分布焊盘的方法，其特征在于，形成所述第一接触焊盘和第二接触焊盘以及所述再分布线和再分布焊盘的步骤包括：

形成填充所述第一开口和第二开口并覆盖所述第一钝化层表面的再分布金属层；

图形化所述再分布金属层以形成位于所述第一开口中的第一接触焊盘，位于所述第二开口中的第二接触焊盘以及位于所述第一钝化层上并与所述第一接触焊盘、第二接触焊盘电性连接的再分布线和与所述再分布线连接的再分布焊盘。

3.根据权利要求1或2所述的形成再分布焊盘的方法，其特征在于，在形成所述再分布线和再分布焊盘时，所述再分布线在宽度和/或长度大于预设条件时，所述再分布线连接至所述再分布焊盘的边缘区域。

4.根据权利要求3所述的形成再分布焊盘的方法，其特征在于，所述预设条件包括所述再布线的宽度大于10um。

5.根据权利要求3所述的形成再分布焊盘的方法，其特征在于，所述预设条件包括所述再分布线的长度大于所述再分布焊盘长度的10倍。

6.根据权利要求1或2所述的形成再分布焊盘的方法，其特征在于，所述再分布线采用具有拐角的折线形状。

7.一种半导体器件，其特征在于，包括：

半导体衬底，在所述半导体衬底上形成有器件层和互连层，所述互连层顶部为顶部互连层，所述顶部互连层包括顶部介电层和位于所述顶部介电层中并与所述顶部介电层齐平的顶部金属层，所述顶部金属层包括通过导电插塞与下方金属层电性连接的第一金属布线和虚设的不与下方金属层电性连接的第二金属布线；

第一钝化层，所述第一钝化层形成在所述顶部互连层上，在所述第一钝化层中形成有露出所述第一金属布线的第一开口和露出所述第二金属布线的第二开口，且在所述第一开口中形成与所述第一金属布线电性连接的第一接触焊盘，在所述第二开口中形成与所述第二金属布线电性连接的第二接触焊盘；

再布线和再分布焊盘，所述再布线和再分布焊盘形成在所述第一钝化层表面；

第二钝化层，所述第二钝化层形成在所述第一钝化层上，并覆盖所述第一接触焊盘、第二接触焊盘以及所述再分布线和再分布焊盘，且在所述第二钝化层中形成有露出所述再分布焊盘的开口，

其中，所述第二接触焊盘位于所述再分布焊盘的正下方，并与所述再分布焊盘和所述第二金属布线直接接触。

8.根据权利要求7所述的半导体器件，其特征在于，宽度和/或长度大于预设条件的所述再分布线连接至所述再分布焊盘的边缘区域。

9.根据权利要求8所述的半导体器件，其特征在于，所述预设条件包括所述再布线的宽度大于10um。

10.根据权利要求8所述的半导体器件，其特征在于，所述预设条件包括所述再分布线的长度大于所述再分布焊盘长度的10倍。

11.根据权利要求7所述的半导体器件，其特征在于，所述再分布线采用具有拐角的折线形状。

12.一种电子装置，其特征在于，包括如权利要求7-11中的任意一项所述的半导体器件以及与所述半导体器件相连接的及电子组件。