CN106783801B - 高密度soi封装基板及其制备方法 - Google Patents
高密度soi封装基板及其制备方法 Download PDFInfo
- Publication number
- CN106783801B CN106783801B CN201611015068.2A CN201611015068A CN106783801B CN 106783801 B CN106783801 B CN 106783801B CN 201611015068 A CN201611015068 A CN 201611015068A CN 106783801 B CN106783801 B CN 106783801B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- silicon
- metal
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 238000004806 packaging method and process Methods 0.000 title claims description 12
- 238000002360 preparation method Methods 0.000 title claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 88
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 88
- 239000010703 silicon Substances 0.000 claims abstract description 88
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 26
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 16
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 16
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 16
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims 1
- 230000008646 thermal stress Effects 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 150000002739 metals Chemical class 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 18
- 239000011810 insulating material Substances 0.000 description 9
- 238000011049 filling Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种高密度SOI封装基板，包括SOI衬底基板和SiO2埋氧层，SiO2埋氧层设在SOI衬底基板的中间，把SOI衬底基板分设为隔离的器件层和衬底层，所述器件层中设有正面硅柱，所述正面硅柱与所述器件层之间设有第一绝缘环，所述衬底层中设有穿透的背面硅柱，所述背面硅柱与所述衬底层之间设有第二绝缘环；所述正面硅柱中设有金属柱，所述金属柱一端穿透SiO2埋氧层至所述背面硅柱中，所述金属柱与所述正面硅柱和所述背面硅柱均构成欧姆接触；及其制备方法。本发明从很大程度上改变了以Cu、Au、W等金属填充如TSV孔中导致热膨胀系数失配的结构，从而减小了热应力。
Description
技术领域
本发明涉及穿透硅通孔技术领域，尤其是一种高密度SOI封装基板及其制备方法。
背景技术
穿透硅通孔技术，英文缩写为TSV（through silicon vias）,一般简称硅通孔技术,是通过微纳加工等方法垂直完全贯穿硅晶片的技术，它是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。相对于传统的焊线和倒装芯片来说，TSV互连具有尺寸小、密度高，适用于创建3D封装和3D集成等特点，可以有效减小传输延时、降低噪声、缩小物理封装尺寸、增强电学性能、降低功耗等，成为了目前电子封装技术中最引人注目的一种技术。
目前，在TSV技术领域中有使用W-TSV、Cu-TSV、Au-TSV，Cu-TSV技术，Cu-TSV在温度变化较大的环境状况下，由于热膨胀系数失配极易产生热应力，导致芯片在工作中性能急剧下降甚至无法满足工作要求导致重大损失。由于热膨胀系数失配的缘故，在芯片进行封装集上也会使其产生和加剧应力破坏封装结构，极大的限制了TSV技术的应用范围，同时由于热效应影响多个方面这也使得芯片的可靠性难以确定。
在对W-TSV、Cu-TSV、Au-TSV，Cu-TSV技术等问题的讨论中，许多人通过对这些技术的模拟仿真，了解这些TSV技术在不同结构参数中对TSV周围热应力大小的影响从而获得最优的TSV等。但这却不能从根本上改变热应力对TSV的影响；也有通过改变TSV结构减小热应力，虽然这些解决方案中虽然较有效的解决了热应力对TSV的影响，Cu和衬底及周围介质材料仍然存在CTE失配，同时它对工艺技术要求高、成本高。
发明内容
本发明针对现有技术的不足，提出一种高密度SOI封装基板及其制造方法，可以减小热应力并能允许较小的节距。
为了实现上述发明目的，本发明提供以下技术方案：一种高密度SOI封装基板，包括SOI衬底基板和SiO2埋氧层，SiO2埋氧层设在SOI衬底基板的中间，把SOI衬底基板分设为隔离的器件层和衬底层，所述器件层中设有正面硅柱，所述正面硅柱与所述器件层之间设有第一绝缘环，所述衬底层中设有穿透的背面硅柱，所述背面硅柱与所述衬底层之间设有第二绝缘环；所述正面硅柱中设有金属柱，所述金属柱一端穿透SiO2埋氧层至所述背面硅柱中，所述金属柱与所述正面硅柱和所述背面硅柱均构成欧姆接触。
进一步地，所述第一绝缘环或所述第二绝缘环为绝缘材料或空气隔离槽。
进一步地，所述绝缘材料为二氧化硅、玻璃浆料或树脂。
进一步地，所述衬底层和所述背面硅柱为电阻率小于1000
的低阻硅。
进一步地，所述器件层和所述衬底层的两外侧覆盖有绝缘层。
进一步地，所述绝缘层的材质为SiO2、BCB或PI。
进一步地，所述器件层的绝缘层外覆盖有金属布线层，所述金属布线层中金属线路与所述金属柱电气连接，所述衬底层的绝缘层外均覆盖有金属层，所述金属层中线路层与背面硅柱电气连接。
一种高密度SOI封装基板的制备方法，包括以下步骤：
⑴、取含有SiO2埋氧层的SOI圆片作为基板，通过DRIE或激光对基板正面和背面进行刻蚀，获得至SiO2埋氧层的硅柱，硅柱与基板之间设有绝缘结构；
⑵、对步骤⑴的基板两外侧面抛光处理，由基板正面硅柱刻蚀出盲孔，至基板背侧的硅柱中；
⑶、对步骤⑵盲孔中注入金属形成金属柱；
⑷、向步骤⑶基板两侧全部表面均覆盖上绝缘层；
⑸、对步骤⑷基板进行抛光处理，两侧的绝缘层面上覆盖上金属互连层。
进一步地，步骤⑵中绝缘结构为二氧化硅层、BCB层、PI层、玻璃浆料或空气绝缘层。
进一步地，步骤⑷中绝缘层是通过PECVD、CVD、旋涂、喷渡中的至少一种方法覆盖在基板两侧全部表面上的。
与现有技术相比，本发明具有以下优点：是一种新型的硅通孔（TSV）转接板结构，从很大程度上改变了以Cu、Au、W等金属填充如TSV孔中导致热膨胀系数失配的结构，从而减小了热应力。可以从根本上解决TSV周围由于热膨胀系数失配而产生的热应力产生的各个问题，同时可以允许较小的节距以获得较高的硅通孔（TSV）密度。
附图说明
图 1：高密度SOI封装基板结构俯视图示意图；
图 2：高密度SOI封装基板仰视图示意图；
图 3：高密度SOI封装基板剖面图示意图；
图 4：高密度SOI封装基板结构剖面局部放大图示意图；
图 5：转接板第二结构的剖面图示意图；
图 6：高密度SOI封装基板第二结构剖面局部放大图示意图；
图 7：转接板第三结构的剖面图示意图；
图 8：高密度SOI封装基板第三结构剖面局部放大图示意图；
图 9至图16为高密度SOI封装基板的制作过程结构变化示意图；
其中：100正面金属布线层、101正面硅柱、102器件层、103SiO2层、104背面绝缘环、105背面硅柱、106绝缘层、107正面绝缘环、108金属柱、109背面金属层、110衬底层。
具体实施方式
下面结合附图对本发明进行详细描述，本部分的描述仅是示范性和解释性，不应对本发明的保护范围有任何的限制作用。
如图4所示的一种高密度SOI封装基板，包括SOI衬底基板和SiO2埋氧层103，SiO2埋氧层103设在SOI衬底基板的中间，把SOI衬底基板分设为隔离的器件层102和衬底层110，所述器件层102中设有正面硅柱101，所述正面硅柱101与所述器件层102之间设有正面绝缘环107，所述衬底层110中设有穿透的背面硅柱105，所述背面硅柱105与所述衬底层110之间设有背面绝缘环104；所述正面硅柱101中设有金属柱108，所述金属柱108一端穿透SiO2埋氧层103至所述背面硅柱105中。
本产品原理是通过利用与衬底相同材料的硅代替传统的Cu作为TSV电学互连，大大减少了由于Cu与硅衬底出现的热膨胀系数(CTE)不匹配造成的热应力问题，材料相同自然热膨胀系数就相同，故不需要补充其他检测数据证明。
正面绝缘环107或背面绝缘环104的绝缘材料，如二氧化硅、玻璃浆料和树脂等的一种实现，或通过空气槽隔离。所述电学隔离绝缘材料或空气隔离槽与SOI埋氧层接触。
实施例1
如图1至图4所示，一种高密度SOI封装基板，包括器件层102和衬底层110，器件层102和衬底层110经SiO2埋氧层103分隔开。
器件层102中存在与周围硅衬底电学隔离的正面硅柱101，所述正面硅柱101内存在若干个金属柱108，所述金属柱108穿透SOI的SiO2埋氧层103，一端伸入背面硅柱105内，与正面硅柱101和背面硅柱105构成金属欧姆接触结构；
衬底层110中存在与周围硅电学隔离的背面硅柱105，正面硅柱101与背面硅柱105通过金属柱108实现电学连接。
正面硅柱101和背面硅柱105与周围硅衬底电学隔离，通过绝缘材料如二氧化硅、玻璃浆料和树脂等的一种实现。所述电学隔离绝缘材料与SiO2埋氧层103接触。
器件层102材料为高阻硅或低阻硅均可，衬底层110和背面硅柱105为低阻硅，其电阻率小于1000 
。
器件层102和衬底层110的两外侧面均覆盖着一层绝缘层106，绝缘层材料为二氧化硅、BCB、PI等其中一种。
器件层102的绝缘层106外存在一层金属互连层（Redistribution-Layer，RDL）100，其中的金属线路层与金属柱108电气连接。
衬底层110的绝缘层106外存在一层金属互连层109，所述金属互连层109中金属线路层与背面硅柱105电气连接。
金属柱108位于衬底层110部分不能有绝缘层,位于器件层102部分有无绝缘层均可。
实施例2
如图5和6所示的一种高密度SOI封装基板，与实施例1结构相比，除了正面硅柱101和背面硅柱105与周围硅衬底电学隔离，是通过空气来实现，即正面绝缘环107或背面绝缘环104为空气隔离槽结构；其余部分结构相同。
实施例3
如图7和8所示的一种高密度SOI封装基板，包括器件层102和衬底层110，器件层102和衬底层110经SiO2埋氧层103分隔开。
器件层102中存在与周围硅衬底电学隔离的正面硅柱101，所述正面硅柱101内存在若干个金属柱108，所述金属柱108穿透SOI的SiO2埋氧层103，一端伸入背面硅柱105内，与正面硅柱101和背面硅柱105构成金属欧姆接触结构；
衬底层110中存在与周围硅电学隔离的背面硅柱105，正面硅柱101与背面硅柱105通过金属柱108实现电学连接。
正面硅柱101与周围硅衬底电学隔离，是通过半填充如二氧化硅、玻璃浆料和树脂等的一种绝缘材料来实现；背面硅柱105是通过填充如二氧化硅、玻璃浆料和树脂等的一种绝缘材料来实现；所述电学隔离绝缘材料与SiO2埋氧层103接触。
器件层102材料为高阻硅或低阻硅均可，衬底层110和背面硅柱105为低阻硅，其电阻率小于1000 。
器件层102和衬底层110的两外侧面均覆盖着一层绝缘层106，绝缘层材料为二氧化硅、BCB、PI等其中一种。
器件层102的绝缘层106外存在一层金属互连层（Redistribution-Layer，RDL）100，其中的金属线路层与金属柱108电气连接。
金属柱108位于衬底层110部分不能有绝缘层,位于器件层102部分有无绝缘层均可。
实施例4
如图9-图16所示，一种新型硅通孔（TSV）转接板，即高密度SOI封装基板的制备方法，包括步骤如下步骤：
1）取SOI圆片作为基板，通过DRIE、激光等技术对基板正面的器件层进行刻蚀获得正面硅柱；
2）对步骤1的基板背面通过DRIE、激光等技术对基板背面衬底层进行刻蚀获得背面硅柱；
3）对步骤2获得的基板，通过物理或化学方法包括PECVD、CVD、真空灌胶技术中的至少一种，将二氧化硅、BCB、PI或玻璃浆料半填充或全填充入正反两面硅柱与基板间的空隙内，也可以不填充；
4）对步骤3的基板通过CMP等工艺将基板正反两面抛光；
5）对步骤4的基板通过DRIE、激光等技术对基板正面硅柱进行刻蚀获得到金属盲孔，为形成金属柱做准备；
6）对步骤5的基板通过RIE、激光等技术对正面硅柱上的金属盲孔继续刻蚀至埋氧层以下，为金属柱与背面硅柱的电气连接做准备；
7）通过电镀等填充工艺在步骤6所述基板的金属盲孔内注入金属形成金属柱；
8）通过物理或化学方法包括PECVD、CVD、旋涂、喷渡中的至少一种，在步骤6所述的基板两面以及正面硅柱上的金属盲孔侧壁覆盖一层绝缘层；
9）通过机械化学抛光技术（CMP）技术对步骤8所述的基板进行抛光处理；
10）通过电镀、剥离等方法在步骤9的基板正面和背面形成金属互连层。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (3)
1.一种高密度SOI封装基板的制备方法，包括以下步骤：
⑴、取含有SiO2埋氧层的SOI圆片作为基板，通过DRIE或激光对基板正面和背面进行刻蚀，获得至SiO2埋氧层的硅柱，硅柱与基板之间设有绝缘结构；
⑵、对步骤⑴的基板两外侧面抛光处理，由基板正面硅柱刻蚀出盲孔，至基板背侧的硅柱中；
⑶、对步骤⑵盲孔中注入金属形成金属柱；
⑷、向步骤⑶基板两侧全部表面均覆盖上绝缘层；
⑸、对步骤⑷基板进行抛光处理，两侧的绝缘层面上覆盖上金属互连层。
2.如权利要求1所述高密度SOI封装基板的制备方法，其特征在于：步骤⑵中绝缘结构为二氧化硅层、BCB层、PI层、玻璃浆料或空气绝缘层。
3.如权利要求2所述高密度SOI封装基板的制备方法，其特征在于：步骤⑷中绝缘层是通过PECVD、旋涂、喷镀中的至少一种方法覆盖在基板两侧全部表面上的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611015068.2A CN106783801B (zh) | 2016-11-18 | 2016-11-18 | 高密度soi封装基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611015068.2A CN106783801B (zh) | 2016-11-18 | 2016-11-18 | 高密度soi封装基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783801A CN106783801A (zh) | 2017-05-31 |
| CN106783801B true CN106783801B (zh) | 2020-02-14 |
Family
ID=58968613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611015068.2A Expired - Fee Related CN106783801B (zh) | 2016-11-18 | 2016-11-18 | 高密度soi封装基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783801B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731744A (zh) * | 2017-10-12 | 2018-02-23 | 北京理工大学 | 一种空气绝缘低阻硅柱垂直通孔结构及其制造方法 |
| CN111293079B (zh) * | 2020-03-17 | 2023-06-16 | 浙江大学 | 一种超厚转接板的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102362346A (zh) * | 2008-12-23 | 2012-02-22 | 西雷克斯微系统股份有限公司 | 通孔结构及其方法 |
| CN102412197A (zh) * | 2010-09-22 | 2012-04-11 | 新科金朋有限公司 | 形成具有绝缘环形环的导电tsv的方法和半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8772949B2 (en) * | 2012-11-07 | 2014-07-08 | International Business Machines Corporation | Enhanced capture pads for through semiconductor vias |
-
2016
- 2016-11-18 CN CN201611015068.2A patent/CN106783801B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102362346A (zh) * | 2008-12-23 | 2012-02-22 | 西雷克斯微系统股份有限公司 | 通孔结构及其方法 |
| CN102412197A (zh) * | 2010-09-22 | 2012-04-11 | 新科金朋有限公司 | 形成具有绝缘环形环的导电tsv的方法和半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783801A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10256177B2 (en) | Integrated interposer solutions for 2D and 3D IC packaging | |
| CN101887887B (zh) | 使用被接合的金属平面的3维集成结构和方法 | |
| US6897125B2 (en) | Methods of forming backside connections on a wafer stack | |
| CN107644837B (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| CN100570846C (zh) | 高深宽比三维垂直互连及三维集成电路的实现方法 | |
| JP2020520128A (ja) | 酸化物接合ウエハスタックにおけるダイ封入 | |
| CN102301465B (zh) | 贯穿衬底的通路 | |
| US7446424B2 (en) | Interconnect structure for semiconductor package | |
| US9536809B2 (en) | Combination of TSV and back side wiring in 3D integration | |
| EP2826066B1 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
| SE537874C2 (sv) | CTE-anpassad interposer och metod att tillverka en sådan | |
| CN103681390A (zh) | 一种基于tsv工艺的晶圆级硅基板制备方法 | |
| CN104078414A (zh) | 硅通孔及其形成方法 | |
| CN102364671A (zh) | 制造硅通孔的方法 | |
| CN107316840A (zh) | 混合接合半导体晶片的3dic结构与方法 | |
| US9184113B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
| CN107644838B (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| CN104617072A (zh) | 一种改进的三维芯片集成结构及其加工工艺 | |
| CN105405838A (zh) | 一种新型tsv转接板及制作方法 | |
| CN106783801B (zh) | 高密度soi封装基板及其制备方法 | |
| US20150115463A1 (en) | Stacked semiconductor devices | |
| CN111968953A (zh) | 硅通孔结构及其制备方法 | |
| CN102881644A (zh) | 一种圆片级芯片封装方法 | |
| CN104766806A (zh) | 晶圆三维集成的方法 | |
| Dixit et al. | Via technologies for MEMS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 310000 Yuhang Tang Road, Xihu District, Hangzhou, Zhejiang 866 Applicant after: ZHEJIANG University Applicant after: NINGBO MEMS ELECTRONIC TECHNOLOGY CO.,LTD. Address before: 438 Hu Chong highway, Cixi City, Ningbo, Zhejiang Applicant before: NINGBO MEMS ELECTRONIC TECHNOLOGY CO.,LTD. Applicant before: Zhejiang University |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200214 |